KR900000742B1 - 그래픽스(graphics)의 표시장치 - Google Patents

Abstract

내용 없음.

Description

그래픽스(GRAPHICS)의 표시장치

제1도는 컬러맵메모리를 사용한 그래픽스면의 생성을 설명하는 블록도.

제2도는 본원 발명의 픽셀비트맵메모리를 나타내는 복수의 메모리 비트면의 개략도.

제3도는 상기 컬러맵메모리의 내용을 도시한 설명도.

제4도는 본원 발명에 의한 회로블록도.

제5도는 제4도의 회로의 픽셀비트맵메모리 부분을 도시한 블록도.

제6도는 입력데이터를 시프트하기 위한 본원 발명의 게이트 구조의 블록도.

제7도는 본원 발명에 의한 래치회로의 블록도.

제8도는 제4도 회로의 타이밍을 설명하는 상태도.

제9도는 제4도 회로의 동작을 설명하는 사이클차트.

본원 발명은 그래픽스(graphics)표시장치에 관한 것으로, 좀더 상세히 설명하면, 공통의 컴퓨터입력데이터로부터 표시장치에 입력되는 복수의 화상중 하나 이상을 선택적으로 표시하기 위한 그래픽스표시장치에 관한 것이다.

종래, 1982년 4월 12일자 출원한 미합중국 특허출원 제367,659호에 기재된 그래픽스표시장치는 동일 스크린상에 다수의 상이한 화면을 동시에 또는 선택적으로 표현할 수 있다. 예를 들면, 이 표시장치는 자동차의 샤시, 자동차 보디 및 자동차 조타기구를 동시에 겹쳐서 화면을 표시하거나 별개로 각각 표시할 수 있다. 또 다른 예는 구성부품 및 배선을 각각 별개로 표시하거나 적절히 겹쳐서 표시하는 회로판을 예를 들수 있다. 각종 화상은 보통 상이한 색으로 나타내며, 따라서 상기 구조의 각각의 부분을 하나의 복합도면으로 표시해도 식별이 가능한 것이다.

이 표시장치는 통상적으로 몇가지의 상이한 컬러를 생성할 수 있는 컬러음극선관을 사용하며, 소정의 경우에 각종 원하는 화상을 구별하는 소요수의 컬러를 표시하도록 동작한다. 이와같이, 자동차 보디는 청색 및 녹색으로 표시하고, 샤시는 적색 및 황색으로 표시할 수 있다.

소정의 경우에 상기 음극선관에 의해 표시될 각 픽셀(pixel)의 컬러나 화상의 각 요소를 기억하는 ＂픽셀비트맵＂ 메모리로부터 표시화상이 생성된다. 이 픽셀비트맵메모리에의 입력은 컴퓨터의 데이터버스로부터 입력되며, 각 픽셀의 표시는 상기 컴퓨터의 메모리를 ＂하이레벨＂데이터로부터 표시된다. 이와같이, 컴퓨터의 메모리는 복수의 백터선으로서 자동차 보디를 나타내는 선 요소를 기억할 수 있으며, 이러한 정보는 상기 픽셀비트맵메모리에 기억시키는 컴퓨터에 의해 픽셀로 전환되며, 따라서 이 픽셀비트맵메모리는 통상의 라스터법으로 주사하여 TV등에 표시할 수 있다.

컴퓨터로부터 픽셀비트맵메모리까지의 입력정보는 소정 픽셀을 나타내는 4비트워드로 구성되며, 이 픽셀에 대해 16가지의 상이한 컬러를 정의할 수 있으며, 즉 2진수 0000-1111에 의해 표시된다. 워드 0000은 픽셀점에서 정보가 없는 것을 표시하고, 2진수 0001은 적색을 표시하는 등으로 가정한다. 16가지의 컬러의 조합은 물론 픽셀이 없는 것을 포함해서 4비트워드에 의해 식별할 수 있다. 상기 구성은 16가지의 다른 컬러로 하나의 화상을 표현할 수 있다.

복수의 상이한 또는 별개의 화상을 표시하기 위해, 별개 ＂평면＂의 개념을 이용하며, 따라서 하나의 ＂평면＂은 자동차 보디를, 다른 ＂평면＂은 자동차 샤시를 표시하는 등으로 한다. 보디 평면은 적색 및 녹색으로, 샤시는 적색 및 황색으로 표시할 수 있다. 상이한 평면을 식별하기 위해, 픽셀맵메모리의 각 픽셀위치에 기억된 4비트워드는 보다 적은수의 비트의 다수 서브워드로 분할할 수도 있다. 예를들면, 스크린의 상좌측 코너의 픽셀을 위해 기억된 픽셀워드는 하나의 평면을 나타내는 2개의 하위비트 및 다른 평면을 나타내는 2개의 상위비트를 포함한다. 이러한 경우, 2개의 하위비트는 이들의 여러 가지 조합에 의해 4가지 컬러를 지정할 수 있으며, 2개의 상위비트는 이들의 조합에 의히 4(아마도 다른)가지 컬러를 지정할 수 있다. 또 다른 방법으로, 각 픽셀기억위치의 4비트로써 4개의 평면, 4비트의 각각에 대해 하나의 평면을 지정할 수도 있으며, 그 밖의 다른 조합도 가능하다.

종극적 표시를 위해, 개별 메모리로 구성되는 컬러트란슬레이터 또는 컬러비트맵은 원하는 색으로 픽셀비트맵메모리의 각 픽셀에 대한 기억인덱스를 변환하는데 이용되며, 또 필요에 따라 1개 또는 그 이상의 지정 평면만을 선택적으로 표시한다.

그러나, 공통의 입력데이터가 다른 평면을 기록하는데 사용될 때 종래 기술에 있어서 문제가 야기된다. 이와같이, 하나의 입력워드를 컴퓨터로부터 수신하여 자동차 보디를 적색 및 녹색＂평면＂으로 으로 기록할 수 있고, 한편 다른 워드를 수신하여 자동차 샤시를 나타내는 ＂평면＂에 대한 정보를 기록한다. 2워드는 공통의 데이터버스에 입력되며, 각 워드는 동일하며, 즉 최하위비트는 최하위데이터버스에 입력된다. 종래, 어떤 패턴, 백터, 영역등을 입력할 때, 컴퓨터는 픽셀비트맵 메모리의 적당한 ＂평면＂에 ＂기록＂을 위해 원하는 위치로 입력데이터나 인덱스를 시프트할 필요가 있었다. 이러한 시프트는 컴퓨터소프트웨어의 제어하에 각 데이터어드에 대해 빈번히 행할 필요가 있었고, 따라서 원하는 정보를 기록하는데 과다한 시간이 소요되었다.

따라서, 본원 발명의 목적은 적당한 평면에 기입하기 위해 프로세서에 의한 일정한 시프트를 요하지 않고, 픽셀비트맵메모리에 직접 컴퓨터버스의 정보를 기입할 수 있는 그래픽스표시장치를 제공하는데 있다.

본원 발명의 다른 목적은 상이한 표시면을 나타내는 컴퓨터데이터버스로부터의 픽셀정보에 응답하여 상이한 화상을 표시하며, 동작이 신속한 그래픽스표시장치를 제공하는데 있다.

본원 발명에 의하면, 각 픽셀이 소정 비트수에 의해 식별되도록 표시하기 위해 픽셀의 전체 비트맵을 기억하기 위한 픽셀비트맵메모리(18)로 이루어지고, 이 픽셀비트맵메모리(18)는 비트면(21-24)에 의해 랜덤액세스메모리(70)의 군으로 분할되며, 각군은 표시될 화상에 대응하는 픽셀맵을 기억하여 이루어지는 복수의 표시화상을 별개로 또는 겹쳐서 표시하는 그래픽스표시장치에 있어서, 픽셀맵을 기억하는 상기 랜덤액세스메모리(70)의 하나 이상이 군에 기록하기 위해 입력정보를 정확한 비트위치에 수신하는 멀티플렉서(44)와, 변경을 요하는 화상에 대응하는 픽셀맵을 기억하는 랜덤액세스메모리(70)의 군에 접속되므로 상기 입력정보를 시프트하는 시프트수단(46)으로 이루어지는 것을 특징으로 하는 그래픽스표시장치를 제공한다.

다음에, 본원 발명에 대하여 첨부 도면에 따라서 상세히 설명한다.

제1도에 있어서, 본원 발명에 의한 그래픽스표시장치는 디지털입력데이터(12)를 수신하며, 내부 디지털-아날도그변환기를 통해 녹색, 적색 및 청색신호를 출력하여 음극선관(16)(제4도)을 작동시키는 컬러맵메모리(10)를 포함한다. 디지털데이터(12)는 제4도에 도시된 픽셀비트맵메모리(18)에서 유도되는 4비트워드로 구성되며, 또 제2도에 개략적으로 도시되어 있다. 이 픽셀비트맵메모리는 4비트면(21,22,23,24)으로 픽셀정보를 적절히 기억하며, 여기서 각 비트면은 각 디지털데이터(12)워드의 비트중 하나를 기억한다. 픽셀 비트맵메모리와 음극선관면 사이의 1대 1대응을 고려할 때, 픽셀 즉 화상의 최소 분할불가능 요소는 예를들면 스크린의 상좌단에 나타내며; 비트면(21,22,23,24)에 기억된 픽셀비트(31,32,33,34)에 의해 각각 표시된다. 상기 미합중국 특허출원 제367,659호에 기재된 바와같이 4비트워드를 메모리(10)에 기억된 워드를 식별하는 16가지의 다른 컬러로 변환시키는 컬러맵메모리(10)에 디지털데이터(12)워드로서 4픽셀비트(31,32,33,34)를 제공한다. 이 그래픽스표시장치는 열에 의해 메모리(18)에 기억된 모든 픽셀을 통해 적당히 연속되며, 메모리(10)에 대해 디지털데이터(12)워드로서 제공된다. 그리고, 음극선관에 표시가 지속되도록 동작을 반복한다.

상기와 같이, 4디지트를 가진 디지털데이터(12)워드는 16가지의 다른 컬러를 식별 가능하며, 이들 컬러의 지정은 컬러맵메모리(10)에 기억된다. 즉 컬러맵메모리(10)는 16가지의 컬러중 어느것을 표시할 것인가를 식별하며, 컬러맵메모리(10)는 장치가 생성하는 16가지의 컬러를 식별할 수 있도록 변경시킬 수 있다.

별개로 또는 중첩하여 표시할 수 있는 음극선관에 있어서 복수의 상이한 화상을 표시하는 것이 바람직하다. 예를들면, 자동차 보디와 자동차 샤시로서, 이 경우 컬러맵메모리(10)에의 입력데이터(12)워드는 분할되며, 제1도와 같이 평면(0) 및 평면(1)으로 분할된다. 이러한 경우, 각 평면은 2디지트를 가지며, 따라서 4가지의 컬러가 2개의 다른 평면의 각 면에 대해 선택가능하며, 이들 컬러는 음극선관 스크린에 겹쳐서 표시할 때 각 평면이 식별될 수 있도록 상이할 것이다.

상기 2평면중 1평면만을 예를들면 제1도의 평면(0)을 표시할 필요가 있을 때, 컬러맵메모리(10)는 컴퓨터에 의해 구성되며, 따라서 평면(1)에 대해 어떤 디지트를 포함하느냐에 대해서는 상관이 없는 것이다. 이와 같이, 평면(0)이 소정시간 표시되며, 평면(1)이 도시되지 않는다고 가정하면, 컬러맵메모리(10)는 제3도에서 설명한 바와같이 구성할 수 있다. 그리고, 제3도에는 16개의 메모리영역(26)이 도시되어 있다. 이 메모리영역은 데이터(36,38,40,42)가 반복되어 있으며, 따라서(28)로 표시된 평면(1)을 표시하는 상위비트가 무엇이든간에 상관없으며, 컬러맵은 평면(0)에 대한 입력에 응답할 뿐이다. 소정 평면 또는 이들 평면의 조합이 상당 시간 표시되기 때문에 컬러맵메모리(10)를 다시 구성하는데 비교적 적은 시간이 소요된다.

본원 발명은 컴퓨터의 데이터버스로부터 픽셀비트맵메모리(18)에 데이터를 입력하는 즉 픽셀비트맵메모리에 정보를 기록하고, 또 이 픽셀비트메모리에 정보를 추가하거나 변경하는데 관한 것이며, 간략하게 하기 위해 픽셀비트맵메모리는 다른 평면(즉 컬러 또는 이들 컬러의 조합)에 대한 다른 픽셀맵을 기억하는 메모리군으로 분할되어 있다고 생각한다. 컴퓨터는 다른 픽셀맵에 기억되는 정보에 간섭하지 않고 특정 픽셀맵에 선택적으로 기록할 수 있는 것이 바람직한 것이다.

제4도에 있어서 멀티플랙서(44)는 컴퓨터 또는 프로세서 예를들면 인텔코포레이션(Intel Corporation)에 의해 제조되는 타입 80186프로세서의 데이터버스로부터 입력데이터를 수신한다. 이 경우의 데이터버스는 폭이 16비트이며, 제4도의 회로를 위해 각 8비트바이트는 4비트만이 실제로 본원 발명의 회로에 의해서 사용되는 픽셀을 나타낸다. 멀티플랙서(44)는 컴퓨터데이터버스로부터의 입력과 같이, 선택적으로 ＂하이＂4비트나 ＂로우＂4비트를 선택한다. 멀티플랙서(44)는 4비트 출력을 시프트수단(46)에 보내며, 이 시프트수단(46)은 다음에 상세히 설명하는 바와같이 시프트실행 여부를 지정하는 3비트신호(48)에 의해 제어된다. 시프트수단(46)의 4비트출력은 ALV(연산논리장치)에 보내고, 여기에서 다음에 더 상세히 설명하는 바와같이 4비트워드에 소정의 수정이 행하여진다. ALU(50)의 출력은 어드레스(54)의 제어하에 1 : 16멀티플렉서(52)를 통해 픽셀비트맵메모리(18)에 보낸다. 메모리(18)는 반복하여 독출되어 시프트레지스터(56)를 통해, 그리고 다른 비데오정보가 추가될 수 있는 부가게이트회로(58)에 의해 상기한 방법으로 컬러맵메모리(10)에 연속하여 입력된다. 이 시프트레지스터(56)는 컬러캡메모리(10)에 순차로 입력되는 16개의 4비트픽셀워드를 일시에 병행으로 메모리(18)로부터 독출하게 한다.

또 다른 방법으로, 메모리(18)는 기억수단(62)의 16 : 1멀티플랙서(60)에 의이해 일시에 하나의 4비트워드를 독출할 수 있다. 다음에 더 상술하는 바와같이, 기억수단(62)의 데이터는 프로세서의 데이터버스에의 입력에 있어서와 같이 버퍼(66)을 통해 입력되며, 또는 ALU(50)에 의해 메모리(18)에 수정정보를 기록한다. 예를들면, 메모리(18)에 지금까지 기억된 ＂구＂정보에 컴퓨터데이터버스로부터의 ＂신＂정보를 결합할때에는 먼저 기억수단(64)이 메모리(18)와 접속되며, 다음에 시프트수단(46), ALU(50)로부터의 신정보를 기억된 구정보에 논리적으로 결합하여 메모리(18)에 재입력한다. 멀티플렉서(60)과 기억수단(64)는 랜덤액세스메모리(70)에 입력정보의 기록을 불가능하게 하는 기억수단을 구성한다.

제5도에는 시프트레지스터(56)와 픽셀비트맵메모리(18)의 관계가 도시되어 있다. 메모리(18)는 16개의 랜덤액세스메모리(70)로 구성되며, 도시된 이들 각 랜덤액세스메모리(70)는 16K×4RAM 으로, 각 랜덤액세스메모리는 컬러맵메모리(10)로 보내지는 픽셀을 식별하기 위해 4비트워드 16K를 기억한다. 실제 실시예에 있어서, 16개의 16×4RAM 의 제1세트를 이용하여 CRT스크린의 상단 절반에 대한 픽셀을 형성한다. 한편, 16개의 16K×16RAM 의 제2세트를 이용하여 16개의 32K×4랜덤액세스메모리를 유효하게 하여 스크린의 하단 절반으로 한다. 음극선관 스크린의 데이터를 독출하기 위해, 별개 픽셀을 나타내는 4비트워드는 랜덤액세스메모리로부터 시프트레지스터(56)로 병행하여 독출되며, 시프트레지스터(56)는 4싱글비트시킨스시프트레지스터로 구성된다. 제4도의 회로는 프로세서디스플레이 인터리브에 의해 동작하며, 따라서 절반기간(320nsec)중 랜덤액세스메모리는 시프트레지스터(56)에의 입력을 독출하고, 한편 잔여 즉 인터리브기간(320nsec) 중 메모리(18)로 데이터를 입력하거나 프로세서에의 입력을 메모리(18)로부터 독출할 수 있다. 640nsec의 전기간중, 픽셀데이터는 시프트레지스터(56)로부터 순차로 독출된다. 메모리(18)는 1024×12비트맵의 능력을 갖지만, 실제 실시예에 있어서 640×480픽셀만이 스크린상에 표시된다.

동작타이밍에 대해서는 제8도의 상태 다이어그램과, 제4도의 회로의 동작을 상세히 기술한 제9도의 사이클챠트에서 이해할 수 있다. 이 회로의 동작은 640nsec의 전기간을 제공하며, 16개의 40nsec 상태(16개의 클록기간에 대응하는)로 분할된다. 제8도의 8상태 스크린사이클(72)중, 메모리(18)로부터의 데이터를 16픽셀의 입력을 위한 랜덤액세스메모리(70)로부터 시프트레지스터(56)로 병행으로 액세스한다. 각 스크린사이클 종료시에 시프트레지스터펄스(74)를 제9도에 도시된 바와같이 보내며, 다음에 연속되는 640nsec동안 픽셀정보는 시프트레지스터(56)로부터 부가 게이트회로(58)를 통해 컬러맵메모리(10)로 시프트된다. 픽셀정보가 픽셀비트맵메모리(18)에서만 독출되어 컬러맵메모리(10)로 입력되어 음극선관상에 표시된다고 가정하며, 정보는 프로세서의 픽셀비트맵메모리(18)에서 변경되거나 독출되거나 하지 않으며, 제8도의 스크린사이클(72)은 다음 스크린사이클 개시까지 8상태 아이들사이클(76)에 의해 계속되어 320nsec를 대기한다. 이러한 아이들사이클은 동작의 ＂인터리브＂동안 발생하며, 이 기간에는 픽셀비트맵메모리에 관련해서 프로세서활동은 전혀 발생하지 않는 것으로 가정한다.

한편, 프로세서가 픽셀비트맵메모리로부터 정보의 독출을 원한다면, 제8도의 독출사이클(78)중 멀티플렉서(60) 및 기억수단(64)에 의해 메모리(18) 및 버퍼(66)사이의 회로가 통전된다. 메모리(18)로부터의 4비트워드는 기억수단(64)으로 공급되며, 이 기억수단(64)은 독출사이클(78)동안 4래치(115-118)(제7도)로 구성되며, 프로세서가 이 데이터의 독출을 원할 때, 버퍼(66)에 그래픽 독출가능신호(68)를 인가하여 이와같이 행해진다. 독출될 메모리에 대한 적당한 어드레스는 랜덤액세스메모리는 물론, 어드레스입력(62)에서 16 : 1멀티플렉서(60)에 인가된다.

픽셀비트맵메모리에 신정보를 기록하기 위해, 8상태 기록사이클(80)은 스크린사이클(72)과 더불어 인터리브된다. 제9도의 좌측에 도시된 바와같이 아이들 및 독출사이클과 같이 기록사이클은 320nsec를 요한다. 이 기간에 멀티플렉서(44), 시프트수단(46), ALU(50) 및 멀티플렉서(52)를 통해 프로세서데이터버스로부터의 입력은 픽셀비트맵메모리(18)로 인가된다. 1 : 16멀티플레서(52)는 어드레스버스(도시되지 않음)를 통해 프로세서에서 호출되는 랜덤액세사메모리(70)로 입력을 보낸다. 다음에 상세히 기술하는 바와같이, 프로세서데이터버스로부터의 데이터는 정확한 평면에 도달하거나 기록 또는 변경을 원하는 화상에 도달하기 위해서 직접 픽셀비트맵메모리를 독출하거나 시프트되는 위치로 하거나 한다.

제8도의 우측에 도시된 돌출, 수정, 기록순서중 앞에 기술한 독출사이클의 경우와 같이 기억수단(64)에 기억된 메모리의 어드레스 위치로부터의 데이터와 더불어 독출사이클(82)로 픽셀비트맵메모리로부터 정보를 독출한다. 독출사이클(82)은 320nsec을 요한다. 독출, 수정, 기록시킨스가 이기간에 종료하지 않았지만, 이에 불구하고, 스크린사이클(84)은 독출사이클(82)과 기록사이클(86)(제8도)사이에 개재되어 컬러맵메모리(10)에 픽셀정보를 계속 보낸다. 스크린사이클(72)과 같이 스크린사이클(84)은 320nsec를 요하고, 이 기간에 랜덤액세스메모리(70)로부터의 16픽셀에 대한 정보를 독출하여 제5도의 시프트레지스터(56)로 입력한다. 스크린사이클(84)후 320nsec의 기록사이클(86)이 이어지고, 이 기간에 기억수단(64) 및/ 또는 시프트수단(46)으로부터의 정보는 ALU(50) 및 멀티플렉서(52)를 통해 픽셀비트맵메모리(18)로 독출된다. ALU(50)는 여러 가지 방법중 한가지 방법으로 기억수단(64)으로부터의 ＂구＂데이터와 멀티플렉서(52)로부터의 ＂신＂데이터를 결합할 수 있다. 하나의 동작모드로 기억수단(64)으로부터의 구정보는 무시되고 시프트수단(46)으로부터의 신정보가 메모리(18)로 독출된다. 다음에 상술하는 바와같이 기록보호모드와 같은 다른 모드에 있어서 신데이터가 부분적으로 무시되고, 기억수단(64)의 구데이터가 기억수단으로 독출되는 역장용이 부분적으로 발생한다. 신 및 구데이터를 결합하는 다른 논리동작은 지시은 AND, OR, XOR(배타적 OR)에 의해 행한다. ALU(50)는 모놀리식메모리인코포레이션(Monolithic Memories Ine.)에 의해 제조되는 타입 20L8＂PAL＂(Programmable Array Logic Circuit)로 구성된다. 인가된 정보의 각종 논리결합을 위한 ALU(50)는 제4도의 3제어라인(88)에 의해 제어된다. 독출, 수정, 기록사이클은 또 제9도의 (82,84,86)에 도시되어 있다.

ALU(50)에 의해 행하여지는 논리동작은 ＂신＂ 및 ＂구＂데이터를 결합하기 위해 여러 가지의 방법으로 유용하다. 예를들면, 소정 외형 또는 패턴이 장방형으로 픽셀비트맵메모리(18)에 기억되어 있었다면 픽셀비트맵메모리로부터 장방형만을 제거하고, 배타적 OR 모드의 ALU(50)와 함께 독출, 수정, 기록사이클을 이용하여 픽셀비트맵메모리 동일 위치에 동일 패턴을 입력할 수 있다. 즉 외형만을 제거하고, 또 다른 정보를 표시할 수 있다.

제8도의 (72,84)에 도시된 스크린사이클의 종단부 사이에 있는 그래픽 픽셀의 ＂스트립＂은 시프트 레지스터(56)로부터 컬러맵메모리(10)로 최종적으로 CRT 스크린으로 시프트된다. 이와같이 스크린상에 그래픽스의 스트립을 표시하기 위해 16클록기간을 요한다. 상기 클록기간의 8기간중, 프로세서는 픽셀비트맵메모리(18)에 관해서 정보를 독출 또는 기록하며, 다른 8클록기간이나 스크린사이클중 랜덤액세스메모리(70)로부터 16비트를 액세스하여 시프트레지스터(56)에 입력한다. 각 스크린사이클에 종료시에 재입력된 펄스는 시프트레지스터에 인가된다.

상기한 바와같이, 픽셀비트맵메모리(18)의 픽셀데이터가 별개의 ＂평면＂을 나타내는 복수의 픽셀비트맵으로 분할되는 것으로 생각하는 것이 편리하며, 여기서 ＂평면＂은 다른 평면과 동시에 또는 별개로 표시될 수 있는 한가지 이상의 컬러에 의한 화면의 표시를 의미한다. 또, 상기와 같이 컬러맵메모리(10)는 픽셀비트맵메모리(18)로부터의 픽셀워드독출이 일시에 하나 이상의 평면에 표시되도록 적절히 격납된다.

픽셀비트맵메모리(18)에 정보를 입력하기를 원할 때, 일반적으로 이 메모리(18)의 각종 어드레스가능한 위치에 기억된 픽셀워드비트의 하나 이상을 제1도의 수단에 도시한 바와같이 특정 평면에 기록한다. 그러나, 멀티플랙서(44)에 의해 프로세서데이터버스로부터 수시된 입력픽셀워드는 항상 픽셀비트맵메모리(18)의 동일 위치비트로 기록하는 것처럼 이루어져 있다. 따라서, 멀티플랙서(44)로부터의 최하위비트는 메모리(18)등의 픽셀어드레스의 최하위비트에 기록한다. 이러한 구성은 별개 평면은 지정이 없으면 만족스러운 것이다. 이 경우, 입력워드는 픽셀에 대한 ＂인덱스＂ 또는 컬러 표지를 가할 것이며, 4비트워드 또는 인덱스는 16가지의 다른 컬러를 지정할 수 있다.

그러나, 멀티플랙서(44)로부터 들어오는 데이터는 예를들면 메모리(18)의 위치에 있는 제1도의 실시예의 경우와 같이 상위 2비트 또는 하위 2비트에 대한 인덱스로 구성할 수 있다. 이에 불구하고 어느평면이든 이 인덱스는 최하위 멀티플랙서(44)출력리드 등의 최하위비트에 의하여야 한다.

본원 발명에 의하면, 이 데이터는 시프트수단(46)에 의해 비트위치로 시프트되고, 따라서 데이터는 프로세서의 데이터의 연속적 시프트를 요하지 않고 픽셀비트맵메모리(18)의 적당한 평면에 신속히 기록할 수 있다. 이 시프트의 범위는 취급하고 있는 전류면(電流面)을 표시하는 프로세서소프트웨어의 상태에 대응하여 시프트수단에의 입력(48)에 의해 결정된다. 시프트수단(46)으로부터의 출력워드는 변경없이 ALU(50) 및 멀티플랙서(52)를 통해 메모리(18)에 기록한다. 그러나, 일반적으로 ALU(50)는 다음에 상술하는 바와같이 기록보호동작을 행하며, 따라서 들어오는 데이터워드나 인덱스는 다른 평면에 대한 픽셀데이터를 변경시키지 않고 메모리(18)의 적당한 평면에만 기록된다.

제6도에는 시프트수단(46)의 한 실시예가 상세히 도시되어 있으며, 이 도면에 있어서 4입력리드(96)는 멀티플렉서(44)로부터 보내지며, 4출력리드(98)는 4 OR 게이트(91-94)로부터 ALU(50)에 입력된다. 3 : 8비트변환기(90)는 프로세서에서 나오는 리드(48)의 3비트 2진수입력을 수신하며, AND 게이트의 작동가능군에 대해 각각 출력한다. AND 게이트(101-104)의 제1군은 리드(96)의 입력워드나 인덱스를 수신하며, 시프트가 입력워드나 출력워드사이에서 전혀 발생하지 않도록 이들 리드를 직접 OR 게이트(91-94)에 접속시킨다. AND 게이트(111-114)의 제2군도 OR 게이트(91-94)에 각각 입력되지만, AND 게이트의 2군에의 입력은 좌측으로 1비트 시프트 된다. 이와같이, AND 게이트(112)에의 입력은 입력리드(125)에 접속되고, AND 게이트(113)에의 입력은 입력리드(126)에 접속되고, AND 게이트(114)에의 입력은 입력은 접지된다.

AND 게이트(121-124)의 제3군은 또한 OR 게이트(91-94)에 입력되며, 이 AND 게이트에의 입력은 좌측으로 2비트 시프트된다. 이와같이, AND 게이트(123)에의 입력은 입력리드(125)에 접속되고, AND 게이트(124)에의 입력은 입력리드(126)에 접속되고, AND 게이트(121,122)의 입력은 접지된다.

AND게이트(101-104), (111,-114) 및 (121-124)의 각 군에 대한 입력은 변화기(90)로부터 선택적으로 인가 가능한 출력(128,129,130)에 의해 입력된다. 리드(128)가 인가될 때 리드(96)의 입력데이터와 리드(98)의 데이터에 대해서는 전혀 시프트되지 않는다. 리드(129)가 인가될 때 리드(98)의 출력데이터는 좌측으로 1비트 시프트되며, 리드(131)가 인가될 때 출력리드(98)의 데이터는 좌측으로 2비트 시프트된다. 리드(100,131)에 의해 도시한 바와 같이, 시프트수단(46)의 구조가 부분적으로 도시되어 있으며, 또 AND 게이트의 군을 추가하면 좌측으로 3비트 시프트할 수 있다. 또, 게이트구조는 변환기(90)에 의해 적절히 적속된 AND 게이트군의 인가에 대응해서 입력데이터를 우측으로 시프트하기 위해 연장해도 된다. 이와같이, 프로세서가 메모리(18)에 기억된 특정면과 대응하는 한 몇 시프트든지 용이하게 시프트시킬 수 있다. 시프트수단(46)은 모놀리식메모리 인코포레이션이 제조한 타입 20R4＂PAL＂을 이용할 수 있다.

입력 인덱스나 데이터워드를 수신하기 위해 특정면이 선택되었을 때, 전류면에 있지 않은 픽셀비트맵메모리의 비트는 선택면으로의 데이터의 기록이 비선택면 또는 선택면 영향면을 미치지 않도록 적절히 보호된다. 그결과, 프로세서로부터 메모리(18)로 새로운 정보의 기록은 제8도의 우측에 도시된 바와같이 독출, 수정, 기록순서로 이루어진다. 메모리(18)의 정보가 보호 기록되면, 기록된 평면을 제외하고 기록보호리드(132)의 대응 비트가 프로세서에 의해 온된다. 이와같이, 평면(0)이 기록되어 2 하위비트에 대응하고, 평면(1)이 보호 기록되어 2상위비트에 대응하면, 2상위리드(132)는 진(眞)이며, 2하위비트는 부(否)일 것이다. 리드(132)가 진인 결과, 종래 게이트법으로 ALU(134)에 의해 수정신호를 보내 독출, 수정, 기록사이클을 초래한다.

독출사이클(82)중, 메모리(18)(기록을 원하는) 이 특정위치로부터의 4비트픽셀워드는 리드(120)에 인가된 래치신호에 대응하는 제7도의 기억수단(64)의 래치(115-118)로 독출된다. ＂구＂데이터워드가 래치(115-118)에 유지될 때, 스크린사이클(84)은 상기와 같이 이루어진다.

리드(132)의 2상위비트가 진일 때, 기억수단(64) 즉 래치(117,118)로부터의 2상위비트 출력은 시프트수단(46)으로부터의 ＂신＂데이타 대신에 멀티플렉서(52)에 보낸다. 한편, ＂신＂데이터로부터의 2하위비트는 멀티플렉서(52)에 게이트되어 선택면에 기록한다. 결과적으로 들어오는 인덱스는 적당한 평면에 기록되며, 메모리(18)의 나머지 정보는 보호된다. 시프트수단(46)으로부터 수신된 어떤 데이터에 대해서도 ALU(50)에 의해 ALU 동작이 행하여진다는 것에 유의할 필요가 있으며, 보호 기록된 비트를 제외하고 출력은 멀티플랙서(52)에 인가된다. 그러나, 본원 발명에 관한 중요한 관점은 ALU(50)의 기록보호 기능이 주로 사용되는 적당한 평면의 위치에서 프로세서로부터 픽셀비트맵메모리로 정보를 기록한다는 것에 있다.

상기한 것은 픽셀비트맵메모리(18)에 신 또는 대치 정보를 기록하는 것에 관한 것이지만, 한 ＂평면＂으로부터의 픽셀정보를 다른 평면에 기록할 수 있다는 것은 명백하다. 이와같이, 픽셀비트맵메모리(18)의 특정면에 관한 정보는 독출사이클(78)에 의해 프로세서로 독출될 수 있다. 그리고, 정보는 새로운 정보로 취급되며, 멀티플랙서(44)에 의해 시프트수단(46)을 사용하여 원하는 평면에 기록한다.

상기한 바와같이 본원 발명의 표시장치는 프로세서 자체에 의해 데이터의 연속 시프트를 요하지 않으므로, 입력정보를 평면으로 분할하는데 관련된 그래픽스동작을 신속화한다.

Claims (8)

1. 각 픽셀이 소정 비트수에 의해 식별되도록 표시하기 위해 픽셀의 전체 비트맵을 기억하기 위한 픽셀비트맵메모리(18)로 이루어지고, 이 픽셀비트맵메모리(18)는 비트면(21-24)에 의해 랜덤액세스 메모리(70)의 군으로 분할되며, 각 군은 표시될 화상에 대응하는 픽셀맵을 기억하여 이루어지는 복수의 표시화상을 별개로 또는 겹쳐서 표시하는 그래픽표시장치에 있어서, 픽셀맵을 기억하는 상기 랜덤액세스 메모리(70)의 하나 이상의 군에 기록하기 위해 입력정보를 정확한 비트위치에 수신하는 멀티플렉서(44)와, 변경을 요하는 화상에 대응하는 픽셀맵을 기억하는 랜덤액세스 메모리(70)의 군에 접속되도록 상기 입력 정보를 시프트하는 시프트 수단(46)으로 이루어지는 것을 특징으로 하는 그래픽스표시장치.
2. 제1항에 있어서, 변경을 원하지 않는 화상에 대응하는 하나 이상의 픽셀맵을 기억하는 랜덤액세스메모리(70)의 군에 입력정보의 기록을 불가능하게 하는 멀티플랙서(60) 및 기억수단(64)으로 이루어지는 것을 특징으로 하는 그래픽스 표시장치.
3. 각 맵의 대응 픽셀위치를 이용하여 음극선관(16)에 픽셀을 형성하는 복수의 픽셀맵의 비트면(21-24)를 기억하기 위한 픽셀비트맵메모리(18)로 이루어지고, 이 픽셀비트맵메모리(18)는 표시될 화상에 대응하는 픽셀맵을 기억하는 랜덤액세스메모리(70)의 군으로 분할 가능하게 이루어지는 복수 표시화상을 별개로 또는 겹쳐서 표시하는 그래픽스표시장치에 있어서, 상기 픽셀비트맵메모리의 하나 이상의 픽셀맵의 비트면(21-24)의 대응 픽셀위치에 기록을 가능하게 하는 인덱스로 이루어지는 하나 이상의 병행비트로 입력정보를 수신하는 컬러맵메모리(10)와, 입력정보를 요하는 화상에 대응하는 픽셀맵을 기억하는 랜덤 액세스메모리(70)의 군에 기록하기 위해 상기 입력정보의 비트를 시프트하는 시프트수단(46)으로 이루어지는 것을 특징으로 하는 그래픽스표시장치.
4. 제3항에 있어서, 변경을 원하지 않는 화상에 대응하는 하나 이상의 픽셀맵을 기억하는 랜덤액세스메모리(70)에 입력정보의 기록을 불가능하게 하는 기억수단(60,64)으로 이루어지는 것을 특징으로 하는 그래픽스 표시장치.
5. 제4항에 있어서, 입력정보의 기록을 불가능하게 하는 기억수단은 변경을 원하지 않는 메모리영역으로부터의 정보를 독출하기 위한 멀티플랙서(60)와, 시프트된 정보 대신에 최종 상기 영역으로 최종 상기 정보를 독출하기 위한 기억수단(64)으로 이루어지는 것을 특징으로 하는 그래픽스표시장치.
6. 제3항에 있어서, 상기 시프트수단(46)과 상기 픽셀비트맵메모리(18)와의 사이에 개재하는 연산논리장치(50)로 이루어지며, 이 연산논리장치(50)는 입력정보와 함께 상기 메모리에 기억된 이제까지의 정보를 수신하고, 기억된 정보 및 입력정보의 논리조합을 선택적으로 생성하여 상기 메모리에 재입력하는 것을 특징으로 하는 그래픽스표시장치.
7. 제3항에 있어서, 상기 픽셀비트맵메모리(18)는 표시할 픽셀정보의 일부를 기억하는 복수의 랜덤액세스메모리(70)로 이루어지고, 상기 복수의 랜덤액세스메모리를 독출하여 순차로 표시정보를 보내는 시프트레지스터(56)에 병행으로 입력하는 것을 특징으로 하는 그래픽스표시장치.
8. 제3항에 있어서, 상기 시프트수단(46)은 상기 입력 정보의 병행 비트를 수신하기 위한 게이트(101-104,111-114,121-124)로 이루어지고, 이 게이트는 순차로 변위되는 비트위치에서 상기 입력정보의 병행 비트를 수신하며, 선택적으로 작동가능한 AND 게이트(101-104,111-114,121-124)의 군과 AND 게이트의 출력에 접속된 OR 게이트(91-94)와, 입력정보를 요하는 화상에 대응하는 픽셀맵을 기억하는 메모리 군의 대응 픽셀 위치에 기록하기 위한 시프트를 요하는 비트 변위에 의해 AND 게이트군을 선택할 수 있도록 하는 비트변환기(90)로 이루어지는 것을 특징으로 하는 그래픽스표시장치.

Images