JPS58187996A - 表示メモリ回路 - Google Patents
表示メモリ回路Info
- Publication number
- JPS58187996A JPS58187996A JP57070373A JP7037382A JPS58187996A JP S58187996 A JPS58187996 A JP S58187996A JP 57070373 A JP57070373 A JP 57070373A JP 7037382 A JP7037382 A JP 7037382A JP S58187996 A JPS58187996 A JP S58187996A
- Authority
- JP
- Japan
- Prior art keywords
- display memory
- display
- data
- writing
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高精細カラー表示を行なう画偉表示装置に係り
、特にドツト単位着色において表示メモリへの書込みに
好適な表示メモリ回路に関する。
、特にドツト単位着色において表示メモリへの書込みに
好適な表示メモリ回路に関する。
パーソナルコ／ピエータなどのように１表示メモリに書
き込まれたデータを読み出して、陰極線管等の表示画面
にグラフィック表示を行なう装置は、それら装置が普及
されるにつれて、よシ高精細化したカラー表示が要求さ
れるようになっており、表示画素１ドツト単位で着色で
きるような表示仕様が必要となっている。
き込まれたデータを読み出して、陰極線管等の表示画面
にグラフィック表示を行なう装置は、それら装置が普及
されるにつれて、よシ高精細化したカラー表示が要求さ
れるようになっており、表示画素１ドツト単位で着色で
きるような表示仕様が必要となっている。
第１図は、このようなドツト単位着色が可能な表示画面
の例を示した図であり、第２図は第１図に示したグラフ
ィック図形をドツト単位に着色して表示画面に表示すべ
く、３原色に対応するＲ％Ｇ、８５枚の表示メモリに書
込まれたデータの内容を示す図である。以下これらの図
を用いて、ドツト単位着色を行なうグラフィック表示に
ついて説明する。
の例を示した図であり、第２図は第１図に示したグラフ
ィック図形をドツト単位に着色して表示画面に表示すべ
く、３原色に対応するＲ％Ｇ、８５枚の表示メモリに書
込まれたデータの内容を示す図である。以下これらの図
を用いて、ドツト単位着色を行なうグラフィック表示に
ついて説明する。
第１図に示すグラフィック図形はＡｌ−Ａ４で示す直線
とＢ１〜Ｂ４で示す直線が交さする図形で、それぞれの
直線には０内に示した色が着色される。このような着色
のグラフィック表示を行なうには第２図に示すように、
几、Ｇ、 Ｈのそれぞれの表示メモリに、斜線で示した
ようなデータを書込む必要がある。
とＢ１〜Ｂ４で示す直線が交さする図形で、それぞれの
直線には０内に示した色が着色される。このような着色
のグラフィック表示を行なうには第２図に示すように、
几、Ｇ、 Ｈのそれぞれの表示メモリに、斜線で示した
ようなデータを書込む必要がある。
まず第１図に示す直線Ａ１の図形情報を表示メモリに査
込むには、この直線Ａ１の着色指定力ｉ“赤“であるた
め、“赤１だけの輝度情報を鍔己憶する表示メモリに書
込むだけでよい。次に第１図に示す直線Ｂ＋の図形情報
を表示メモ１ノに書込むには、この直線Ｂ％の着色指定
カニ“黄“であるため、′赤“の輝度情報を記憶する表
示メモリと“緑“の輝度情報を記憶する表示メモリに書
込む。このと茜、“赤“の表示メモ１）に直線Ｂ１の輝
度情報を書込む場合には、すでに直線Ａ１の輝度情報が
メモリに記憶されでいるので、直線Ａ１と直線Ｂ１とを
重ねて表示する場合は、すでに書込まれている直線Ａ１
の輝度情報を消去することなく直線ＢＩの輝度情報を重
ね番きする必要がある。
込むには、この直線Ａ１の着色指定力ｉ“赤“であるた
め、“赤１だけの輝度情報を鍔己憶する表示メモリに書
込むだけでよい。次に第１図に示す直線Ｂ＋の図形情報
を表示メモ１ノに書込むには、この直線Ｂ％の着色指定
カニ“黄“であるため、′赤“の輝度情報を記憶する表
示メモリと“緑“の輝度情報を記憶する表示メモリに書
込む。このと茜、“赤“の表示メモ１）に直線Ｂ１の輝
度情報を書込む場合には、すでに直線Ａ１の輝度情報が
メモリに記憶されでいるので、直線Ａ１と直線Ｂ１とを
重ねて表示する場合は、すでに書込まれている直線Ａ１
の輝度情報を消去することなく直線ＢＩの輝度情報を重
ね番きする必要がある。
通常、表示メモリのアドレス割付けは第１図の表示直面
に対し、横方向にｎ／＜イ）（ｎＸ８ビツト）を割り尚
て左上から右下へと第２図ｅこ示すように配置されてい
る。ト°ット単位着色を行なうには、第２図に示すよう
に表示メモ１ノの同一アドレスの８ビツトの輝度情報の
着色が異なる場合が生じる。
に対し、横方向にｎ／＜イ）（ｎＸ８ビツト）を割り尚
て左上から右下へと第２図ｅこ示すように配置されてい
る。ト°ット単位着色を行なうには、第２図に示すよう
に表示メモ１ノの同一アドレスの８ビツトの輝度情報の
着色が異なる場合が生じる。
この場合８ビット単位の同一アドレスにおいて、直線Ｂ
１の輝度情報を直＃ｉ！Ａ・の輝度情報に重ね書きする
には、すでに書き込まれている直−Ａ１の輝度情報と、
新しく書込む直線Ｂｌの輝度情報との論理和をとって、
重ね合わした輝度情報を表示メモリに書込むという処理
を必要とする。
１の輝度情報を直＃ｉ！Ａ・の輝度情報に重ね書きする
には、すでに書き込まれている直−Ａ１の輝度情報と、
新しく書込む直線Ｂｌの輝度情報との論理和をとって、
重ね合わした輝度情報を表示メモリに書込むという処理
を必要とする。
第３図は、以上述べたような、Ｊ Ｇ、Ｈの５枚の表示
メモリを所有して、ドツト単位に着色表示する表示メモ
リ回路の従来例を示したものである。第３図において１
はＣＰＵ、２はアドレスバス、５はデータバス、４Ｆｉ
読み蕾き切換信号線、５はアドレスデコーダ、６．７お
よび８はそれぞれ３原色（ＪＧ％Ｂ）に対応する表示メ
モリ、９は双方向バッファ、１０．１１および１２はＣ
Ｐ［Ｊ １が表示メモリ６．７および８をアクセスする
ための選択信号線である。第４図は第６図の表示メモリ
６の詳細図であり、表示メモリ７および８の詳細も第４
図と同様である。
メモリを所有して、ドツト単位に着色表示する表示メモ
リ回路の従来例を示したものである。第３図において１
はＣＰＵ、２はアドレスバス、５はデータバス、４Ｆｉ
読み蕾き切換信号線、５はアドレスデコーダ、６．７お
よび８はそれぞれ３原色（ＪＧ％Ｂ）に対応する表示メ
モリ、９は双方向バッファ、１０．１１および１２はＣ
Ｐ［Ｊ １が表示メモリ６．７および８をアクセスする
ための選択信号線である。第４図は第６図の表示メモリ
６の詳細図であり、表示メモリ７および８の詳細も第４
図と同様である。
第４図において表示メモリ６は・データバスのビット数
すなわちこの場合８本で構成され、双方向バッファ９を
介して、データバスに接続されている。以下、第Ｓ図お
よび第４図における表示メモリへの輝度情報９書込み方
法について欽明する。
すなわちこの場合８本で構成され、双方向バッファ９を
介して、データバスに接続されている。以下、第Ｓ図お
よび第４図における表示メモリへの輝度情報９書込み方
法について欽明する。
ＣＰ［Ｊｌは表示メモリに書込むグラフィック図形が３
原色の“赤“を含む着色指定であることを判断すると、
そのグラフィック図形の輝度情報を“赤１の表示メそＩ
Ｊ Ｋ書込むため、表示メモリ６をアドレス指定すると
ともに、書込むアドレスをアドレスバス２に出力する。
原色の“赤“を含む着色指定であることを判断すると、
そのグラフィック図形の輝度情報を“赤１の表示メそＩ
Ｊ Ｋ書込むため、表示メモリ６をアドレス指定すると
ともに、書込むアドレスをアドレスバス２に出力する。
このアドレスはアドレスデコーダ５によってデコードさ
れ、表示メモリ６を選択すべく４択信号１０により表示
メモリ６だけが蕎込み可能となる。ＣＰＵ１よυ出力さ
れる読み書き切換信号線４は双方向バッファ９をＣＰＵ
側から表示メモリ側へとデータが出力するように制御す
るので、書込みデータは表示メモリ６．７．８のそれぞ
れに供給されるが、行にＣＰＵ １によってアドレス指
定された表示メモリ６だけにデータが書込まれる。
れ、表示メモリ６を選択すべく４択信号１０により表示
メモリ６だけが蕎込み可能となる。ＣＰＵ１よυ出力さ
れる読み書き切換信号線４は双方向バッファ９をＣＰＵ
側から表示メモリ側へとデータが出力するように制御す
るので、書込みデータは表示メモリ６．７．８のそれぞ
れに供給されるが、行にＣＰＵ １によってアドレス指
定された表示メモリ６だけにデータが書込まれる。
この場合書込まれるデータは第２図に示すようにデータ
バスのビット数８ビツトがそのｔｔ書かれることになる
。以下同様にして“緑“および“青１の表示メモリ７．
８にもそれぞれのアドレス指定をして、“緑１および“
青１の輝度情報を書込む。
バスのビット数８ビツトがそのｔｔ書かれることになる
。以下同様にして“緑“および“青１の表示メモリ７．
８にもそれぞれのアドレス指定をして、“緑１および“
青１の輝度情報を書込む。
前述のように、第２図のような同一アドレスに書込まれ
た輝度情報に新しい輝度情報を重ね書きする場合には第
５図示すようなソフトウェア処理が必要となる。第５図
は表示メモリに書込まれたデータに新しいデータを重ね
書きするグログラムのフローチャートであり、表示メモ
リの１つのアドレスごとにこの処理を行なう。
た輝度情報に新しい輝度情報を重ね書きする場合には第
５図示すようなソフトウェア処理が必要となる。第５図
は表示メモリに書込まれたデータに新しいデータを重ね
書きするグログラムのフローチャートであり、表示メモ
リの１つのアドレスごとにこの処理を行なう。
第５図および第４図に示すような、ドラ）１位着色を行
なう従来の表示メモリ回路では、表示画面１ドツトに対
してＲ，Ｇ、Ｂ％ ５枚の表示メモリのそれぞれ１ドツ
トが対応しており、グラフィック図形を重ね書きする場
合は、表示画面に対応する位置のアドレスに書かれてい
るそれぞれの表示メモリのデータが、着色する色によっ
て異なっているので、論理和をとって新しく書込むデー
タも、Ｒ，Ｇ、 Ｈの表示メモリについてそれぞれ異な
ることになる。このためＲＧ、Ｈの表示メモリは、ＣＰ
Ｕから見てそれぞれ異なるアドレス空間に配置して、そ
れぞれの表示メモリに書込むプログラム処理は第５図に
示す処理が、グツフィックデータ１回の書き込み当シ５
回必要となシ、画面全体にわたってグラフィック図形を
書込む場合に非常に多くの処理時間を費ヤすことになっ
ていた。
なう従来の表示メモリ回路では、表示画面１ドツトに対
してＲ，Ｇ、Ｂ％ ５枚の表示メモリのそれぞれ１ドツ
トが対応しており、グラフィック図形を重ね書きする場
合は、表示画面に対応する位置のアドレスに書かれてい
るそれぞれの表示メモリのデータが、着色する色によっ
て異なっているので、論理和をとって新しく書込むデー
タも、Ｒ，Ｇ、 Ｈの表示メモリについてそれぞれ異な
ることになる。このためＲＧ、Ｈの表示メモリは、ＣＰ
Ｕから見てそれぞれ異なるアドレス空間に配置して、そ
れぞれの表示メモリに書込むプログラム処理は第５図に
示す処理が、グツフィックデータ１回の書き込み当シ５
回必要となシ、画面全体にわたってグラフィック図形を
書込む場合に非常に多くの処理時間を費ヤすことになっ
ていた。
以上説明したように従来のドツト単位着色の表示メモリ
回路においては、すでに表示画面に描かれているグラフ
ィックデータに重ね合わせて別のグラフィックデータを
描くという表示を行なうためには、８％ Ｇ、 Ｈのそ
れぞれの表示メモリは独立したアドレス空間に配置して
、それぞれの表示メモリごとにデータを書込む処理を行
なわざるを得す、ソフトウェア処理に非常に多くの時間
を費やすという欠点を有していた。
回路においては、すでに表示画面に描かれているグラフ
ィックデータに重ね合わせて別のグラフィックデータを
描くという表示を行なうためには、８％ Ｇ、 Ｈのそ
れぞれの表示メモリは独立したアドレス空間に配置して
、それぞれの表示メモリごとにデータを書込む処理を行
なわざるを得す、ソフトウェア処理に非常に多くの時間
を費やすという欠点を有していた。
そこで本発明の目的とするところは、上記した欠点を除
去し、グラフィックデータの書込みにおいてソフトウェ
ア処理に時間のかからないドツト単位着色を行なう表示
メモリ回路を提供することにある。
去し、グラフィックデータの書込みにおいてソフトウェ
ア処理に時間のかからないドツト単位着色を行なう表示
メモリ回路を提供することにある。
上記目的を達成するために本発明では、データバスの各
データ線にチップ単位で接続され、データバスのビット
数単位でアドレス割付けされた表示メそりを複数系残有
する表示メモリ回路において、同一アドレス上のデータ
ビット単位で表示メモリチップを選択する表示メモリチ
ップ選択手段と、表示メモリの系列単位で書込みを制御
する書込み制御手段とを設ける。これによって従来のよ
うに同一アドレス上の複数の表示メモリチップを一括し
て選択し、系列ごとに異なるデータをそれぞれに書込む
といったソフトウェア処理が、本発明では、表示メモリ
の系列単位の書込み情報の制御と表示メ４１７チツプの
選択のソフトウェア処理だけですみ大＠ＫＰ。
データ線にチップ単位で接続され、データバスのビット
数単位でアドレス割付けされた表示メそりを複数系残有
する表示メモリ回路において、同一アドレス上のデータ
ビット単位で表示メモリチップを選択する表示メモリチ
ップ選択手段と、表示メモリの系列単位で書込みを制御
する書込み制御手段とを設ける。これによって従来のよ
うに同一アドレス上の複数の表示メモリチップを一括し
て選択し、系列ごとに異なるデータをそれぞれに書込む
といったソフトウェア処理が、本発明では、表示メモリ
の系列単位の書込み情報の制御と表示メ４１７チツプの
選択のソフトウェア処理だけですみ大＠ＫＰ。
処理時間が減少できる。
以Ｆ１本発明を第６図〜第９図を用いて詳細に説明する
。第６図は本発明による表示メモリ回路の一実施例を示
すブロック図であり、第５図の従来回路と同一部分には
、同一符号を記している。第６図において、１５はデー
タゲート回路であり、アドレスデコーダ５の出力である
表示メモリ選択信号１４によってデータノ（ス５のデー
タをゲートする回路である。１５はデータゲート回路１
Ｓの出力で表示メモリ６．７．８のそれぞれのデータビ
ットを選択するデータビット選択信号である。１６．１
７．１８はそれぞれの表示メモリ６．７．８へのデータ
書込みを指示する着色レジスタであり、その出力はそれ
ぞれの表示メモリのデータ入力に供給されている。
。第６図は本発明による表示メモリ回路の一実施例を示
すブロック図であり、第５図の従来回路と同一部分には
、同一符号を記している。第６図において、１５はデー
タゲート回路であり、アドレスデコーダ５の出力である
表示メモリ選択信号１４によってデータノ（ス５のデー
タをゲートする回路である。１５はデータゲート回路１
Ｓの出力で表示メモリ６．７．８のそれぞれのデータビ
ットを選択するデータビット選択信号である。１６．１
７．１８はそれぞれの表示メモリ６．７．８へのデータ
書込みを指示する着色レジスタであり、その出力はそれ
ぞれの表示メモリのデータ入力に供給されている。
第６図に示す表示メモリ回路において、データゲート回
路１５は表示メモリ６．７．８に書込むデータのピッ）
単位で表示メモリを選択するように設けた回路で、デー
タノ（ス３を表示メモリ選択信号１４でゲートシ、その
出力を表示メ檀・・すのそれぞれのビットの選択信号と
している。
路１５は表示メモリ６．７．８に書込むデータのピッ）
単位で表示メモリを選択するように設けた回路で、デー
タノ（ス３を表示メモリ選択信号１４でゲートシ、その
出力を表示メ檀・・すのそれぞれのビットの選択信号と
している。
また着色レジスタ１６．１７．１８は、Ｒ，（３％ Ｂ
の表示メモｌＪ６．７，８に対して、表示するグラフィ
ックデータを書込むか否かを指示する托Ｇ％ Ｂ５ビッ
トのグラフィック図形の色情報を記憶するレジスタであ
る。
の表示メモｌＪ６．７，８に対して、表示するグラフィ
ックデータを書込むか否かを指示する托Ｇ％ Ｂ５ビッ
トのグラフィック図形の色情報を記憶するレジスタであ
る。
第７図は第６図の表示メモリ６、データゲート回路１３
および着色レジスタ１６についての詳細な関係を示した
図であり、表示メモリ７．６についての関係もこの図と
同様である。第７図において、データゲート回路１３け
、δビットの論理積回路で構成されており、アドレスデ
コーダ５よシ出力される表示メモリ選択信号１４によっ
てデータバス−Ｅのデータを表示メモリ６．７．８のそ
れぞれのメモリチップへ選択信号１５として供給する。
および着色レジスタ１６についての詳細な関係を示した
図であり、表示メモリ７．６についての関係もこの図と
同様である。第７図において、データゲート回路１３け
、δビットの論理積回路で構成されており、アドレスデ
コーダ５よシ出力される表示メモリ選択信号１４によっ
てデータバス−Ｅのデータを表示メモリ６．７．８のそ
れぞれのメモリチップへ選択信号１５として供給する。
また、着色レジスタ１６はこの場合１ビツトのラッチで
ありその出力は、表示メモリ６のデータ入力として供給
する。
ありその出力は、表示メモリ６のデータ入力として供給
する。
以上のような第６図および第７図の表示メモリ回路にお
ける表示メモリへのデータの書込みについて説明する。
ける表示メモリへのデータの書込みについて説明する。
ＣＰＵ １ ｄ表示するグラフィック図形の色をＲ，Ｇ
、８３ビツトによシ指定し、その色情報を着色レジスタ
１６．１７．１Ｂに記録する。
、８３ビツトによシ指定し、その色情報を着色レジスタ
１６．１７．１Ｂに記録する。
次に表示すべく輝度情報を表示画面に対応する表示メモ
リのアドレスに書込む。この場合、アドレスバス２には
表示メモリのアドレスが出力されておシ、アドレスデコ
ーダ５によって、表示メモリ選択信号１４が出力され、
データゲー・ト回路１５のゲートは開くことになる。一
方データバス５には表示メモリに書込む輝度情報が出力
されておシ、そのデータはデータゲート回路１３を介し
て、表示メモリ６．７．８のそれぞれのメモリのチップ
選択信号１５として供給される。このため輝度情報が“
１″のデータが供給される表示メモリのビットについて
は、着色レジスタの色情報を書込むことが許され、“０
″のデータが供給される表示メモリのビットについては
、データの書込みは許されないことになる。したがって
、第２図の例のように、表示メモリの゛同一アドレスに
おいてすでに紀碌されているデータに新しいデータを重
ね合わせる重ね書き表示において、従来例のように、配
湯されているデータと新しく書き加えるデータの論理和
をとったデータを書込むというソフトウェア処理をする
ことなく、新しく書き加えるデータだけを表示メモリに
書込めば、新しく書込むデータビットすなわち“１′の
情報が供給されるビットのみデータが書込まれ、記録さ
れていたビットについてはデータは変わらない。第８図
は本実施例における表示メモリへのデータ書込みノログ
ラムのフローチャートであシ、この図に示すように、着
色レジスター・の色情報の書込みと表示メモリへの輝度
情報の書込み処理だけで几、０％ Ｂ３枚の表示メモリ
に、すでに記録されているデータを消去することなく、
新しいデータを書込むことができ、第５図の従来例のよ
うにＲ％Ｇ、８５枚の表示メモリに対してそれぞれ独立
して論理演算しながら書込む処理に比べ大幅にソフトウ
ェア処理が削減されていることがわかる。またグラフィ
ックデータの色情報に変化がなければ１色情報は着色レ
ジスタに記録保持されているので、毎回のように着色レ
ジスタに色情報を書込む必要はなく、さらにソフトウェ
アの処理時間は減少する方向にある。
リのアドレスに書込む。この場合、アドレスバス２には
表示メモリのアドレスが出力されておシ、アドレスデコ
ーダ５によって、表示メモリ選択信号１４が出力され、
データゲー・ト回路１５のゲートは開くことになる。一
方データバス５には表示メモリに書込む輝度情報が出力
されておシ、そのデータはデータゲート回路１３を介し
て、表示メモリ６．７．８のそれぞれのメモリのチップ
選択信号１５として供給される。このため輝度情報が“
１″のデータが供給される表示メモリのビットについて
は、着色レジスタの色情報を書込むことが許され、“０
″のデータが供給される表示メモリのビットについては
、データの書込みは許されないことになる。したがって
、第２図の例のように、表示メモリの゛同一アドレスに
おいてすでに紀碌されているデータに新しいデータを重
ね合わせる重ね書き表示において、従来例のように、配
湯されているデータと新しく書き加えるデータの論理和
をとったデータを書込むというソフトウェア処理をする
ことなく、新しく書き加えるデータだけを表示メモリに
書込めば、新しく書込むデータビットすなわち“１′の
情報が供給されるビットのみデータが書込まれ、記録さ
れていたビットについてはデータは変わらない。第８図
は本実施例における表示メモリへのデータ書込みノログ
ラムのフローチャートであシ、この図に示すように、着
色レジスター・の色情報の書込みと表示メモリへの輝度
情報の書込み処理だけで几、０％ Ｂ３枚の表示メモリ
に、すでに記録されているデータを消去することなく、
新しいデータを書込むことができ、第５図の従来例のよ
うにＲ％Ｇ、８５枚の表示メモリに対してそれぞれ独立
して論理演算しながら書込む処理に比べ大幅にソフトウ
ェア処理が削減されていることがわかる。またグラフィ
ックデータの色情報に変化がなければ１色情報は着色レ
ジスタに記録保持されているので、毎回のように着色レ
ジスタに色情報を書込む必要はなく、さらにソフトウェ
アの処理時間は減少する方向にある。
一方ハードウエアに関しては、従来例に比べ、着色レジ
スタ中データゲートのための論理回路を多少必要とする
が、本実施例においては第５図および第４図の従来例の
ように表示メモリ６７．８の内容を読む必要はなく、こ
のため双方向バッファ９が不要になることを考慮すると
従来と同じ規模になる。
スタ中データゲートのための論理回路を多少必要とする
が、本実施例においては第５図および第４図の従来例の
ように表示メモリ６７．８の内容を読む必要はなく、こ
のため双方向バッファ９が不要になることを考慮すると
従来と同じ規模になる。
以上説明したように本実施例によれば、従来例のように
、Ｒ，０％ ８５枚の表示メモリにそれぞれ別々にデー
タを書込む処理を必要としていたものが、着色レジスタ
への色情報の書込みと、８１０％８５枚の表示メモリへ
の一括した輝度情報の簀込みの処理だけですむというソ
フトウェア削減の効果がある。またドツト単位着色では
なく、パターン情報を記憶するノくターンメモリと色情
報を記憶するカラーメモリとを所有して、パターンデー
タ１バイト（Ｓビット）単位で着色する、いわゆる従来
のセミカラーグラフィックディスプレイにおける色情報
と輝度情報の書込みのソフトウェア処理をそのｉｔ本実
施例に踏襲でき、ソフトウェア開発に大きな利点をもた
らす。
、Ｒ，０％ ８５枚の表示メモリにそれぞれ別々にデー
タを書込む処理を必要としていたものが、着色レジスタ
への色情報の書込みと、８１０％８５枚の表示メモリへ
の一括した輝度情報の簀込みの処理だけですむというソ
フトウェア削減の効果がある。またドツト単位着色では
なく、パターン情報を記憶するノくターンメモリと色情
報を記憶するカラーメモリとを所有して、パターンデー
タ１バイト（Ｓビット）単位で着色する、いわゆる従来
のセミカラーグラフィックディスプレイにおける色情報
と輝度情報の書込みのソフトウェア処理をそのｉｔ本実
施例に踏襲でき、ソフトウェア開発に大きな利点をもた
らす。
第９図は本発明の他の実施列を示すブロック図であり、
第７図における着色レジスタ１６を、８ビツトのラッチ
１７とし九例である。この実施例によれば、表示メモリ
に書込む輝度情報のピッ）単位で色指定ができるので、
指定されたアドレスの各ビットについて赤着色青着色と
いうように異なる色で表示するグラフインク図形を最初
から同時に表示メモリに書込めるという大きな利点があ
る。
第７図における着色レジスタ１６を、８ビツトのラッチ
１７とし九例である。この実施例によれば、表示メモリ
に書込む輝度情報のピッ）単位で色指定ができるので、
指定されたアドレスの各ビットについて赤着色青着色と
いうように異なる色で表示するグラフインク図形を最初
から同時に表示メモリに書込めるという大きな利点があ
る。
以上説明し、そように本発明によれば、ドツト単位着色
を行なうカラーグラフィックディスプレイ装置などにお
いて、表示画素単位で色指定を行なうべく複数系列の表
示メモリに対してそれぞれ別々にデータを書込む処理を
必要としていたものが、表示メモリの系列単位で書込み
を制御する着色レジスタへの色情報の書込みと表示メモ
リチップを個別に選択すべく表示メモリ系列全体への輝
度情報の書込みだけの処理ですみ、処理時間が木幅に減
少するという効果がある。を九本発明によるハードウェ
ア規模の増加はほとんどないという大きな利点がある。
を行なうカラーグラフィックディスプレイ装置などにお
いて、表示画素単位で色指定を行なうべく複数系列の表
示メモリに対してそれぞれ別々にデータを書込む処理を
必要としていたものが、表示メモリの系列単位で書込み
を制御する着色レジスタへの色情報の書込みと表示メモ
リチップを個別に選択すべく表示メモリ系列全体への輝
度情報の書込みだけの処理ですみ、処理時間が木幅に減
少するという効果がある。を九本発明によるハードウェ
ア規模の増加はほとんどないという大きな利点がある。
なお、表示メモリは几、Ｇ、 Ｂの５系列の場合で説明
し九がこの系列は何系列であっても本発明の効果を同様
に受けることができる。
し九がこの系列は何系列であっても本発明の効果を同様
に受けることができる。
第１図はドツト単位着色表示画面の一例を示す図、第２
図は第１図に対する表示メモリの内容を示す図、第５図
は従来のドツト単位着色表示メモリ回路を示すブロック
図、第４図は第５図の表示メモリ６０周辺回路の詳細ブ
ロック図第５図は従来の表示メモリ書込みプログラムの
フローチャート、第６図は本発明による表示メモリ回路
の一実施例を示すブロック図、第７図は第６図の表示メ
モリ６およびその周辺回路の詳細ブロック図、第８図は
８６図の表示メモリ回路の書込みプログラムの７０−チ
ャート、第９図は本発明の他の実施例を示すブロック図
である。 １・・・ＣＰＵ ２・・・アドレスバス
３・・・データバス ４・・・メモリ読書き信号
線 ５・・・アドレスデコーダ ６．７．８Ｒ％Ｇ、 Ｂそれぞれに関する表示メモリ ９・・・双方向バッファ １５・・・データゲート回路 １６．１７．１８．１９・・・着色レジスタ代理人弁理
士 薄 １）利゛・◆−パ ！響 第１口 第３［１ 第４口 第５の ２オ ６ ぎ１ １・７ 図 、３
図は第１図に対する表示メモリの内容を示す図、第５図
は従来のドツト単位着色表示メモリ回路を示すブロック
図、第４図は第５図の表示メモリ６０周辺回路の詳細ブ
ロック図第５図は従来の表示メモリ書込みプログラムの
フローチャート、第６図は本発明による表示メモリ回路
の一実施例を示すブロック図、第７図は第６図の表示メ
モリ６およびその周辺回路の詳細ブロック図、第８図は
８６図の表示メモリ回路の書込みプログラムの７０−チ
ャート、第９図は本発明の他の実施例を示すブロック図
である。 １・・・ＣＰＵ ２・・・アドレスバス
３・・・データバス ４・・・メモリ読書き信号
線 ５・・・アドレスデコーダ ６．７．８Ｒ％Ｇ、 Ｂそれぞれに関する表示メモリ ９・・・双方向バッファ １５・・・データゲート回路 １６．１７．１８．１９・・・着色レジスタ代理人弁理
士 薄 １）利゛・◆−パ ！響 第１口 第３［１ 第４口 第５の ２オ ６ ぎ１ １・７ 図 、３
Claims (1)
- 中央演算処理装置と、該中央演算処理装置の複数のデ〜
り線の各線にチップ単位で接続され上記複数のデータ線
のビット数単位でアドレス割付けされた表示メモリを複
数系列有する表示メモリ回路において、上記中央演算処
理装置のデータ線ＫＷ続された表示メモリチップを個別
に選択する表示メモリチップ選択手段と、上記表示メモ
リの複数の系列単位で、書込みを制御する表示メモリ書
込み制御手段を設けたことを特徴とする表示メモリ回路
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070373A JPS58187996A (ja) | 1982-04-28 | 1982-04-28 | 表示メモリ回路 |
| EP83104112A EP0093954A3 (en) | 1982-04-28 | 1983-04-27 | Image display memory unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070373A JPS58187996A (ja) | 1982-04-28 | 1982-04-28 | 表示メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58187996A true JPS58187996A (ja) | 1983-11-02 |
Family
ID=13429569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57070373A Pending JPS58187996A (ja) | 1982-04-28 | 1982-04-28 | 表示メモリ回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0093954A3 (ja) |
| JP (1) | JPS58187996A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPS6125188A (ja) * | 1984-06-27 | 1986-02-04 | テクトロニツクス・インコーポレイテツド | 画像表示装置 |
| JPS6142643U (ja) * | 1984-08-24 | 1986-03-19 | 日本電気株式会社 | 複数メモリ同時更新機構 |
| JPS6162095A (ja) * | 1984-09-03 | 1986-03-29 | 富士通株式会社 | 直線表示制御装置 |
| JPS61270787A (ja) * | 1985-04-05 | 1986-12-01 | テクトロニツクス・インコ−ポレイテツド | フレ−ムバツフアメモリ |
| JPS6424565A (en) * | 1987-07-20 | 1989-01-26 | Sharp Kk | System for storing plural kinds of picture data |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6067989A (ja) * | 1983-09-26 | 1985-04-18 | 株式会社日立製作所 | 画像表示装置 |
| GB8614876D0 (en) * | 1986-06-18 | 1986-07-23 | Rca Corp | Display processors |
| US5241658A (en) * | 1990-08-21 | 1993-08-31 | Apple Computer, Inc. | Apparatus for storing information in and deriving information from a frame buffer |
| GB2261803B (en) * | 1991-10-18 | 1995-10-11 | Quantel Ltd | An image processing system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559742B2 (ja) * | 1974-06-20 | 1980-03-12 |
-
1982
- 1982-04-28 JP JP57070373A patent/JPS58187996A/ja active Pending
-
1983
- 1983-04-27 EP EP83104112A patent/EP0093954A3/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPS6125188A (ja) * | 1984-06-27 | 1986-02-04 | テクトロニツクス・インコーポレイテツド | 画像表示装置 |
| JPH0375873B2 (ja) * | 1984-06-27 | 1991-12-03 | Tektronix Inc | |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
| JPS6142643U (ja) * | 1984-08-24 | 1986-03-19 | 日本電気株式会社 | 複数メモリ同時更新機構 |
| JPS6162095A (ja) * | 1984-09-03 | 1986-03-29 | 富士通株式会社 | 直線表示制御装置 |
| JPS61270787A (ja) * | 1985-04-05 | 1986-12-01 | テクトロニツクス・インコ−ポレイテツド | フレ−ムバツフアメモリ |
| JPH0429069B2 (ja) * | 1985-04-05 | 1992-05-15 | Tektronix Inc | |
| JPS6424565A (en) * | 1987-07-20 | 1989-01-26 | Sharp Kk | System for storing plural kinds of picture data |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0093954A3 (en) | 1984-10-03 |
| EP0093954A2 (en) | 1983-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129059A (en) | Graphics processor with staggered memory timing | |
| JPS63201792A (ja) | ビデオ表示アダプタ及びピクセル・プロセッサ | |
| US4554538A (en) | Multi-level raster scan display system | |
| US4683466A (en) | Multiple color generation on a display | |
| JPS6067989A (ja) | 画像表示装置 | |
| JPH0375873B2 (ja) | ||
| US5185859A (en) | Graphics processor, a graphics computer system, and a process of masking selected bits | |
| JPS58187996A (ja) | 表示メモリ回路 | |
| JPS6061790A (ja) | 表示用制御回路 | |
| US5422657A (en) | Graphics memory architecture for multimode display system | |
| JPS6156397A (ja) | カラ−液晶表示装置 | |
| CA1233279A (en) | Color image display apparatus | |
| JPS5843035A (ja) | 記憶表示装置 | |
| JP2845384B2 (ja) | 画像処理装置 | |
| JPS638476B2 (ja) | ||
| JPS5919993A (ja) | キヤラクタ表示回路 | |
| JPS63132286A (ja) | グラフイツク表示装置 | |
| JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
| JPH0352067B2 (ja) | ||
| JPH0544680B2 (ja) | ||
| JPH0758431B2 (ja) | アドレス線およびデータ線の接続システム | |
| JPS59160173A (ja) | フレ−ムメモリ装置 | |
| JPS5855976A (ja) | 表示装置 | |
| JPS61137187A (ja) | 表示メモリ書込み制御回路 | |
| JPH0253797B2 (ja) |