JPS5974590A - デイスプレイ装置のメモリ制御方式 - Google Patents
デイスプレイ装置のメモリ制御方式Info
- Publication number
- JPS5974590A JPS5974590A JP57184964A JP18496482A JPS5974590A JP S5974590 A JPS5974590 A JP S5974590A JP 57184964 A JP57184964 A JP 57184964A JP 18496482 A JP18496482 A JP 18496482A JP S5974590 A JPS5974590 A JP S5974590A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- red
- address
- green
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディスプレイ装置のメモリ制御方式に関し、
特に任意の色を選択でき、かつメモリ書込み時間の短縮
が可能なカラー・グラフィック・メモリ制御方式に関す
るものである。
特に任意の色を選択でき、かつメモリ書込み時間の短縮
が可能なカラー・グラフィック・メモリ制御方式に関す
るものである。
従来のカラー・グラフィック・メモリ制御方式は、各色
のメモリ・アドレス空間が別々に配置されていたため、
各色単独で書込むことはできた。
のメモリ・アドレス空間が別々に配置されていたため、
各色単独で書込むことはできた。
しかし、任意の相合せて同時に書込むことができなかっ
たため、各メモリに書込む際に時間がかかるものであっ
た。
たため、各メモリに書込む際に時間がかかるものであっ
た。
例えば、第１図に示すように、メモリ１２の００００番
地から１ＦＦＦｉ地までのエリアは赤領域、２０００番
地から３ＦＦＦ−ｉ地までのエリアは緑飴域、４０００
番地から５ＦＦＦ番地までのエリアは青領域というよう
にメモリ・アドレス空間が別個に設定される場合がある
。
地から１ＦＦＦｉ地までのエリアは赤領域、２０００番
地から３ＦＦＦ−ｉ地までのエリアは緑飴域、４０００
番地から５ＦＦＦ番地までのエリアは青領域というよう
にメモリ・アドレス空間が別個に設定される場合がある
。
いま、ＣＩ’ｔＴディスプレイ装置１０の画面上に赤色
で円を表示する場合、ＣＰＵからｏ ｏ ｏ ’ｏ番地
をアクセスして、横１行分のライン・バター・ン・デー
タ“０００・・・０００°゛を書き込み、以下順次００
０１番地、０００２番地・・・・ＩＦＦＦ番地にそれぞ
れのライン・パターン・データを書き込む。この場合、
円の頂点に相当する番地のライン・データは’００００
・・−０１０−・００００” Ｔあり一円の中央部に
相当する１０００番地のライン・データは”００１００
・・・００１００”であり、円の下方の頂点に相当する
番地のライン・データは°°００００・・・０１０・・
・ｏｏｏｏ”である。このようにして０〜ＩＦＦＦ番地
にライン・データが順次書き込まれると、リフレッシュ
・メモリ１２には円のパターン・データが格納される。
で円を表示する場合、ＣＰＵからｏ ｏ ｏ ’ｏ番地
をアクセスして、横１行分のライン・バター・ン・デー
タ“０００・・・０００°゛を書き込み、以下順次００
０１番地、０００２番地・・・・ＩＦＦＦ番地にそれぞ
れのライン・パターン・データを書き込む。この場合、
円の頂点に相当する番地のライン・データは’００００
・・−０１０−・００００” Ｔあり一円の中央部に
相当する１０００番地のライン・データは”００１００
・・・００１００”であり、円の下方の頂点に相当する
番地のライン・データは°°００００・・・０１０・・
・ｏｏｏｏ”である。このようにして０〜ＩＦＦＦ番地
にライン・データが順次書き込まれると、リフレッシュ
・メモリ１２には円のパターン・データが格納される。
次に、ＣＲＴディスプレイ装置１０の走査タイミングに
同期してリフレッシュ・メモリ１２からライン・データ
をシフト・レジスタ１３に読み出し、パラレル・シリア
ル変換してディスプレイ駆動部１１に送出することによ
り、画面に赤の円を表示する。
同期してリフレッシュ・メモリ１２からライン・データ
をシフト・レジスタ１３に読み出し、パラレル・シリア
ル変換してディスプレイ駆動部１１に送出することによ
り、画面に赤の円を表示する。
従来のメモリ制御方式では、メモリ・アドレス空間に十
分の余裕があり、かつ赤色、緑色、青色の文字、グラフ
ィック等を単独に書き込んで、夫々単色表示する場合に
は、特に問題はない。
分の余裕があり、かつ赤色、緑色、青色の文字、グラフ
ィック等を単独に書き込んで、夫々単色表示する場合に
は、特に問題はない。
しかし６力ラー表示では、３色を混合組み合わせること
により、更に黄色、ピンク色、空色、白色の４色を表示
することができ、３原色を加えると合計７色を表示でき
ることになる。いま、ディスプレイ装置１０の画面に白
色の円を表示する場合、先ず前述のように、００００番
地から１ＦＦＦ番地までのエリアに赤色の円パターンを
書き込んだ後２０００番地から３ Ｆ Ｆ Ｆ番地まで
のエリアに緑色の円パターンを書き込み、さらに４０ｏ
Ｏ番地から５ Ｆ Ｆ Ｆ各地までのエリ゛γに青色の
円パターンを書き込む必要があるので、メモリ書き込み
のための時間が長くなる。メモリ１２から読み出す場合
には、３個のシフト・レジスタ１３．１４゜１５に並列
に読み出し、それぞれパラレル・シリアル変換してディ
スプレイ装置１０に転送し、３色を並行して同一位置に
表示することにより、白色の円が表示される。また、赤
、緑、青のエリアラスべてゼロ・クリアする場合には、
赤、緑°、青のエリアを別々に、つまり直列にクリア（
”Ｑ Ｔの書き込み）する必要があるため、やはり処理
時間が長くなる。
により、更に黄色、ピンク色、空色、白色の４色を表示
することができ、３原色を加えると合計７色を表示でき
ることになる。いま、ディスプレイ装置１０の画面に白
色の円を表示する場合、先ず前述のように、００００番
地から１ＦＦＦ番地までのエリアに赤色の円パターンを
書き込んだ後２０００番地から３ Ｆ Ｆ Ｆ番地まで
のエリアに緑色の円パターンを書き込み、さらに４０ｏ
Ｏ番地から５ Ｆ Ｆ Ｆ各地までのエリ゛γに青色の
円パターンを書き込む必要があるので、メモリ書き込み
のための時間が長くなる。メモリ１２から読み出す場合
には、３個のシフト・レジスタ１３．１４゜１５に並列
に読み出し、それぞれパラレル・シリアル変換してディ
スプレイ装置１０に転送し、３色を並行して同一位置に
表示することにより、白色の円が表示される。また、赤
、緑、青のエリアラスべてゼロ・クリアする場合には、
赤、緑°、青のエリアを別々に、つまり直列にクリア（
”Ｑ Ｔの書き込み）する必要があるため、やはり処理
時間が長くなる。
本発明の目的は、このような問題を解決するため、メモ
リ書き込み動作の時間を短縮することができ、かつ少な
いアドレス空間のメモリを用いて複数色のカラー表示が
できるディスプレイ装置のメモリ制御方式を提供するこ
とにある。
リ書き込み動作の時間を短縮することができ、かつ少な
いアドレス空間のメモリを用いて複数色のカラー表示が
できるディスプレイ装置のメモリ制御方式を提供するこ
とにある。
〔発明のＲ要）
本発明によるディスプレイ装置のメモリ制御方式は、カ
ラーを構成する複数のメモリを同じアドレス空間に配置
し、各メモリにデータを書き込む際に、任意の組み合オ
・（、ｌ−で各メモリを選択し、選択されたメモリにの
み同一データを並行して書き込むことに特徴を有する。
ラーを構成する複数のメモリを同じアドレス空間に配置
し、各メモリにデータを書き込む際に、任意の組み合オ
・（、ｌ−で各メモリを選択し、選択されたメモリにの
み同一データを並行して書き込むことに特徴を有する。
（発明の実施例）
以下本発明の実施例を、図面により説明する。
第２図は、本発明の原理を示すカラーグラフィック・メ
モリの構成図である。
モリの構成図である。
本発明は、第２図に示すように、赤、緑、青の各メモリ
を同一アドレス空間、ここではｏｏｏｏ。
を同一アドレス空間、ここではｏｏｏｏ。
番地からＦＦＦＦＦ番地までの空間に配置し、それらの
メモリを任意に選択して同時に書き込むことができるよ
うにしたものである。なお、第２図に示すように、１個
のメモリ１２で構成し、同一アドレス空間に赤、緑、青
の３つのエリアを設け、各エリアごとに書き込みボート
１θを設けて、それらのうちの任意のものを選択して選
択されたエリアのみに同一データを同時に書き込むこと
もできる。このように、任意の色のメモリ、あるいはメ
モリ・エリアを１つまたは複数個選択して同じ内容のデ
ータを並行して書き込むので、書き込み動作の時間を短
縮することができ、しかも少ないアドレス空間のメモリ
を用いることかできる。
メモリを任意に選択して同時に書き込むことができるよ
うにしたものである。なお、第２図に示すように、１個
のメモリ１２で構成し、同一アドレス空間に赤、緑、青
の３つのエリアを設け、各エリアごとに書き込みボート
１θを設けて、それらのうちの任意のものを選択して選
択されたエリアのみに同一データを同時に書き込むこと
もできる。このように、任意の色のメモリ、あるいはメ
モリ・エリアを１つまたは複数個選択して同じ内容のデ
ータを並行して書き込むので、書き込み動作の時間を短
縮することができ、しかも少ないアドレス空間のメモリ
を用いることかできる。
赤色、緑色、青色それぞれ単独に書込む場合は、従来と
同じであるが、例えばディスプレイ装置に白色で表示を
したい場合は、赤、緑、青色用メモリを同時に選択し、
同じデータを書込むことにより白色で表示することがで
きる。メモリに対する書込みは、１メモリ分の時間にて
処理すること示できるということである。
同じであるが、例えばディスプレイ装置に白色で表示を
したい場合は、赤、緑、青色用メモリを同時に選択し、
同じデータを書込むことにより白色で表示することがで
きる。メモリに対する書込みは、１メモリ分の時間にて
処理すること示できるということである。
第３図は、本発明の一実施例を示すカラーグラフィック
・メモリ制御部のブロック図である。
・メモリ制御部のブロック図である。
赤色用メモリ１．緑色用メモリ２．青色用メモリδは、
それぞれ同じアドレス空間に配置されていて、アドレス
信号ＡＤＲで指定された番地に書込み信号Ｗ Ｒにより
入力データＬ）ＴＡＩＮを書込む。また、赤、緑、青色
用メモｌＪ１．２．３にはそれぞれの赤、緑、青色選択
回路！、５．６が接続されており、それぞれ選択された
メモリにのみ書込み動作を行う。
それぞれ同じアドレス空間に配置されていて、アドレス
信号ＡＤＲで指定された番地に書込み信号Ｗ Ｒにより
入力データＬ）ＴＡＩＮを書込む。また、赤、緑、青色
用メモｌＪ１．２．３にはそれぞれの赤、緑、青色選択
回路！、５．６が接続されており、それぞれ選択された
メモリにのみ書込み動作を行う。
例えば、ディスプレイ装置上に黄色で表示したい場合に
、赤色選択信号７．緑色選択信号８がラッチ信号ＬＡに
より赤色選択回路生、緑色選択回路５を選び、赤色用メ
モリ１．緑色用メモリ２の両者に同時に入力データＤＴ
ＡＩＮを書込むことにより、黄色にて表示を行うことが
できる。
、赤色選択信号７．緑色選択信号８がラッチ信号ＬＡに
より赤色選択回路生、緑色選択回路５を選び、赤色用メ
モリ１．緑色用メモリ２の両者に同時に入力データＤＴ
ＡＩＮを書込むことにより、黄色にて表示を行うことが
できる。
また、ディスプレイ装置上に白色で表示したい場合は、
赤色選択回路７、緑色選択信？÷８、青色選択信号９が
ラッチ信号Ｌ Ａにより赤色選択回路４、緑色選択回路
５、および青色選択回路６を選択する。同一のアドレス
信号ＡＤＲが赤色用メモリ１、緑色用メモリ２および青
色用メモリ３に並列に入力し、かつ書込み信号ＷＲが各
選択回路生。
赤色選択回路７、緑色選択信？÷８、青色選択信号９が
ラッチ信号Ｌ Ａにより赤色選択回路４、緑色選択回路
５、および青色選択回路６を選択する。同一のアドレス
信号ＡＤＲが赤色用メモリ１、緑色用メモリ２および青
色用メモリ３に並列に入力し、かつ書込み信号ＷＲが各
選択回路生。
５．６のＱ出力で開かれたナンド・ゲートを通って各メ
モリ１．２．３の貴込信号端子に入力されるので、入力
データＤＴＡ Ｉ Ｎが各メモリ１．２゜３に同時に書
込まれる。
モリ１．２．３の貴込信号端子に入力されるので、入力
データＤＴＡ Ｉ Ｎが各メモリ１．２゜３に同時に書
込まれる。
ごのように、３色（赤、緑、青）以外の黄色、ピンク色
、空色、白色を表示する場合には、ＣＰＵからその色を
合成する３色のうちの２色以上の選択信号７，８．９を
送出することにより、対応する合選択回路４．５．６の
２以上が起動され、それらの色選択回路に対応するメモ
リのみに書込み信号〜ＶＲが入力する。？択されたメモ
リに対して、アドレス信号Ａ Ｉ） ＩＮにより指定す
る番地に、順次ライン・パターン・データが書込まれて
いく。
、空色、白色を表示する場合には、ＣＰＵからその色を
合成する３色のうちの２色以上の選択信号７，８．９を
送出することにより、対応する合選択回路４．５．６の
２以上が起動され、それらの色選択回路に対応するメモ
リのみに書込み信号〜ＶＲが入力する。？択されたメモ
リに対して、アドレス信号Ａ Ｉ） ＩＮにより指定す
る番地に、順次ライン・パターン・データが書込まれて
いく。
これにより、選択されたメモリには、同一パターン・デ
ータが格納され、ＣＲ，Ｔディスプレイ°装置の走査タ
イミングに同期してライン・パターン・データが同時に
並列に読出され、パラレル・シリアル髪換された後、出
力（ＯＵ’ｌ’ｌ、２．３）としてＣＲ，Ｔディスプレ
イ装置に送出される。
ータが格納され、ＣＲ，Ｔディスプレイ°装置の走査タ
イミングに同期してライン・パターン・データが同時に
並列に読出され、パラレル・シリアル髪換された後、出
力（ＯＵ’ｌ’ｌ、２．３）としてＣＲ，Ｔディスプレ
イ装置に送出される。
〔発明の効果）
以上述べた如き構成であるから、本発明によれば、複数
色用のメモリに夫々同じデータを同時に書込むことがで
きる。また、前記混合色で表示したいときは任意にメモ
リを選択して、同じデータを同時に書込むことができる
ため、書込み動作の処理時ｍ１を短縮することができる
という効果がある。
色用のメモリに夫々同じデータを同時に書込むことがで
きる。また、前記混合色で表示したいときは任意にメモ
リを選択して、同じデータを同時に書込むことができる
ため、書込み動作の処理時ｍ１を短縮することができる
という効果がある。
なお、実施例では、カラーグラフィックＷ示として車ｊ
−明したか、グラフィックに限定されることなく、一般
のカラー表示に適用できる。
−明したか、グラフィックに限定されることなく、一般
のカラー表示に適用できる。
第１図は従来のカラーグラフィック・メモリ制御部の７
０ツク図、第２図は本発明の原理を示すカラーグラフィ
ック・メモリの構成図、Ｆ３し１は本発明の一実施例を
示すカラー・−グラフィック・メモリ制御部のブロック
図である。 １：赤伯１用メモリ、２：緑色用メモリ、３：青色用メ
モリ、４＝赤色少゛択回路、５：緑色フ巽択回路、６：
青色選択回路、７：赤色ν択伊号、８：緑色選択信号、
９：青色選択信号。 特許出頼人 株式会社 日立製作所
０ツク図、第２図は本発明の原理を示すカラーグラフィ
ック・メモリの構成図、Ｆ３し１は本発明の一実施例を
示すカラー・−グラフィック・メモリ制御部のブロック
図である。 １：赤伯１用メモリ、２：緑色用メモリ、３：青色用メ
モリ、４＝赤色少゛択回路、５：緑色フ巽択回路、６：
青色選択回路、７：赤色ν択伊号、８：緑色選択信号、
９：青色選択信号。 特許出頼人 株式会社 日立製作所
Claims (1)
- それぞれ異なる色のパターン・データを格納する複数の
メモリを同一アドレス空間に配置し、上記メモリにパタ
ーン・データを書込む際に、任意の組み合わせで複数メ
モリを選択し、選択されたメモリに対してのみ、同一パ
ターン・データを並行して書込むことを特徴とするディ
スプレイ装置のメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184964A JPS5974590A (ja) | 1982-10-20 | 1982-10-20 | デイスプレイ装置のメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57184964A JPS5974590A (ja) | 1982-10-20 | 1982-10-20 | デイスプレイ装置のメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974590A true JPS5974590A (ja) | 1984-04-27 |
Family
ID=16162425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57184964A Pending JPS5974590A (ja) | 1982-10-20 | 1982-10-20 | デイスプレイ装置のメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974590A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157434A (en) * | 1978-06-02 | 1979-12-12 | Toshiba Corp | Memory system for digital color picture information |
-
1982
- 1982-10-20 JP JP57184964A patent/JPS5974590A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157434A (en) * | 1978-06-02 | 1979-12-12 | Toshiba Corp | Memory system for digital color picture information |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129059A (en) | Graphics processor with staggered memory timing | |
| US4933879A (en) | Multi-plane video RAM | |
| JPS6125188A (ja) | 画像表示装置 | |
| JPS6318227B2 (ja) | ||
| EP0175340A2 (en) | A computer display system for producing color text and graphics | |
| US5185859A (en) | Graphics processor, a graphics computer system, and a process of masking selected bits | |
| JP2557113B2 (ja) | デュアルポートダイナミックメモリ | |
| JPS58187996A (ja) | 表示メモリ回路 | |
| EP0165441B1 (en) | Color image display apparatus | |
| US4823119A (en) | Pattern write control circuit | |
| JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
| JPS61151689A (ja) | メモリ書き込み制御方式 | |
| JP2598916B2 (ja) | 描画装置 | |
| JPS6126085A (ja) | 画像表示方式 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS635758B2 (ja) | ||
| JPS61267792A (ja) | メモリ読出し方式 | |
| JPH0253797B2 (ja) | ||
| JPH1091144A (ja) | カラービットマップメモリ装置 | |
| JPS59160173A (ja) | フレ−ムメモリ装置 | |
| JPH0327915B2 (ja) | ||
| JPS61137187A (ja) | 表示メモリ書込み制御回路 | |
| JPS6159483A (ja) | 表示画面制御方式 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS58166387A (ja) | 画像メモリ読出し方式 |