JPH1091144A - カラービットマップメモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 同時２色までの描画処理を高速化して文字描
画処理などを高速化することができるカラービットマッ
プメモリ装置を提供することを目的とする。 【解決手段】 ｎビットのメモリデバイスをそれぞれｍ
個有する第１のメモリＡおよび第２のメモリＢとｎビッ
トのメモリデバイスを２ｍ個有する第３のメモリＣとを
有するカラービットマップメモリ４と、書込みデータ
ｄ、アドレスデータａ、制御データｃをカラービットマ
ップメモリへ出力するメモリコントローラ３と、第１、
第２および第３のメモリのそれぞれとメモリコントロー
ラとの間をｍ×ｎ本のデータ線で接続したデータバスＬ
１とを有することにより、同時２色までの描画処理を高
速化して文字描画処理などを高速化することができるカ
ラービットマップメモリ装置が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カラーデータを描
画処理するためのカラービットマップメモリ装置に関す
る。

【０００２】

【従来の技術】近年、カラーディスプレイ上に表示する
色数が増加し、カラービットマップメモリ装置における
描画処理に長時間を要するようになっている。

【０００３】ここで、カラーディスプレイを使用したカ
ラー表示装置について考えてみると、表示に使用される
ビットマップメモリは多くの場合、カラー表示画素の色
情報を保持するため、１画素を表示するカラーの色数に
応じた連続ビット列によるビットマップの形式になって
いる。例えば同時２５６色表示では１画素８ビット、６
５５３６色表示では１６ビット、約１６７７万色表示
（フルカラー）では１画素２４ビットまたは３２ビット
であり、１画素３２ビットの場合、メモリコントローラ
を構成するＣＰＵは白黒２値表示に比較して３２倍のビ
ットマップメモリを処理しなくてはならない。

【０００４】図７は従来のカラービットマップメモリ装
置を示すブロック図であり、図８はカラービットマップ
メモリのアドレス等を示すアドレス図である。図７にお
いて、１はメモリコントローラ、２はメモリＡ、Ｂ、Ｃ
を有するカラービットマップメモリ、Ｌ１はデータバス
である。また、図８において、２は図１のカラービット
マップメモリであり、Ｐ、Ｐ＋Ｎ、Ｐ＋２Ｎ、Ｐ＋２Ｎ
−１はメモリＡの先頭アドレス、メモリＢの先頭アドレ
ス、メモリＣの先頭アドレス、メモリＣの最後尾アドレ
スである。Ｎは８ビット／画素時のカラービットマップ
メモリの容量となる。

【０００５】以上のように構成されたカラービットマッ
プメモリ装置について、その機能、動作等について説明
する。図７のメモリコントローラ１はカラービットマッ
プメモリ２に対しての書込みデータｄ、アドレスデータ
ａ、制御データｃを発生し、メモリコントローラ１とカ
ラービットマップメモリ２とは３２ビットのデータバス
Ｌ１で接続されている。図７、図８に示すように、カラ
ービットマップメモリ２においては、８ビット／画素、
１６ビット／画素、３２ビット／画素というように１画
素のビット数が増えるにしたがって、８ビット／画素時
のメモリ容量Ｎに応じた必要な容量が増設される。例え
ば、８ビット／画素時のアドレスが０２００００００ｈ
から０２０ｆｆｆｆｆｈの１ＭＢ（メモリＡ）であった
とすると、１６ビット／画素ではメモリＡの後の０２１
０００００ｈから０２１ｆｆｆｆｆｈのアドレス範囲に
１ＭＢのメモリＢが増設される。同様に、１６ビット／
画素から３２ビット／画素への増設ではメモリＢの後の
０２２０００００ｈから０２３ｆｆｆｆｆｈのアドレス
範囲に２ＭＢのメモリＣが増設される。

【０００６】近時、メモリコントローラ１を構成するＣ
ＰＵの内部処理速度は急速に高速化が行われている。表
示用メモリなどの外部アクセス時間も高速化のための各
種手法が考案されているが、ＣＰＵ内部処理に比較する
と、まだ低速である。色数が増加すると共に表示メモリ
などのカラービットマップメモリに対する書込みサイク
ルの回数が増加するが、この書込みサイクル回数の増加
はカラービットマップメモリに対する描画処理の速度上
の障害となる。

【０００７】ＣＰＵがカラービットマップメモリ２に対
して行う描画処理としては、大別すると、次に述べる第
１〜第３描画処理の３つがある。

【０００８】第１描画処理は画素ごとに異なる色を持つ
データの描画処理である。この描画処理の典型的な例と
しては、写真などの画像データの描画処理が挙げられ
る。この描画処理においては画素ごとに異なった色を持
つために同時に多くの色データを処理する必要がある。

【０００９】第２描画処理は同時に描画される各画素の
持つ色が１色である描画処理である。同時１色の描画と
は単色の描画であり、この描画処理の例としては、単色
による線分の描画処理や矩形領域の塗り潰しがある。こ
の描画処理は、カラービットマップメモリ２に対する最
も基本的な描画処理のひとつである。

【００１０】第３描画処理は同時に描画される各画素の
持つ色が２色である描画処理である。同時２色の描画処
理の例としては、文字データの描画処理が挙げられる。
例えば赤色の背景色の上に青色で描画する場合である。
通常ＣＰＵは文字データを２値データとして処理してお
り、文字データを表示する場合はその２値の文字データ
を色データに変換して描画することが必要になる。

【００１１】本願発明が対象とする描画処理は第２、第
３描画処理である。同時２色の描画処理は文字データの
描画に多く使用されるが、文字データの描画処理は、カ
ラー表示装置におけるテキストエディタやワードプロセ
ッサといったアプリケーションなど、カラービットマッ
プメモリ２に対する描画のなかでも使用される頻度が高
く、高速性が重要視されている。

【００１２】同時２色の描画における実際の処理の方法
例としては、２値データをカラーデータに展開するソフ
トウェアにてＣＰＵで行う方法があるが、特に色数が多
い場合たとえばフルカラーの場合は、すでに述べたよう
に、元の２値データの３２倍ものデータをカラービット
マップメモリ２に書き込まなくてはならないため、処理
時間が増大してしまう。これに対してはハードウェアで
のカラー化も考えられる。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
カラービットマップメモリ装置では、ハードウェアでの
カラー化においてデータバス線を増加すれば一度に書き
込めるデータ数は増加するが、メモリコントローラ１と
カラービットマップメモリ２との間のデータバスの本数
を増加することは困難であるという問題点を有してい
た。

【００１４】データバスのビット数と書込み回数につい
て説明すると、例えばメモリコントローラ１とカラービ
ットマップメモリ２との接続を３２ビットのデータバス
で行う場合、一度に書き込めるデータは３２ビットのた
め、３２ビットフルカラーの場合は同時には１画素しか
原理的には書き込むことができず、例えば８画素のデー
タを書き込む場合は８階の書込みを実行しなくてはなら
ない。この対策としてデータバスの本数を増やせば同時
に書き込める画素数は増えることになるが、実際にメモ
リコントローラ１をゲートアレイなどで現実化する場合
を考えると、データバスの本数の増加、必要な制御線の
本数の増加など、端子数だけでも多くの問題があり、デ
ータバスの本数を増やすのは容易ではないという問題点
を有していた。

【００１５】このカラービットマップメモリ装置では、
同時２色までの描画処理を高速化して文字描画処理など
を高速化することができることが要望されている。

【００１６】本発明は、同時２色までの描画処理を高速
化して文字描画処理などを高速化することができるカラ
ービットマップメモリ装置を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】この課題を解決するため
に本発明によるカラービットマップメモリ装置は、ｎビ
ットのメモリデバイスをそれぞれｍ個有する第１のメモ
リおよび第２のメモリとｎビットのメモリデバイスを２
ｍ個有する第３のメモリとを有するカラービットマップ
メモリと、書込みデータ、アドレスデータ、制御データ
を前記カラービットマップメモリへ出力するメモリコン
トローラと、第１、第２および第３のメモリのそれぞれ
とメモリコントローラとの間をｍ×ｎ本のデータ線で接
続したデータバスとを有するように構成したものであ
る。

【００１８】これにより、同時２色までの描画処理を高
速化して文字描画処理などを高速化することができるカ
ラービットマップメモリ装置が得られる。

【００１９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、ｎビットのメモリデバイスをそれぞれｍ個有する第
１のメモリおよび第２のメモリとｎビットのメモリデバ
イスを２ｍ個有する第３のメモリとを有するカラービッ
トマップメモリと、書込みデータ、アドレスデータ、制
御データを前記カラービットマップメモリへ出力するメ
モリコントローラと、第１、第２および第３のメモリの
それぞれとメモリコントローラとの間をｍ×ｎ本のデー
タ線で接続したデータバスとを有することとしたもので
あり、同時２色までの描画処理においては最高４ｍ×ｎ
ビットの同一色が同時に記憶されるという作用を有す
る。

【００２０】請求項２に記載の発明は、請求項１に記載
の発明において、メモリコントローラが、書込みの色に
応じた書込みデータを一時的に蓄える複数のレジスタ
と、書込みのタイミングに応じて複数のレジスタのうち
のいずれのデータを出力するかを選択するセレクタと、
書込みのタイミングをセレクタに出力するタイミングシ
ーケンサとを有することとしたものであり、同時複数色
の描画がなされるという作用を有する。

【００２１】請求項３に記載の発明は、請求項１に記載
の発明において、第１のメモリとメモリコントローラと
の間をｍ本のメモリ選択信号線で接続し、第２のメモリ
とメモリコントローラとの間を第２のメモリの連続する
２個のメモリデバイスが同一データ線に接続されるよう
にｍ／２本のメモリ選択信号線で接続し、第３のメモリ
とメモリコントローラとの間を第３のメモリの連続する
４個のメモリデバイスが同一データ線に接続されるよう
にｍ／２本のメモリ選択信号線で接続した制御データバ
スを備えることとしたものであり、少ないメモリ選択信
号線でメモリデバイスが選択されるという作用を有す
る。

【００２２】以下、本発明の実施の形態について、図１
〜図６を用いて説明する。本発明の実施の形態において
は、前提条件として、データバスの本数は３２、１画素
は３２ビット、メモリデバイスへの書込みデータは８ビ
ットとする。

【００２３】（実施の形態１）図１は本発明の実施の形
態１によるカラービットマップメモリ装置を示すブロッ
ク図であり、図２はカラービットマップメモリのアドレ
ス等を示すアドレス図である。図１において、３はメモ
リコントローラ、４はメモリＡ、Ｂ、Ｃから成るカラー
ビットマップメモリ、Ｌ１はデータバスである。

【００２４】以上のように構成されたカラービットマッ
プメモリ装置について、その機能、動作等を説明する。
メモリコントローラ３は図７のメモリコントローラ１と
同様の機能を有するが、１６ビット／画素時および３２
ビット／画素時のカラービットマップメモリ４との接続
方法が異なる。カラービットマップメモリ４では、図
７、図８の場合と同様、８ビット／画素、１６ビット／
画素、３２ビット／画素と１画素のビット数が増えるに
したがって８ビット／画素時のメモリ容量に応じた必要
な容量が増設される。ただし、図７、図８とは異なり、
例えば１６ビット／画素時の場合にメモリＢがメモリＡ
のアドレスの後に位置するのでなく、メモリＡとメモリ
Ｂを合わせて６４ビット（すなわち４画素）の幅となる
形で増設される。つまり、メモリの先頭アドレスから３
２ビット（４バイト、２画素分）はメモリＡがアクセス
され、次の３２ビット（４バイト、２画素分）はメモリ
Ｂがアクセスされる。次の３２ビットは再びメモリＡが
アクセスされる。容量は、メモリＡが１ＭＢの場合、メ
モリＢも１ＭＢである。同様に、１６ビット／画素から
３２ビット／画素への増設では、さらにメモリＣを合わ
せて１２８ビット（この場合も４画素）の幅となる形で
２ＭＢのメモリＣが増設される。上述したようにデータ
バスの本数は３２本のままでよい。

【００２５】以上のように本実施の形態によれば、同一
の色データであれば３２ビット（８ビット／１画素
時）、６４ビット（１６ビット／１画素時）、１２８ビ
ット（３２ビット／１画素時、フルカラー）のそれぞれ
を同時に書き込むことが可能、つまり４画素を同時に書
き込むことが可能であり、６５５３６色の時およびフル
カラーの時において２５６色の時（８ビット／１画素
時）と同じ書込み処理を行うことができる。つまり２５
６色の時と同数の画素（４画素）を同時に書込み処理す
ることができる。

【００２６】（実施の形態２）図１、図２のカラービッ
トマップメモリ装置では一度に一色の色データしか書き
込むことができないが、同時に２色（例えば赤と青）の
描画においても、次に述べるような方法で書込み可能で
ある。すなわち、まず書き込むデータを赤にして、赤を
書き込みたい画素に対応するカラービットマップメモリ
を選択して書込みを行う。次に、書き込むデータを青に
して青を書き込みたい画素に対応するカラービットマッ
プメモリを選択して書込みを行う。この場合は実施の形
態１の１回に対して２回の書込みサイクルが必要となる
が、メモリデバイスが一般的に備えている高速ページモ
ードなどの書込み手法を用いることで十分な書込み速度
を得ることができる。これを図３〜図５に示す。

【００２７】図３は書込みデータを示すデータ図であ
り、図４（ａ）、（ｂ）は書込みタイミングを示すタイ
ミング図、図５は本発明の実施の形態２によるカラービ
ットマップメモリ装置を構成するメモリコントローラ３
を示すブロック図である。図３において、Ｇ１、Ｇ３は
赤の画素を示し、Ｇ２、Ｇ４は青の画素を示す。図４
（ａ）は書込み色を示し、図４（ｂ）は各画素（Ｇ１、
Ｇ３は赤の画素、Ｇ２、Ｇ４は青の画素）の書込み制御
サイクルを示す。図５において、５は赤のレジスタ、６
は青のレジスタ、７はレジスタ５、６のいずれかを選択
するセレクタ、８は書込み開始信号を入力して書込み制
御サイクル信号を出力するタイミングシーケンサであ
る。

【００２８】次に、図５に示すメモリコントローラ３を
有するカラービットマップメモリ装置の機能、動作等に
ついて説明する。図４（ａ）に示すように、最初の書込
みサイクルは赤のデータの書込みサイクルであり、画素
Ｇ１、Ｇ３に対しての書込みが行われる。２回目の書込
みサイクルは青のデータの書込みサイクルであり、画素
Ｇ２、Ｇ４に対しての書込みが行われる。図５のレジス
タ５、６は書込みの色に応じた書込みデータを一時的に
蓄える。セレクタ７は、タイミングシーケンサ８からの
書込み制御サイクル信号に応じてレジスタ５、６のどち
らのデータを出力するかを選択する。

【００２９】なお、本実施の形態では同時２色の場合に
ついて説明したが、各色に対応するレジスタを備えてセ
レクタ７で選択するようにすることにより、３色以上の
場合でも対応することができる。

【００３０】以上のように本実施の形態によれば、書き
込むデータをメモリコントローラ３内部のレジスタ５、
６にセットしておくことで、このレジスタ５、６のデー
タをそのまま出力すればよく、元の２値データの
「０」、「１」に応じてカラーデータに展開する回路が
不要になる。また、図５に示すように、同時２色の描画
処理を行うメモリコントローラ３を簡単な回路構成で実
現することができる。

【００３１】（実施の形態３）本実施の形態は書き込む
べきメモリデバイスを選択する方法に関するものであ
る。指定した画素に的確にデータを書き込むためには、
書き込むメモリデバイスを任意に選択できる必要があ
る。データが８ビットのメモリデバイスを使用する場
合、これは２５６色を処理するカラービットマップメモ
リ装置での１画素に相当する。従って、２５６色のカラ
ービットマップメモリ装置においては、書き込む表示メ
モリデバイスがメモリデバイスごとに選択することがで
きなければ、画素単位の書込みを制御することはできな
い。従って、２５６色のカラービットマップメモリ装置
に使用するメモリデバイス（ここでは４個）については
別々な書込み制御線（制御データバス）が必要となる。
６５５３６色表示ならびにフルカラー表示のカラービッ
トマップメモリ装置における増設メモリについてもメモ
リデバイス単位の書込みを制御することを考えると、メ
モリデバイス１６個それぞれに独立した書込み制御線が
必要となるが、６５５３６色のカラービットマップメモ
リ装置の場合にはメモリデバイス単位の書込みを制御す
る必要はなく、１画素１６ビット単位の制御ができれば
画素単位の描画を制御することができる。また、フルカ
ラーのカラービットマップメモリ装置の場合には１画素
３２ビット単位の制御ができれば画素単位の描画を制御
することができる。

【００３２】このことから、メモリデバイスの選択は
（表１）に示すようにグループ化して行うことができ、
書込みに要するメモリコントローラ３の制御端子を削減
することができる。

【００３３】

【表１】

【００３４】このように、１６本必要と思われた書込み
のためのメモリ選択信号線を８本で行うことができる。

【００３５】図６はメモリコントローラ３とカラービッ
トマップメモリ４との間を８本のメモリ選択信号線で接
続した場合を示す接続図である。図６は、（表１）に示
した接続形態、すなわちカラービットマップメモリ４を
増設する際のメモリデバイスとメモリ選択信号ＣＳ（チ
ップセレクト）１〜ＣＳ８との関係を示す。メモリデバ
イス＃１〜＃１６は各々８ビットのデータ線を持つメモ
リデバイスを想定している。８ビット／画素では３２ビ
ット（４画素）のデータを持たせるために４個のメモリ
デバイスが必要である。同様に１６ビット／画素では６
４ビット（４画素）のデータを持たせるために８個のメ
モリデバイスが必要であり、３２ビット／画素では１２
８ビット（４画素）のデータを持たせるために１６個の
メモリデバイスが必要である。１６ビットのデータ線を
持ち、８ビット単位の書込み制御が可能なメモリデバイ
スなどにおいても考え方は同様であるが、この場合は必
要な容量が確保できればメモリデバイスの個数は半分に
できる。

【００３６】以上述べた例はデータバスの本数が３２本
の場合であるが、さらに高速化を行う場合にはデータバ
スの本数を増やし（例えば６４本とし）、より多くのメ
モリデバイス（例えば３２個）を接続する。デバイスバ
スの本数を６４本とし、メモリデバイスを３２個とした
場合にも本発明は適用可能であり、書込みに要するメモ
リ選択信号線の本数を最小限に押さえることができる。

【００３７】以上のように本実施の形態によれば、２５
６色のカラービットマップメモリ装置の場合には１画素
８ビット単位の制御とし、６５５３６色のカラービット
マップメモリ装置の場合には１画素１６ビット単位の制
御、フルカラーのカラービットマップメモリ装置の場合
には１画素３２ビット単位の制御とするようにしたの
で、メモリデバイス選択のためのメモリ選択信号線をメ
モリデバイス＃１〜＃４では４本、メモリデバイス＃５
〜＃８では２本、メモリデバイス＃９〜＃１６では２本
の合計８本とすることができる。

【００３８】

【発明の効果】以上のように本発明のカラービットマッ
プメモリ装置によれば、同時２色までの描画処理におい
ては最高４ｍ×ｎビットの同一色を同時に記憶すること
ができるので、同時２色までの描画処理を高速化して文
字描画処理などを高速化することができるという有利な
効果が得られる。

【００３９】また、メモリコントローラが、書込みの色
に応じた書込みデータを一時的に蓄える複数のレジスタ
と、書込みのタイミングに応じて複数のレジスタのうち
のいずれのデータを出力するかを選択するセレクタと、
書込みのタイミングをセレクタに出力するタイミングシ
ーケンサとを有することにより、同時複数色の描画を実
現することができるという有利な効果が得られる。

【００４０】さらに、第１のメモリとメモリコントロー
ラとの間をｍ本のメモリ選択信号線で接続し、第２のメ
モリとメモリコントローラとの間を第２のメモリの連続
する２個のメモリデバイスが同一データ線に接続される
ようにｍ／２本のメモリ選択信号線で接続し、第３のメ
モリとメモリコントローラとの間を第３のメモリの連続
する４個のメモリデバイスが同一データ線に接続される
ようにｍ／２本のメモリ選択信号線で接続した制御デー
タバスを備えたことにより、少ないメモリ選択信号線で
メモリデバイスを選択することができるという有利な効
果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１によるカラービットマッ
プメモリ装置を示すブロック図

【図２】カラービットマップメモリのアドレス等を示す
アドレス図

【図３】書込みデータを示すデータ図

【図４】（ａ）書込みタイミングを示すタイミング図 （ｂ）書込みタイミングを示すタイミング図

【図５】本発明の実施の形態２によるカラービットマッ
プメモリ装置を構成するメモリコントローラを示すブロ
ック図

【図６】メモリコントローラとカラービットマップメモ
リとの間を８本のメモリ選択信号線で接続した場合を示
す接続図

【図７】従来のカラービットマップメモリ装置を示すブ
ロック図

【図８】カラービットマップメモリのアドレス等を示す
アドレス図

【符号の説明】

３ メモリコントローラ ４ カラービットマップメモリ ５、６ レジスタ ７ セレクタ ８ タイミングシーケンサ Ａ、Ｂ、Ｃ メモリ Ｌ１ データバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】ｎビットのメモリデバイスをそれぞれｍ個
   有する第１のメモリおよび第２のメモリとｎビットのメ
   モリデバイスを２ｍ個有する第３のメモリとを有するカ
   ラービットマップメモリと、書込みデータ、アドレスデ
   ータ、制御データを前記カラービットマップメモリへ出
   力するメモリコントローラと、前記第１、第２および第
   ３のメモリのそれぞれと前記メモリコントローラとの間
   をｍ×ｎ本のデータ線で接続したデータバスとを有する
   カラービットマップメモリ装置。
2. 【請求項２】前記メモリコントローラが、書込みの色に
   応じた書込みデータを一時的に蓄える複数のレジスタ
   と、書込みのタイミングに応じて前記複数のレジスタの
   うちのいずれのデータを出力するかを選択するセレクタ
   と、前記書込みのタイミングを前記セレクタに出力する
   タイミングシーケンサとを有する請求項１に記載のカラ
   ービットマップメモリ装置。
3. 【請求項３】前記第１のメモリと前記メモリコントロー
   ラとの間をｍ本のメモリ選択信号線で接続し、前記第２
   のメモリと前記メモリコントローラとの間を前記第２の
   メモリの連続する２個のメモリデバイスが同一データ線
   に接続されるようにｍ／２本のメモリ選択信号線で接続
   し、前記第３のメモリと前記メモリコントローラとの間
   を前記第３のメモリの連続する４個のメモリデバイスが
   同一データ線に接続されるようにｍ／２本のメモリ選択
   信号線で接続した制御データバスを備えた請求項１に記
   載のカラービットマップメモリ装置。