JPH0327915B2 - - Google Patents
Info
- Publication number
- JPH0327915B2 JPH0327915B2 JP59090941A JP9094184A JPH0327915B2 JP H0327915 B2 JPH0327915 B2 JP H0327915B2 JP 59090941 A JP59090941 A JP 59090941A JP 9094184 A JP9094184 A JP 9094184A JP H0327915 B2 JPH0327915 B2 JP H0327915B2
- Authority
- JP
- Japan
- Prior art keywords
- blink
- display
- graphic
- refresh memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000004397 blinking Effects 0.000 description 17
- 239000003086 colorant Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 241001289753 Graphium sarpedon Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は図形表示装置に係り、特に複数の図形
を多色で表示する図形表示装置において、ある図
形をブリンク表示する場合、当該図形の表示色に
てブリンク表示制御する図形表示装置に関する。
を多色で表示する図形表示装置において、ある図
形をブリンク表示する場合、当該図形の表示色に
てブリンク表示制御する図形表示装置に関する。
斯かる図形表示装置においては、通常ブリンク
表示すべき図形を指定するリフレツシユメモリを
備え、このリフレツシユメモリから読み出された
図形をブリンク制御回路でブリンク制御してい
る。然し乍ら従来技術によるブリンク制御は、単
色ブリンクすなわち図形のブリンクを一色の表
示/無表示の繰り返しで行うのが一般的である。
従つて、ある図形が複数色で表示されている場
合、その図形をブリンク制御すると、図形本来の
色が単色になり、図形の属性の判別がつかなくな
つてしまう。
表示すべき図形を指定するリフレツシユメモリを
備え、このリフレツシユメモリから読み出された
図形をブリンク制御回路でブリンク制御してい
る。然し乍ら従来技術によるブリンク制御は、単
色ブリンクすなわち図形のブリンクを一色の表
示/無表示の繰り返しで行うのが一般的である。
従つて、ある図形が複数色で表示されている場
合、その図形をブリンク制御すると、図形本来の
色が単色になり、図形の属性の判別がつかなくな
つてしまう。
たとえば、グラフイツクデイスプレイシステム
を使用して、多層プリント板を自動設計する場
合、層別に色を変えて表示させることを考える。
ここで複数層のパターンは各々複数色で表示する
ことが好ましいが、これらのパターンをブリンク
させると上記単色ブリンクの技術では、ブリンク
しているパターンが何層目に属しているのか判別
がつかないという欠点がある。
を使用して、多層プリント板を自動設計する場
合、層別に色を変えて表示させることを考える。
ここで複数層のパターンは各々複数色で表示する
ことが好ましいが、これらのパターンをブリンク
させると上記単色ブリンクの技術では、ブリンク
しているパターンが何層目に属しているのか判別
がつかないという欠点がある。
本発明の目的は、複数色で表示される複数の図
形の一部の図形をブリンクさせる場合、当該図形
の表示色を変えないでブリンク表示させることが
可能な図形表示装置を提供することにある。
形の一部の図形をブリンクさせる場合、当該図形
の表示色を変えないでブリンク表示させることが
可能な図形表示装置を提供することにある。
本発明は、表示すべき図形データを格納する第
1のリフレツシユメモリと、複数の色コードを格
納し、該色コードに従つて前記第1のリフレツシ
ユメモリから出力された図形データの表示色を設
定する変換テーブルと、該変換テーブルの出力デ
ータをD/A変換するD/A変換器と、該D/A
変換器の出力信号を表示する表示器を有する図形
表示装置において、前記第1のリフレツシユメモ
リに格納された図形データのうち、任意に選択さ
れるブリンク表示すべき図形の図形データを格納
する第2のリフレツシユメモリと、該第2のリフ
レツシユメモリの出力の可否を制御する第1の制
御データとブリンク表示の可否を制御する第2の
制御データとを保持する保持手段とブリンクの周
期を決めるクロツクであるブリンク制御信号の出
力を第2の制御データで制御する第1の論理手段
と前記第1の制御データおよび前記第1の論理手
段の出力信号とで前記第2のリフレツシユメモリ
の出力を制御する第2の論理手段とを含み、前記
第2の論理手段からの出力信号に従つて前記変換
テーブルの出力を有効としたり抑止したりする制
御を行う制御手段とを有して構成したものであ
る。ここで前記変換テーブルに格納される色コー
ドは処理装置の制御のもとに書き替え可能であ
る。また前記ブリンク表示すべき図形の図形デー
タ及び前記制御データは例えば処理装置より与え
られる。
1のリフレツシユメモリと、複数の色コードを格
納し、該色コードに従つて前記第1のリフレツシ
ユメモリから出力された図形データの表示色を設
定する変換テーブルと、該変換テーブルの出力デ
ータをD/A変換するD/A変換器と、該D/A
変換器の出力信号を表示する表示器を有する図形
表示装置において、前記第1のリフレツシユメモ
リに格納された図形データのうち、任意に選択さ
れるブリンク表示すべき図形の図形データを格納
する第2のリフレツシユメモリと、該第2のリフ
レツシユメモリの出力の可否を制御する第1の制
御データとブリンク表示の可否を制御する第2の
制御データとを保持する保持手段とブリンクの周
期を決めるクロツクであるブリンク制御信号の出
力を第2の制御データで制御する第1の論理手段
と前記第1の制御データおよび前記第1の論理手
段の出力信号とで前記第2のリフレツシユメモリ
の出力を制御する第2の論理手段とを含み、前記
第2の論理手段からの出力信号に従つて前記変換
テーブルの出力を有効としたり抑止したりする制
御を行う制御手段とを有して構成したものであ
る。ここで前記変換テーブルに格納される色コー
ドは処理装置の制御のもとに書き替え可能であ
る。また前記ブリンク表示すべき図形の図形デー
タ及び前記制御データは例えば処理装置より与え
られる。
〔発明の実施例〕
以下、本発明の一実施例について図面を参照し
て説明する。
て説明する。
第1図は図形表示装置の制御ブロツク図であ
る。この図において、複数のメモリプレーンから
成るリフレツシユメモリ101には通常表示すべ
き図形の形状が記憶されている。この図形データ
はグラフイツクデイスプレイの走査に同期してリ
フレツシユメモリ101より並列に読み出しさ
れ、パラレル/シリアル変換器103に入力さ
れ、ここでシリアルデータに変換される。このシ
リアルデータは、高速記憶素子で構成される色コ
ード変換テーブル104のアドレス入力となる。
色コード変換テーブル104には、図形の表示色
を決める色コードが記憶される。この色コード
は、処理装置(図示せず)によつて設定されデー
タバス206を介して処理装置により転送されて
格納される。色コード変換テーブル104の色コ
ード出力はD/A変換器105に与えられ、D/
A変換器105でビデオ信号に変換され、ラスタ
スキヤン型グラフイツクデイスプレイ106に表
示される。
る。この図において、複数のメモリプレーンから
成るリフレツシユメモリ101には通常表示すべ
き図形の形状が記憶されている。この図形データ
はグラフイツクデイスプレイの走査に同期してリ
フレツシユメモリ101より並列に読み出しさ
れ、パラレル/シリアル変換器103に入力さ
れ、ここでシリアルデータに変換される。このシ
リアルデータは、高速記憶素子で構成される色コ
ード変換テーブル104のアドレス入力となる。
色コード変換テーブル104には、図形の表示色
を決める色コードが記憶される。この色コード
は、処理装置(図示せず)によつて設定されデー
タバス206を介して処理装置により転送されて
格納される。色コード変換テーブル104の色コ
ード出力はD/A変換器105に与えられ、D/
A変換器105でビデオ信号に変換され、ラスタ
スキヤン型グラフイツクデイスプレイ106に表
示される。
なお、通常の表示図形を記憶する前記リフレツ
シユメモリ101のプレーン数は色コード変換テ
ーブル104のアドレス空間を規定し、色コード
変換テーブル104の1アドレスに対するビツト
数は表示色数を規定する。たとえば、リフレツシ
ユメモリ101のプレーンが6枚であり、色コー
ド変換テーブル104の1アドレスに対するビツ
ト数が表示色R,G,Bに対して4ビツトずつあ
るとすれば、表示色は212色となり、このうち26
色が同時表示可能となる。
シユメモリ101のプレーン数は色コード変換テ
ーブル104のアドレス空間を規定し、色コード
変換テーブル104の1アドレスに対するビツト
数は表示色数を規定する。たとえば、リフレツシ
ユメモリ101のプレーンが6枚であり、色コー
ド変換テーブル104の1アドレスに対するビツ
ト数が表示色R,G,Bに対して4ビツトずつあ
るとすれば、表示色は212色となり、このうち26
色が同時表示可能となる。
次に、ブリンク制御部200について説明す
る。ブリンク制御部200において、ブリンク表
示制御レジスタ107は、ブリンク表示図形指定
用リフレツシユメモリ102の出力の可/否を制
御する制御データを保持する。また、ブリンク表
示制御レジスタ108はブリンク可/否を制御す
る。制御データを保持する。これらの制御データ
は、任意の時間に処理装置よりデータバス206
を介して転送され、これらレジスタ107,10
8にセツトされる。ブリンク制御信号201はブ
リンクの周期を決めるクロツクであり、ブリンク
表示制御レジスタ108の出力とブリンク制御ゲ
ート202で論理和がとられる。このブリンク制
御ゲート202の出力はブリンク表示制御レジス
タ107の出力とブリンク制御ゲート203によ
り論理積がとられる。これによりブリンク制御ゲ
ート203の出力は、ブリンク表示用リフレツシ
ユメモリ102の出力の可/否、及びブリンク
可/否を制御する制御信号となることが理解され
る。
る。ブリンク制御部200において、ブリンク表
示制御レジスタ107は、ブリンク表示図形指定
用リフレツシユメモリ102の出力の可/否を制
御する制御データを保持する。また、ブリンク表
示制御レジスタ108はブリンク可/否を制御す
る。制御データを保持する。これらの制御データ
は、任意の時間に処理装置よりデータバス206
を介して転送され、これらレジスタ107,10
8にセツトされる。ブリンク制御信号201はブ
リンクの周期を決めるクロツクであり、ブリンク
表示制御レジスタ108の出力とブリンク制御ゲ
ート202で論理和がとられる。このブリンク制
御ゲート202の出力はブリンク表示制御レジス
タ107の出力とブリンク制御ゲート203によ
り論理積がとられる。これによりブリンク制御ゲ
ート203の出力は、ブリンク表示用リフレツシ
ユメモリ102の出力の可/否、及びブリンク
可/否を制御する制御信号となることが理解され
る。
リフレツシユメモリ102には、ブリンク表示
すべき図形の形状を規定するデータが記憶され
る。ブリンク表示すべき図形は処理装置で設定さ
れ、そのデータは任意の時間に処置装置よりデー
タバス206を介して転送され、このリフレツシ
ユメモリ102に書き込まれる。リフレツシユメ
モリ102に格納されたブリンク指定すべき図形
データは、グラフイツクデイスプレイの走査に同
期して8ビツトずつ並列に読み出され、パラレ
ル/シリアル変換器109でシリアルデータに変
換される。
すべき図形の形状を規定するデータが記憶され
る。ブリンク表示すべき図形は処理装置で設定さ
れ、そのデータは任意の時間に処置装置よりデー
タバス206を介して転送され、このリフレツシ
ユメモリ102に書き込まれる。リフレツシユメ
モリ102に格納されたブリンク指定すべき図形
データは、グラフイツクデイスプレイの走査に同
期して8ビツトずつ並列に読み出され、パラレ
ル/シリアル変換器109でシリアルデータに変
換される。
リフレツシユメモリ102に格納されたブリン
ク指定の図形が走査されて、パラレル/シリアル
変換器109の出力がハイ(H)レベルの時ブリンク
表示制御レジスタ107の内容が出力可すなわち
“1”であれば、ブリンク制御ゲート203,2
04により色コード変換レジスタ104の出力制
御信号205がLレベルとなり、色コード変換テ
ーブル104の出力を抑止し無表示となる。同時
に、ブリンク表示制御レジスタ108の内容がブ
リンク可すなわち“1”であれば、リフレツシユ
メモリ102で指定された図形の走査の際、色コ
ード変換テーブル104の出力を制御する制御信
号205により指定された図形のブリンクが行わ
れる。すなわちブリンクオン時はリフレツシユメ
モリ101の内容が表示され、ブリンクオフ時は
無表示となる。これにより多色ブリンク表示が実
現される。
ク指定の図形が走査されて、パラレル/シリアル
変換器109の出力がハイ(H)レベルの時ブリンク
表示制御レジスタ107の内容が出力可すなわち
“1”であれば、ブリンク制御ゲート203,2
04により色コード変換レジスタ104の出力制
御信号205がLレベルとなり、色コード変換テ
ーブル104の出力を抑止し無表示となる。同時
に、ブリンク表示制御レジスタ108の内容がブ
リンク可すなわち“1”であれば、リフレツシユ
メモリ102で指定された図形の走査の際、色コ
ード変換テーブル104の出力を制御する制御信
号205により指定された図形のブリンクが行わ
れる。すなわちブリンクオン時はリフレツシユメ
モリ101の内容が表示され、ブリンクオフ時は
無表示となる。これにより多色ブリンク表示が実
現される。
次に、第2図乃至第4図を参照して動作につい
て説明する。まず、リフレツシユメモリ101の
各々のプレーンには例えば、第2図に示すような
図形が処理装置よりデータバス206を介して書
き込まれる。ここで、リフレツシユメモリ101
は6プレーン即ちRM#0〜RM#5を有し、か
つ色コード変換テーブル104のアドレス入力に
対してRM#0の出力はLSB、RM#5はMSBと
する。
て説明する。まず、リフレツシユメモリ101の
各々のプレーンには例えば、第2図に示すような
図形が処理装置よりデータバス206を介して書
き込まれる。ここで、リフレツシユメモリ101
は6プレーン即ちRM#0〜RM#5を有し、か
つ色コード変換テーブル104のアドレス入力に
対してRM#0の出力はLSB、RM#5はMSBと
する。
また、色コード変換テーブル104内のアドレ
ス0,1,2,4番地には処理装置よりデータバ
ス206を介してそれぞれ表示色の制御データ
000,F00,0F0,00Fが書き込まれる。ここで、
色コード変換テーブル104の1アドレスに対す
るビツト数は12ビツトとしR,G,Bに対して
MSBより4ビツトずつ有するものとする。これ
により、グラフイツクデイスプレイ106には、
第2図に示すように赤色の塗りつぶし四角形、緑
色の1部分が欠けた円形、及び青色の三角形が表
示されることになる。以上が、通常即ちブリンク
表示を行わない場合の動作である。
ス0,1,2,4番地には処理装置よりデータバ
ス206を介してそれぞれ表示色の制御データ
000,F00,0F0,00Fが書き込まれる。ここで、
色コード変換テーブル104の1アドレスに対す
るビツト数は12ビツトとしR,G,Bに対して
MSBより4ビツトずつ有するものとする。これ
により、グラフイツクデイスプレイ106には、
第2図に示すように赤色の塗りつぶし四角形、緑
色の1部分が欠けた円形、及び青色の三角形が表
示されることになる。以上が、通常即ちブリンク
表示を行わない場合の動作である。
さて、ある図形、例えば上記四角形と三角形を
その表示色を変えないでブリンク制御する場合に
ついて考える。この場合、前記リフレツシユメモ
リ101に格納された上記四角形及び三角形と同
様のデータが処理装置よりデータバスを介して転
送される。そして、前記リフレツシユメモリ10
1に書き込まれた四角形及び三角形の記憶位置に
対応してリフレツシユメモリ102内に第3図の
如く格納される。引き続いて、ブリンク制御デー
タが処理装置よりデータバス206を介して転送
され、ブリンク制御レジスタ107に“1”が書
き込まれる。つまり出力可となる。同様にしてブ
リンク制御レジスタ108に“1”が書き込まれ
る。つまりブリンク可となる。これにより、四角
形及び三角形が出力されると、グラフイツクデイ
スプレイ106には、第4図に示すように塗りつ
ぶし四角形は赤表示/無表示のブリンク表示が、
三角形は青表示/無表示のブリンク表示が行われ
る。
その表示色を変えないでブリンク制御する場合に
ついて考える。この場合、前記リフレツシユメモ
リ101に格納された上記四角形及び三角形と同
様のデータが処理装置よりデータバスを介して転
送される。そして、前記リフレツシユメモリ10
1に書き込まれた四角形及び三角形の記憶位置に
対応してリフレツシユメモリ102内に第3図の
如く格納される。引き続いて、ブリンク制御デー
タが処理装置よりデータバス206を介して転送
され、ブリンク制御レジスタ107に“1”が書
き込まれる。つまり出力可となる。同様にしてブ
リンク制御レジスタ108に“1”が書き込まれ
る。つまりブリンク可となる。これにより、四角
形及び三角形が出力されると、グラフイツクデイ
スプレイ106には、第4図に示すように塗りつ
ぶし四角形は赤表示/無表示のブリンク表示が、
三角形は青表示/無表示のブリンク表示が行われ
る。
このように本実施例によれば、所望の図形をブ
リンク表示指定用のリフレツシユメモリ102に
書き込んで指定することにより多色ブリンク表示
が可能となる。また前述したごとく、ブリンク表
示制御レジスタ107が“1”であれば、リフレ
ツシユメモリ102に格納された図形に対応する
リフレツシユメモリ101からの表示図形は色コ
ード変換テーブル104を介しての出力が阻止さ
れるので、この時ブリンク表示制御レジスタ10
8が“1”であればその図形がブリンク表示さ
れ、ブリンク表示制御レジスタ108が“0”で
あればその図形をずつと無表示とすることができ
る。
リンク表示指定用のリフレツシユメモリ102に
書き込んで指定することにより多色ブリンク表示
が可能となる。また前述したごとく、ブリンク表
示制御レジスタ107が“1”であれば、リフレ
ツシユメモリ102に格納された図形に対応する
リフレツシユメモリ101からの表示図形は色コ
ード変換テーブル104を介しての出力が阻止さ
れるので、この時ブリンク表示制御レジスタ10
8が“1”であればその図形がブリンク表示さ
れ、ブリンク表示制御レジスタ108が“0”で
あればその図形をずつと無表示とすることができ
る。
本発明によれば、図形を多色で表示する図形表
示装置において、ある図形の表示色を変えないで
ブリンク制御することが可能となる。
示装置において、ある図形の表示色を変えないで
ブリンク制御することが可能となる。
第1図は、本発明の一実施例の説明に供する図
形表示装置の制御ブロツク図、第2図は実施例の
動作を説明するための概略的なブロツク図、第3
図、第4図はブリンク表示すべき図形及びその表
示例を示す図。 101……リフレツシユメモリ、102……ブ
リンク表示図形指定用リフレツシユメモリ、10
3……パラレル/シリアル変換器、104……色
コード変換テーブル、105……D/A変換器、
106……グラフイツクデイスプレイ、200…
…ブリンク制御部。
形表示装置の制御ブロツク図、第2図は実施例の
動作を説明するための概略的なブロツク図、第3
図、第4図はブリンク表示すべき図形及びその表
示例を示す図。 101……リフレツシユメモリ、102……ブ
リンク表示図形指定用リフレツシユメモリ、10
3……パラレル/シリアル変換器、104……色
コード変換テーブル、105……D/A変換器、
106……グラフイツクデイスプレイ、200…
…ブリンク制御部。
Claims (1)
- 【特許請求の範囲】 1 表示すべき図形データを格納する第1のリフ
レツシユメモリと、複数の色コードを格納し、該
色コードに従つて前記第1のリフレツシユメモリ
から出力された図形データの表示色を設定する変
換テーブルと、該変換テーブルの出力データを
D/A変換するD/A変換器と、該D/A変換器
の出力信号を表示する表示器を有する図形表示装
置において、 前記第1のリフレツシユメモリに格納された図
形データのうち、任意に選択されるブリンク表示
すべき図形の図形データを格納する第2のリフレ
ツシユメモリと、 該第2のリフレツシユメモリの出力の可否を制
御する第1の制御データとブリンク表示の可否を
制御する第2の制御データとを保持する保持手段
と、ブリンクの周期を決めるクロツクであるブリ
ンク制御信号の出力を第2の制御データで制御す
る第1の論理手段と、前記第1の制御データおよ
び前記第1の論理手段の出力信号とで前記第2の
リフレツシユメモリの出力を制御する第2の論理
手段とを含み、前記第2の論理手段からの出力信
号に従つて前記変換テーブルの出力を有効とした
り抑止したりする制御を行う制御手段と、 を有して構成したことを特徴とする図形表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59090941A JPS60235195A (ja) | 1984-05-09 | 1984-05-09 | 図形表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59090941A JPS60235195A (ja) | 1984-05-09 | 1984-05-09 | 図形表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60235195A JPS60235195A (ja) | 1985-11-21 |
JPH0327915B2 true JPH0327915B2 (ja) | 1991-04-17 |
Family
ID=14012476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59090941A Granted JPS60235195A (ja) | 1984-05-09 | 1984-05-09 | 図形表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60235195A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06100813B2 (ja) * | 1988-12-26 | 1994-12-12 | 大日本印刷株式会社 | 無地網フィルム作成装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55523A (en) * | 1978-06-16 | 1980-01-05 | Hitachi Ltd | Flickering indication in display device |
JPS5876883A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置 |
JPS5876878A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置の輝度制御方式 |
-
1984
- 1984-05-09 JP JP59090941A patent/JPS60235195A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55523A (en) * | 1978-06-16 | 1980-01-05 | Hitachi Ltd | Flickering indication in display device |
JPS5876883A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置 |
JPS5876878A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置の輝度制御方式 |
Also Published As
Publication number | Publication date |
---|---|
JPS60235195A (ja) | 1985-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823120A (en) | Enhanced video graphics controller | |
JPH0222957B2 (ja) | ||
US4262302A (en) | Video display processor having an integral composite video generator | |
JPH0429069B2 (ja) | ||
JPS6025794B2 (ja) | カラ−図形表示装置 | |
EP0278972A1 (en) | Apparatus and method for monochrome/multicolor display and superimposed images | |
US5815137A (en) | High speed display system having cursor multiplexing scheme | |
JPH0375873B2 (ja) | ||
JPS6067989A (ja) | 画像表示装置 | |
GB2098837A (en) | Optimized memory for display device | |
US4804948A (en) | Video display control system | |
US5309552A (en) | Programmable multi-format display controller | |
JPH0327915B2 (ja) | ||
JPS6146839B2 (ja) | ||
JPH0522240B2 (ja) | ||
JPH0664452B2 (ja) | デイジタル表示システム | |
US5745104A (en) | Palette control circuit | |
JPH0352067B2 (ja) | ||
JPH06180574A (ja) | コンピュータ画像処理装置 | |
JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
JP2629866B2 (ja) | ビットマップメメモリ制御方式 | |
EP0242139A2 (en) | Display controller | |
JP2586360B2 (ja) | 表示装置 | |
JPH06161410A (ja) | フルカラーイメージの少色化表示方式 | |
JPH0253797B2 (ja) |