JPH0352067B2 - - Google Patents
Info
- Publication number
- JPH0352067B2 JPH0352067B2 JP59279405A JP27940584A JPH0352067B2 JP H0352067 B2 JPH0352067 B2 JP H0352067B2 JP 59279405 A JP59279405 A JP 59279405A JP 27940584 A JP27940584 A JP 27940584A JP H0352067 B2 JPH0352067 B2 JP H0352067B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- written
- memory
- write
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 18
- 239000003086 colorant Substances 0.000 description 6
- 101000702393 Homo sapiens Signal peptide peptidase-like 2B Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ書き込み制御方式、特にカラー
表示を行わせるためのRGB情報等をビツトマツ
プメモリに少ないアクセス回数によつて高速に書
き込むよう構成したメモリ書き込み制御方式に関
するものである。
表示を行わせるためのRGB情報等をビツトマツ
プメモリに少ないアクセス回数によつて高速に書
き込むよう構成したメモリ書き込み制御方式に関
するものである。
従来、カラーCRTデイスプレイ装置に於いて
はデイスプレイ上に表示されるドツト位置に対応
したビツトを備えた画像データメモリ（以下ビツ
トマツプメモリという）を複数枚備え、CRT表
示のためのラスタースキヤンに同期してこれら複
数枚のビツトマツプメモリを読み出し並列直列変
換することにより１ドツト当たり複数ビツトの信
号（最も簡単なものにおいては１ドツト当たり
RGBの３ビツト）を出力し、これをデイスプレ
イ上に三原色であるＲ（赤色）、Ｇ（緑色）および
Ｂ（青色）の強弱として表示することによつて所
望のカラー表示を行つている。一般に表示される
RGBは夫々１枚以上のビツトマツプメモリに格
納されており、当該ビツトマツプメモリ中の領域
に所望の図形、文字等の画像情報を展開すること
により、デイスプレイ上にカラー表示を行うこと
ができる。該カラー表示を迅速に実行するには、
ビツトマツプメモリ中に所望のカラー情報を迅速
に書き込む必要がある。
はデイスプレイ上に表示されるドツト位置に対応
したビツトを備えた画像データメモリ（以下ビツ
トマツプメモリという）を複数枚備え、CRT表
示のためのラスタースキヤンに同期してこれら複
数枚のビツトマツプメモリを読み出し並列直列変
換することにより１ドツト当たり複数ビツトの信
号（最も簡単なものにおいては１ドツト当たり
RGBの３ビツト）を出力し、これをデイスプレ
イ上に三原色であるＲ（赤色）、Ｇ（緑色）および
Ｂ（青色）の強弱として表示することによつて所
望のカラー表示を行つている。一般に表示される
RGBは夫々１枚以上のビツトマツプメモリに格
納されており、当該ビツトマツプメモリ中の領域
に所望の図形、文字等の画像情報を展開すること
により、デイスプレイ上にカラー表示を行うこと
ができる。該カラー表示を迅速に実行するには、
ビツトマツプメモリ中に所望のカラー情報を迅速
に書き込む必要がある。
該書き込む方式として、例えば第８図図示構成
の如く１ワードを16ビツトで構成し、Ｒ、Ｇおよ
びＢに対応する３枚のビツトマツプメモリ１−
１，１−２，１−３を準備し、当該書き込もうと
する色（Ｒ、ＧあるいはＢ）に対応するビツトマ
ツプメモリ１−１，１−２あるいは１−３をデコ
ーダ２−１を用いて選択してデータバス（DB）
上に存在する画像データを書き込むものがある。
該ビツトマツプメモリ１−１，１−２，１−３に
対して図示されていないCPUからの書き込みあ
るいは読み出しを選択するために第９図図示の如
きコントロールレジスタ３−１を設け、当該コン
トロールレジスタ３−１の例えば図示を用いて
示すLSBから２ビツトの領域（PSL0および
PSL1）に所定の値、例えば“10”、“01”および
“00”からなる値を格納することによつて夫々選
択的にＲ、ＧおよびＢに対応するビツトマツプメ
モリ１−１，１−２，１−３の選択を夫々行つて
いた。そして、CPUからの書き込み時にビツト
マツプメモリ１−１，１−２，１−３のすべてに
対して第１０図図示の如くアドレス（Address）、
RAS、CAS、およびメモリに書き込む画像デー
タを供給するとともに前述した選択されたビツト
マツプメモリのみにWE信号を供給することによ
つて、所望の色に対応するビツトマツプメモリ１
−１，１−２，１−３に対して画像データを書き
込んでいた。このように第８図図示構成では、
RGBに対応する夫々のビツトマツプメモリ１−
１，１−２，１−３を夫々別個にアクセスして
夫々所望の画像データを書き込む必要があり、例
えば同じ画像データを夫々のビツトマツプメモリ
１−１，１−２，１−３に書き込む場合であつて
も、夫々について独立に書き込みを行わなければ
ならず、高速に書き込みを行い難いという問題点
があつた。
の如く１ワードを16ビツトで構成し、Ｒ、Ｇおよ
びＢに対応する３枚のビツトマツプメモリ１−
１，１−２，１−３を準備し、当該書き込もうと
する色（Ｒ、ＧあるいはＢ）に対応するビツトマ
ツプメモリ１−１，１−２あるいは１−３をデコ
ーダ２−１を用いて選択してデータバス（DB）
上に存在する画像データを書き込むものがある。
該ビツトマツプメモリ１−１，１−２，１−３に
対して図示されていないCPUからの書き込みあ
るいは読み出しを選択するために第９図図示の如
きコントロールレジスタ３−１を設け、当該コン
トロールレジスタ３−１の例えば図示を用いて
示すLSBから２ビツトの領域（PSL0および
PSL1）に所定の値、例えば“10”、“01”および
“00”からなる値を格納することによつて夫々選
択的にＲ、ＧおよびＢに対応するビツトマツプメ
モリ１−１，１−２，１−３の選択を夫々行つて
いた。そして、CPUからの書き込み時にビツト
マツプメモリ１−１，１−２，１−３のすべてに
対して第１０図図示の如くアドレス（Address）、
RAS、CAS、およびメモリに書き込む画像デー
タを供給するとともに前述した選択されたビツト
マツプメモリのみにWE信号を供給することによ
つて、所望の色に対応するビツトマツプメモリ１
−１，１−２，１−３に対して画像データを書き
込んでいた。このように第８図図示構成では、
RGBに対応する夫々のビツトマツプメモリ１−
１，１−２，１−３を夫々別個にアクセスして
夫々所望の画像データを書き込む必要があり、例
えば同じ画像データを夫々のビツトマツプメモリ
１−１，１−２，１−３に書き込む場合であつて
も、夫々について独立に書き込みを行わなければ
ならず、高速に書き込みを行い難いという問題点
があつた。
また、別な従来例では第１１図図示構成の如く
RGBに夫々対応する３枚のビツトマツプメモリ
１−１，１−２，１−３を準備し、第１２図イ図
中コントロールレジスタ３−２中の図示（RE、
GEおよびBE）に例えば“１”を設定するか否か
によつて当該書き込もうとするビツトマツプメモ
リ１−１，１−２，１−３を選択させ、当該選択
されたビツトマツプメモリ１−１，１−２，１−
３に対して同一の画像データを同時に書き込んで
いた。具体的に言うと、第１２図イ図示に設定
した信号（RE、GEおよびBE）が第１１図図中
左上部に示す位置から切り換え回路４に夫々供給
され、ビツトマツプメモリ１−１，１−２，１−
３の内の１つ、２つあるいは３つのいずれかを選
択し、かつ第１２図ロ図示マスクレジスタ５中に
“１”を設定したビツトに対応する画像データが
第１１図図中マスク回路６によつて指定されて書
き込まれていた。第１３図はデータバス（DB）
上に存在する画像データを第１１図図中のビツト
マツプメモリ１−１，１−２，１−３中に書き込
む場合の波形図を夫々示す。図中CASは書き込
む（ライトする）ビツトマツプメモリ１−１，１
−２，１−３に対してのみ切り換え回路４から供
給される。また、WE（書き込み信号）はデータ
バス上に存在する画像データを書き込むビツトに
対応するものに対してのみマスク回路６から夫々
供給される。尚、当該ビツトマツプメモリ１−
１，１−２，１−３からデータを読み出す場合に
は、切り換え回路４に対して図示ライトサイクル
信号が通知され、コントロールレジスタ３−２の
内容に関係なくビツトマツプメモリ１−１，１−
２，１−３中の画像データが同時に読み出され
る。該画像データからCPUへの読み出しは、第
１２図イ図示を用いて示す２ビツト（PSL0お
よびPSL1）に格納された値“10”、“01”および
“00”に対応してＲ、ＧおよびＢのいずれか１つ
を選択して行われる。以上説明した如く第１１図
図示構成によれば、書き込みの場合には、マスク
レジスタ５で指定したビツトであつて、かつコン
トロールレジスタ３−２で指定したビツトマツプ
メモリ１−１，１−２，１−３の１つないし３つ
に対して、データバス上に存在する画像データを
１回のアクセスで書き込むことができるようにな
る。しかし、例えばある背景色中に別な前景色で
表示する様なデータを書き込みたい場合には、
夫々のビツトマツプメモリ１−１，１−２，１−
３に書き込まれるべきデータが夫々異なるのでビ
ツトマツプメモリ１−１，１−２，１−３に対し
て夫々別個に書き込む必要があり、多数のアクセ
スを繰り返す必要があり、高速に書き込みを行い
難いという問題点があつた。
RGBに夫々対応する３枚のビツトマツプメモリ
１−１，１−２，１−３を準備し、第１２図イ図
中コントロールレジスタ３−２中の図示（RE、
GEおよびBE）に例えば“１”を設定するか否か
によつて当該書き込もうとするビツトマツプメモ
リ１−１，１−２，１−３を選択させ、当該選択
されたビツトマツプメモリ１−１，１−２，１−
３に対して同一の画像データを同時に書き込んで
いた。具体的に言うと、第１２図イ図示に設定
した信号（RE、GEおよびBE）が第１１図図中
左上部に示す位置から切り換え回路４に夫々供給
され、ビツトマツプメモリ１−１，１−２，１−
３の内の１つ、２つあるいは３つのいずれかを選
択し、かつ第１２図ロ図示マスクレジスタ５中に
“１”を設定したビツトに対応する画像データが
第１１図図中マスク回路６によつて指定されて書
き込まれていた。第１３図はデータバス（DB）
上に存在する画像データを第１１図図中のビツト
マツプメモリ１−１，１−２，１−３中に書き込
む場合の波形図を夫々示す。図中CASは書き込
む（ライトする）ビツトマツプメモリ１−１，１
−２，１−３に対してのみ切り換え回路４から供
給される。また、WE（書き込み信号）はデータ
バス上に存在する画像データを書き込むビツトに
対応するものに対してのみマスク回路６から夫々
供給される。尚、当該ビツトマツプメモリ１−
１，１−２，１−３からデータを読み出す場合に
は、切り換え回路４に対して図示ライトサイクル
信号が通知され、コントロールレジスタ３−２の
内容に関係なくビツトマツプメモリ１−１，１−
２，１−３中の画像データが同時に読み出され
る。該画像データからCPUへの読み出しは、第
１２図イ図示を用いて示す２ビツト（PSL0お
よびPSL1）に格納された値“10”、“01”および
“00”に対応してＲ、ＧおよびＢのいずれか１つ
を選択して行われる。以上説明した如く第１１図
図示構成によれば、書き込みの場合には、マスク
レジスタ５で指定したビツトであつて、かつコン
トロールレジスタ３−２で指定したビツトマツプ
メモリ１−１，１−２，１−３の１つないし３つ
に対して、データバス上に存在する画像データを
１回のアクセスで書き込むことができるようにな
る。しかし、例えばある背景色中に別な前景色で
表示する様なデータを書き込みたい場合には、
夫々のビツトマツプメモリ１−１，１−２，１−
３に書き込まれるべきデータが夫々異なるのでビ
ツトマツプメモリ１−１，１−２，１−３に対し
て夫々別個に書き込む必要があり、多数のアクセ
スを繰り返す必要があり、高速に書き込みを行い
難いという問題点があつた。
本発明は、前記問題点の原因が、データバス上
のデータを書き込みデータとしている為、種々の
色を表現する際、結局各ビツトマツプメモリ毎の
書き込みデータが異なる為に、ビツトマツプメモ
リ毎に書き込みデータを転送する必要があつた為
である点に着目し前記問題点を解決するために、
カラー表示を行わせるための画像データをビツト
マツプメモリに書き込む際に、画像データを書き
込むビツトマツプメモリを指定するコントロール
レジスタの他に、更に書き込む背景色および前景
色を指定するカラーレジスタを設けることによ
り、少ないアクセス回数によつて画像データを所
望のビツトマツプメモリに高速に書き込むように
している。そのため、本発明のメモリ書き込み制
御方式は、カラー画像データをメモリに書き込
み、当該書き込んだデータを読言出してデイスプ
レイに表示し得るよう構成したメモリ書き込み制
御方式において、前記カラー画像データを書き込
むＮ組のメモリと、該Ｎ組のメモリ中のいずれの
ものに背景色を書き込むか否かを少なくとも設定
するコントロールレジスタと、該コントロールレ
ジスタによつて設定されたメモリに対して書き込
むべき背景色を指定する背景色指定手段と、前記
メモリに書き込む前景色を指定する前景色指定手
段とを備え、前記コントロールレジスタに背景色
を書き込むよう設定した場合に当該設定したメモ
リに対して前記背景色指定手段によつて指定され
た背景色を書き込んだ後に前記前景色指定手段に
よつて指定された前景色を表示データに対応させ
る形で前記Ｎ組のメモリに書き込み、前記コント
ロールレジスタに背景色を書き込まないよう設定
した場合に前記前景色指定手段によつて指定され
た前景色を表示データに対応させる形で前記Ｎ組
のメモリに書き込むよう構成したことを特徴とし
ている。
のデータを書き込みデータとしている為、種々の
色を表現する際、結局各ビツトマツプメモリ毎の
書き込みデータが異なる為に、ビツトマツプメモ
リ毎に書き込みデータを転送する必要があつた為
である点に着目し前記問題点を解決するために、
カラー表示を行わせるための画像データをビツト
マツプメモリに書き込む際に、画像データを書き
込むビツトマツプメモリを指定するコントロール
レジスタの他に、更に書き込む背景色および前景
色を指定するカラーレジスタを設けることによ
り、少ないアクセス回数によつて画像データを所
望のビツトマツプメモリに高速に書き込むように
している。そのため、本発明のメモリ書き込み制
御方式は、カラー画像データをメモリに書き込
み、当該書き込んだデータを読言出してデイスプ
レイに表示し得るよう構成したメモリ書き込み制
御方式において、前記カラー画像データを書き込
むＮ組のメモリと、該Ｎ組のメモリ中のいずれの
ものに背景色を書き込むか否かを少なくとも設定
するコントロールレジスタと、該コントロールレ
ジスタによつて設定されたメモリに対して書き込
むべき背景色を指定する背景色指定手段と、前記
メモリに書き込む前景色を指定する前景色指定手
段とを備え、前記コントロールレジスタに背景色
を書き込むよう設定した場合に当該設定したメモ
リに対して前記背景色指定手段によつて指定され
た背景色を書き込んだ後に前記前景色指定手段に
よつて指定された前景色を表示データに対応させ
る形で前記Ｎ組のメモリに書き込み、前記コント
ロールレジスタに背景色を書き込まないよう設定
した場合に前記前景色指定手段によつて指定され
た前景色を表示データに対応させる形で前記Ｎ組
のメモリに書き込むよう構成したことを特徴とし
ている。
以下図面を参照しつつ本発明の実施例を詳細に
説明する。
説明する。
第１図は本発明の１実施例構成図、第２図は背
景色の上に前景パターンを書く場合の第１図図示
構成の動作を説明する説明図、第３図は予め書か
れた背景の上に表示パターンを書く場合の第１図
図示構成の動作を説明する説明図、第４図は第１
図図示本発明の１実施例構成の具体例、第５図は
第１図図示本発明の１実施例構成中のコントロー
ルレジスタおよびカラーレジスタの具体例、第６
図および第７図は第４図図示具体例の動作を説明
する波形図を示す。
景色の上に前景パターンを書く場合の第１図図示
構成の動作を説明する説明図、第３図は予め書か
れた背景の上に表示パターンを書く場合の第１図
図示構成の動作を説明する説明図、第４図は第１
図図示本発明の１実施例構成の具体例、第５図は
第１図図示本発明の１実施例構成中のコントロー
ルレジスタおよびカラーレジスタの具体例、第６
図および第７図は第４図図示具体例の動作を説明
する波形図を示す。
図中、１はビツトマツプメモリ、１−１，１−
２，１−３は夫々RGBに対応するビツトマツプ
メモリ、４は切り換え回路、６，６−１，６−２
はコントロールレジスタ、７，７−１，７−２は
カラーレジスタ、８−１，８−２はデータバス上
のデータ、９は制御部、１０−１ないし１０−
４，１１はセレクタを表す。
２，１−３は夫々RGBに対応するビツトマツプ
メモリ、４は切り換え回路、６，６−１，６−２
はコントロールレジスタ、７，７−１，７−２は
カラーレジスタ、８−１，８−２はデータバス上
のデータ、９は制御部、１０−１ないし１０−
４，１１はセレクタを表す。
第１図において、図中ビツトマツプメモリ１は
例えばRGBに対応する夫々のビツトマツプメモ
リ１−１，１−２，１−３から構成されており、
各１ワードは例えば夫々16ビツトで構成されてお
り、並列直列変換により１画素当たりRGBの３
ビツトに展開して表示される。該ビツトマツプメ
モリ１−１，１−２，１−３中の１つ、２つある
いは３つに対して背景色を書き込むか否かは、後
述する如くコントロールレジスタ６中の図示を
用いて示す領域に“１”を設定するか否かによつ
て決定され、いずれのビツトマツプメモリ１−
１，１−２，１−３に書き込むかは図示を用い
て示す領域に“１”を設定するか否かによつて選
択され、かつどのような背景色（RGB）を書き
込むかはカラーレジスタ７中の図示を用いて示
す領域に設定する値によつて決定される。また、
書き込むべき前景色は、カラーレジスタ７中の図
示を用いて示す領域に設定する値によつて決定
される。制御部９はコントロールレジスタ６、カ
ラレジスタ７およびデータバス上の信号に基づい
て、ビツトマツプメモリ１−１，１−２，１−３
に書き込んだり、コントロールレジスタ６の読み
出し選択によるCPUへの読み出し及び表示の為
の読み出し制御を行うためのものである。以下順
次詳細に説明する。
例えばRGBに対応する夫々のビツトマツプメモ
リ１−１，１−２，１−３から構成されており、
各１ワードは例えば夫々16ビツトで構成されてお
り、並列直列変換により１画素当たりRGBの３
ビツトに展開して表示される。該ビツトマツプメ
モリ１−１，１−２，１−３中の１つ、２つある
いは３つに対して背景色を書き込むか否かは、後
述する如くコントロールレジスタ６中の図示を
用いて示す領域に“１”を設定するか否かによつ
て決定され、いずれのビツトマツプメモリ１−
１，１−２，１−３に書き込むかは図示を用い
て示す領域に“１”を設定するか否かによつて選
択され、かつどのような背景色（RGB）を書き
込むかはカラーレジスタ７中の図示を用いて示
す領域に設定する値によつて決定される。また、
書き込むべき前景色は、カラーレジスタ７中の図
示を用いて示す領域に設定する値によつて決定
される。制御部９はコントロールレジスタ６、カ
ラレジスタ７およびデータバス上の信号に基づい
て、ビツトマツプメモリ１−１，１−２，１−３
に書き込んだり、コントロールレジスタ６の読み
出し選択によるCPUへの読み出し及び表示の為
の読み出し制御を行うためのものである。以下順
次詳細に説明する。
まず、第５図を用いて第１図図中コントロール
レジスタ６およびカラーレジスタ７の役割を説明
する。
レジスタ６およびカラーレジスタ７の役割を説明
する。
第５図イはコントロールレジスタ６に格納する
制御ビツトを示す。図中RE、GEおよびBEは
書き込むビツトマツプメモリ１−１，１−２，１
−３を指定するためのものである。そして、図中
BACKEは図中によつて指定されたビツトマ
ツプメモリに背景色を書き込むか否かを決定する
ためのビツトである。また、図中PSL0、PSL1
はCPUから画像データを読み出す１つのビツト
マツプメモリ１−１，１−２，１−３を指定する
ためのビツトであつて、例えば“10”、“01”およ
び“00”は夫々Ｒ、ＧおよびＢに対応するビツト
マツプメモリ１−１，１−２，１−３を指定する
ためのものである。
制御ビツトを示す。図中RE、GEおよびBEは
書き込むビツトマツプメモリ１−１，１−２，１
−３を指定するためのものである。そして、図中
BACKEは図中によつて指定されたビツトマ
ツプメモリに背景色を書き込むか否かを決定する
ためのビツトである。また、図中PSL0、PSL1
はCPUから画像データを読み出す１つのビツト
マツプメモリ１−１，１−２，１−３を指定する
ためのビツトであつて、例えば“10”、“01”およ
び“00”は夫々Ｒ、ＧおよびＢに対応するビツト
マツプメモリ１−１，１−２，１−３を指定する
ためのものである。
第５図ロはカラーレジスタ７に格納する制御ビ
ツトを示す。図中BGR、BGGおよびBGBは書
き込む背景色を指定するビツトであり、図中
FGR、FGGおよびFGBは書き込む前景色を指定
するビツトである。
ツトを示す。図中BGR、BGGおよびBGBは書
き込む背景色を指定するビツトであり、図中
FGR、FGGおよびFGBは書き込む前景色を指定
するビツトである。
以上説明した第５図イおよびロ図示制御ビツト
を用いると、いわば一度のCPUからのアクセス
によつて、例えば第２図図示の如く緑色(G)からな
る背景色の上に赤色（Ｒ）を用いて前景パターン
を書き込むことができる。また、同様にいわば一
度のアクセスによつて、第３図図示の如く既に表
示された表示パターンの上に黄色の表示パターン
を書き込むこともできる。以下詳述する。
を用いると、いわば一度のCPUからのアクセス
によつて、例えば第２図図示の如く緑色(G)からな
る背景色の上に赤色（Ｒ）を用いて前景パターン
を書き込むことができる。また、同様にいわば一
度のアクセスによつて、第３図図示の如く既に表
示された表示パターンの上に黄色の表示パターン
を書き込むこともできる。以下詳述する。
第２図図中コントロールレジスタ６−１中の図
示およびを用いて示す領域に夫々“１”を設
定（背景色及び前景色を全てのビツトマツプメモ
リ１−１，１−２，１−３に書き込む設定）し、
かつカラーレジスタ７−１中の図示で示す領域
に“010”（背景色として緑色を設定）、図示〓で
示す領域に“100”（前景色として赤色）を設定す
る。これにより、書き込むべき表示パターンをデ
ータバス８−１に出力しながらビツトマツプメモ
リの書き込みを行うと、第２図図中ステツプ１に
示す如く、の内容に従いＧ（緑色）のビツトマ
ツプメモリ１−２中のアドレスで示された１ワー
ド全てのビツトに“１”が書き込まれると共に、
Ｒ（赤色）およびＢ（青色）のビツトマツプメモリ
１−１および１−３中の同一アドレスの１ワード
全てのビツトに“０”が書き込まれる。次に、第
２図図中ステツプ２に示す如く、カラーレジスタ
７−１中に格納されている前景色（“100”、赤
色）をデータバス８−１によつていわばマスクし
た形でビツトマツプメモリ１−１，１−２，１−
３に夫々書き込む。該書き込みは、例えばデータ
バス８−１中の図示を用いて示す“１”のビツ
トに対応して、ステツプ２におけるＲに対応する
ビツトマツプメモリ１−１中の図示を用いて示
す領域に“１”の形で書き込まれると共に図中
およびを用いて示す他の色（ＧおよびＢ）に対
応するビツトマツプメモリ１−２，１−３中の領
域に“０”の形で書き込まれる。これにより、結
果として緑色の背景色中に赤色の表示パターンが
書き込まれることとなる。以上説明したステツプ
１およびステツプ２は、同一のアドレスをビツト
マツプメモリ１−１，１−２，１−３に夫々供給
した状態で、緑色の背景色を書き込んだ後に、続
いて赤色の前景色を書き込むよう所定のライト信
号をビツトマツプメモリ１−１，１−２，１−３
に供給しているため、少ないアクセスによつて背
景色と前景色とを書き込むことができる。特に後
述する如くダイナミツクRAMを用いてビツトマ
ツプメモリ１−１，１−２，１−３を構成した場
合には、いわゆるページモードを用いることによ
つて、いわばCPUからの１アクセスで背景色と
前景色とを書き込むことが可能となり、極めて高
速かつ効率良好に書き込みが可能となる。
示およびを用いて示す領域に夫々“１”を設
定（背景色及び前景色を全てのビツトマツプメモ
リ１−１，１−２，１−３に書き込む設定）し、
かつカラーレジスタ７−１中の図示で示す領域
に“010”（背景色として緑色を設定）、図示〓で
示す領域に“100”（前景色として赤色）を設定す
る。これにより、書き込むべき表示パターンをデ
ータバス８−１に出力しながらビツトマツプメモ
リの書き込みを行うと、第２図図中ステツプ１に
示す如く、の内容に従いＧ（緑色）のビツトマ
ツプメモリ１−２中のアドレスで示された１ワー
ド全てのビツトに“１”が書き込まれると共に、
Ｒ（赤色）およびＢ（青色）のビツトマツプメモリ
１−１および１−３中の同一アドレスの１ワード
全てのビツトに“０”が書き込まれる。次に、第
２図図中ステツプ２に示す如く、カラーレジスタ
７−１中に格納されている前景色（“100”、赤
色）をデータバス８−１によつていわばマスクし
た形でビツトマツプメモリ１−１，１−２，１−
３に夫々書き込む。該書き込みは、例えばデータ
バス８−１中の図示を用いて示す“１”のビツ
トに対応して、ステツプ２におけるＲに対応する
ビツトマツプメモリ１−１中の図示を用いて示
す領域に“１”の形で書き込まれると共に図中
およびを用いて示す他の色（ＧおよびＢ）に対
応するビツトマツプメモリ１−２，１−３中の領
域に“０”の形で書き込まれる。これにより、結
果として緑色の背景色中に赤色の表示パターンが
書き込まれることとなる。以上説明したステツプ
１およびステツプ２は、同一のアドレスをビツト
マツプメモリ１−１，１−２，１−３に夫々供給
した状態で、緑色の背景色を書き込んだ後に、続
いて赤色の前景色を書き込むよう所定のライト信
号をビツトマツプメモリ１−１，１−２，１−３
に供給しているため、少ないアクセスによつて背
景色と前景色とを書き込むことができる。特に後
述する如くダイナミツクRAMを用いてビツトマ
ツプメモリ１−１，１−２，１−３を構成した場
合には、いわゆるページモードを用いることによ
つて、いわばCPUからの１アクセスで背景色と
前景色とを書き込むことが可能となり、極めて高
速かつ効率良好に書き込みが可能となる。
次に既に表示されているパターンの上に黄色の
表示パターンを上書きする場合について述べる
と、第３図図中コントロールレジスタ６−２中の
図示を用いて示す領域に“０”を設定図示に
“111”を（背景色を書き込まないで前景色のみビ
ツトマツプメモリ１−１，１−２，１−３に書き
込む）設定し、カラーレジスタ７−２中の図示
に“110”を設定（前景色として赤色と緑色を加
色した黄色を設定し、データバス８−２に表示パ
ターンを与えながらライトサイクルを行うことに
より、第３図図中ステツプ１では背景色は書き込
まれず、前回書き込んだ表示色がそのまま残つて
いる。次に、カラーレジスタ７−２中の図示に
従い第３図図中ステツプ２に示す如く、データバ
ス８−２中で与えられているマスク情報に従い前
景パターンをＲ（赤色）およびＧ（緑色）に対応す
るビツトマツプメモリ１−１，１−２中に書き込
むと共に当該書き込んだ領域に対応するＢ（青色）
のビツトマツプメモリ１−３中に“０”を書き込
む。具体的に言うと、データバス８−２中の図示
を用いて示す“１”に対応して、カラーレジス
タ７−２中の図示で指定された前景色“110”
（黄色）となるようにＲおよびＧに対応するビツ
トマツプメモリ１−１，１−２中の図示および
を用いて示す領域に“１”を夫々書き込むと共
に、他の色(B)に対応するビツトマツプメモリ１−
３中の図示を用いて示す領域に“０”を書き込
む。この結果、黄色（ＲとＧとを加色した色）が
書き込まれることとなる。尚、従来の第８図図示
構成によれば、ＲとＧとに対応するビツトマツプ
メモリ１−１，１−２から夫々画像データを読み
出し、表示パターンとのオア演算を行つた後、再
度夫々書き込む必要があると共に、Ｂに対応する
ビツトマツプメモリ１−３から画像データを読み
出したものと、表示パターンをインバートしたも
のとのアンド演算を行つた後、再度書き込む必要
があるため、計６回のメモリアクセスが必要であ
つた。本発明ではこのような演算および多数回の
アクセスを必要としない。
表示パターンを上書きする場合について述べる
と、第３図図中コントロールレジスタ６−２中の
図示を用いて示す領域に“０”を設定図示に
“111”を（背景色を書き込まないで前景色のみビ
ツトマツプメモリ１−１，１−２，１−３に書き
込む）設定し、カラーレジスタ７−２中の図示
に“110”を設定（前景色として赤色と緑色を加
色した黄色を設定し、データバス８−２に表示パ
ターンを与えながらライトサイクルを行うことに
より、第３図図中ステツプ１では背景色は書き込
まれず、前回書き込んだ表示色がそのまま残つて
いる。次に、カラーレジスタ７−２中の図示に
従い第３図図中ステツプ２に示す如く、データバ
ス８−２中で与えられているマスク情報に従い前
景パターンをＲ（赤色）およびＧ（緑色）に対応す
るビツトマツプメモリ１−１，１−２中に書き込
むと共に当該書き込んだ領域に対応するＢ（青色）
のビツトマツプメモリ１−３中に“０”を書き込
む。具体的に言うと、データバス８−２中の図示
を用いて示す“１”に対応して、カラーレジス
タ７−２中の図示で指定された前景色“110”
（黄色）となるようにＲおよびＧに対応するビツ
トマツプメモリ１−１，１−２中の図示および
を用いて示す領域に“１”を夫々書き込むと共
に、他の色(B)に対応するビツトマツプメモリ１−
３中の図示を用いて示す領域に“０”を書き込
む。この結果、黄色（ＲとＧとを加色した色）が
書き込まれることとなる。尚、従来の第８図図示
構成によれば、ＲとＧとに対応するビツトマツプ
メモリ１−１，１−２から夫々画像データを読み
出し、表示パターンとのオア演算を行つた後、再
度夫々書き込む必要があると共に、Ｂに対応する
ビツトマツプメモリ１−３から画像データを読み
出したものと、表示パターンをインバートしたも
のとのアンド演算を行つた後、再度書き込む必要
があるため、計６回のメモリアクセスが必要であ
つた。本発明ではこのような演算および多数回の
アクセスを必要としない。
第４図は第１図図示構成の具体例を示す。
図中ビツトマツプメモリ１はＲ、ＧおよびＢに
対応する画像データを格納するビツトマツプメモ
リ１−１，１−２，１−３から構成されている。
対応する画像データを格納するビツトマツプメモ
リ１−１，１−２，１−３から構成されている。
図中RE、GEおよびBEには第５図イ図示コ
ントロールレジスタ６中の図示RE、GEおよび
BEからの信号が夫々供給される。これは、書き
込みを行うビツトマツプメモリ１−１，１−２，
１−３を選択する信号（それぞれRGBに対応）
である。
ントロールレジスタ６中の図示RE、GEおよび
BEからの信号が夫々供給される。これは、書き
込みを行うビツトマツプメモリ１−１，１−２，
１−３を選択する信号（それぞれRGBに対応）
である。
図中DB0ないしDB15は夫々データバスに接
続されており、いずれのビツトに前景色等を書き
込ませるかを決めるためのものである。
続されており、いずれのビツトに前景色等を書き
込ませるかを決めるためのものである。
図中BGSELは背景色（バツクグランド）と
前景色とを切り換えるための信号である。
前景色とを切り換えるための信号である。
図中BACKEには第５図イ図示コントロール
レジスタ６中の図示BACKEからの信号が供給
される。これは、背景色を書き込むか否かを選択
する信号である。
レジスタ６中の図示BACKEからの信号が供給
される。これは、背景色を書き込むか否かを選択
する信号である。
図中〓〓BGR、FGR、BGG、FGG、BGBおよ
びFGBには第５図ロ図示カラーレジスタ７中の
対応するものから夫々信号が夫々供給される。こ
れは、ビツトマツプメモリ１−１，１−２，１−
３に書き込む背景色および前景色を指定するため
のものでありBGR、BGG、BGBは背景色の
（RGB）、FGR、FGG、FGBは前景色の（RGB）
に対応する。
びFGBには第５図ロ図示カラーレジスタ７中の
対応するものから夫々信号が夫々供給される。こ
れは、ビツトマツプメモリ１−１，１−２，１−
３に書き込む背景色および前景色を指定するため
のものでありBGR、BGG、BGBは背景色の
（RGB）、FGR、FGG、FGBは前景色の（RGB）
に対応する。
以上説明した図中ないし〓〓等の信号をセレク
タ１０−１ないし１０−４，１１等に供給し、所
定の書き込み信号をビツトマツプメモリ１−１，
１−２，１−３に供給することにより、例えば第
２図および第３図図示の如き書き込みが行われ
る。この際、第４図図示のBACKEが“１”の
場合（背景色と前景色とを書き込む場合）には、
第６図図示の如き波形によつて、例えば第２図を
用いて説明した如く、背景色（図中BG）が第５
図イ図示コントロールレジスタ６中の図示によ
つて指定されたビツトマツプメモリ１−１，１−
２，１−３中のアドレスで指定されているワード
の全てのビツトに対してWE信号が出力され、第
５図ロ図示カラーレジスタ７中の図示によつて
指定された値（BGR、BGG、BGBでそれぞれ
“０”あるいは“１”）が対応するビツトマツプメ
モリ１−１，１−２，１−３（即ちRGBメモリ）
夫々に書き込まれる。続いて、データバス上のデ
ータDB＝１のビツトに対応するメモリに対して
のみ２度目のWE信号が出力され前景色（図中
FG）は第５図ロ図示カラーレジスタ中の図示
を用いて示すデータがビツトマツプメモリ１−
１，１−２，１−３の同一ワード中のWE信号を
受けたメモリに対してのみ書き込まれる。これら
一連の背景色、前景色の書き込みがページモード
によるいわばCPUからの１アクセス中に行われ
る。
タ１０−１ないし１０−４，１１等に供給し、所
定の書き込み信号をビツトマツプメモリ１−１，
１−２，１−３に供給することにより、例えば第
２図および第３図図示の如き書き込みが行われ
る。この際、第４図図示のBACKEが“１”の
場合（背景色と前景色とを書き込む場合）には、
第６図図示の如き波形によつて、例えば第２図を
用いて説明した如く、背景色（図中BG）が第５
図イ図示コントロールレジスタ６中の図示によ
つて指定されたビツトマツプメモリ１−１，１−
２，１−３中のアドレスで指定されているワード
の全てのビツトに対してWE信号が出力され、第
５図ロ図示カラーレジスタ７中の図示によつて
指定された値（BGR、BGG、BGBでそれぞれ
“０”あるいは“１”）が対応するビツトマツプメ
モリ１−１，１−２，１−３（即ちRGBメモリ）
夫々に書き込まれる。続いて、データバス上のデ
ータDB＝１のビツトに対応するメモリに対して
のみ２度目のWE信号が出力され前景色（図中
FG）は第５図ロ図示カラーレジスタ中の図示
を用いて示すデータがビツトマツプメモリ１−
１，１−２，１−３の同一ワード中のWE信号を
受けたメモリに対してのみ書き込まれる。これら
一連の背景色、前景色の書き込みがページモード
によるいわばCPUからの１アクセス中に行われ
る。
また、第４図図示BACKEが“０”の場合
（前景色のみを書き込む場合）には、第７図図示
の如き波形即ち背景色書き込みの為の１回目の
WE信号が出力されないで、データバス上のDB
＝１のビツトに対応するメモリに対して２回目の
WE信号のみが出力されることによつて、例えば
第３図を用いて説明した如く、以前に書き込まれ
た背景色（図中BG）上に前景色（図中FG）のみ
が書き込まれる。
（前景色のみを書き込む場合）には、第７図図示
の如き波形即ち背景色書き込みの為の１回目の
WE信号が出力されないで、データバス上のDB
＝１のビツトに対応するメモリに対して２回目の
WE信号のみが出力されることによつて、例えば
第３図を用いて説明した如く、以前に書き込まれ
た背景色（図中BG）上に前景色（図中FG）のみ
が書き込まれる。
以上説明した如く、本発明によれば、カラー表
示を行わせるための画像データをビツトマツプメ
モリに書き込む際に、画像データを書き込むビツ
トマツプメモリを選択するコントロールレジスタ
の他に、更にビツトマツプメモリに書き込む前景
色および背景色を指定するカラーレジスタ等を設
けているため、少ないアクセス回数によつて画像
データを所望のビツトマツプメモリに書き込むこ
とができる。また、背景色の書き込みを許可／禁
止する制御ビツト（例えばコントロールレジスタ
６中のBACKE）を設けたため、以前に書き込ん
だ表示を背景色とし、当該背景色の上に任意の表
示パターンを高速に上書きすることができる。
示を行わせるための画像データをビツトマツプメ
モリに書き込む際に、画像データを書き込むビツ
トマツプメモリを選択するコントロールレジスタ
の他に、更にビツトマツプメモリに書き込む前景
色および背景色を指定するカラーレジスタ等を設
けているため、少ないアクセス回数によつて画像
データを所望のビツトマツプメモリに書き込むこ
とができる。また、背景色の書き込みを許可／禁
止する制御ビツト（例えばコントロールレジスタ
６中のBACKE）を設けたため、以前に書き込ん
だ表示を背景色とし、当該背景色の上に任意の表
示パターンを高速に上書きすることができる。
第１図は本発明の１実施例構成図、第２図は背
景色の上に前景パターンを書く場合の第１図図示
構成の動作を説明する説明図、第３図は予め書か
れた背景の上に表示パターンを書く場合の第１図
図示構成の動作を説明する説明図、第４図は第１
図図示本発明の１実施例構成の具体例、第５図は
第１図図示本発明の１実施例構成中のコントロー
ルレジスタおよびカラーレジスタの具体例、第６
図および第７図は第４図図示具体例の動作を説明
する波形図、第８図および第１１図は従来のメモ
リ書き込み制御方式の構成図、第９図と第１０図
は第８図図示構成の動作を説明する説明図、第１
２図と第１３図は第１１図図示構成の動作を説明
する説明図を示す。 図中、１はビツトマツプメモリ、１−１，１−
２，１−３は夫々RGBに対応するビツトマツプ
メモリ、４は切り換え回路、６，６−１，６−２
はコントロールレジスタ、７，７−１，７−２は
カラーレジスタ、８，８−１，８−２はデータバ
スの内容、９は制御部、１０−１ないし１０−
４，１１はセレクタを表す。
景色の上に前景パターンを書く場合の第１図図示
構成の動作を説明する説明図、第３図は予め書か
れた背景の上に表示パターンを書く場合の第１図
図示構成の動作を説明する説明図、第４図は第１
図図示本発明の１実施例構成の具体例、第５図は
第１図図示本発明の１実施例構成中のコントロー
ルレジスタおよびカラーレジスタの具体例、第６
図および第７図は第４図図示具体例の動作を説明
する波形図、第８図および第１１図は従来のメモ
リ書き込み制御方式の構成図、第９図と第１０図
は第８図図示構成の動作を説明する説明図、第１
２図と第１３図は第１１図図示構成の動作を説明
する説明図を示す。 図中、１はビツトマツプメモリ、１−１，１−
２，１−３は夫々RGBに対応するビツトマツプ
メモリ、４は切り換え回路、６，６−１，６−２
はコントロールレジスタ、７，７−１，７−２は
カラーレジスタ、８，８−１，８−２はデータバ
スの内容、９は制御部、１０−１ないし１０−
４，１１はセレクタを表す。
Claims (1)
- １ カラー画像データをメモリに書き込み、当該
書き込んだデータを読み出してデイスプレイに表
示し得るよう構成したメモリ書き込み制御方式に
おいて、前記カラー画像データを書き込むＮ組の
メモリと、該Ｎ組のメモリ中のいずれのものに背
景色を書き込むか否かを少なくとも設定するコン
トロールレジスタと、該コントロールレジスタに
よつて設定されたメモリに対して書き込むべき背
景色を指定する背景色指定手段と、前記メモリに
書き込む前景色を指定する前景色指定手段とを備
え、前記コントロールレジスタに背景色を書き込
むよう設定した場合に当該設定したメモリに対し
て前記背景色指定手段によつて指定された背景色
を書き込んだ後に前記前景色指定手段によつて指
定された前景色を表示データに対応させる形で前
記Ｎ組のメモリに書き込み、前記コントロールレ
ジスタに背景色を書き込まないよう設定した場合
に前記前景色指定手段によつて指定された前景色
を表示データに対応させる形で前記Ｎ組のメモリ
に書き込むよう構成したことを特徴とするメモリ
書き込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279405A JPS61151689A (ja) | 1984-12-26 | 1984-12-26 | メモリ書き込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279405A JPS61151689A (ja) | 1984-12-26 | 1984-12-26 | メモリ書き込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151689A JPS61151689A (ja) | 1986-07-10 |
| JPH0352067B2 true JPH0352067B2 (ja) | 1991-08-08 |
Family
ID=17610646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279405A Granted JPS61151689A (ja) | 1984-12-26 | 1984-12-26 | メモリ書き込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61151689A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736239A (en) * | 1986-10-14 | 1988-04-05 | Rca Corporation | Image storage using separately scanned wideband and narrowband variables |
| US4772881A (en) * | 1986-10-27 | 1988-09-20 | Silicon Graphics, Inc. | Pixel mapping apparatus for color graphics display |
| US5261049A (en) * | 1991-07-22 | 1993-11-09 | International Business Machines Corporation | Video RAM architecture incorporating hardware decompression |
| CA2067418C (en) * | 1991-07-22 | 1998-05-19 | Sung M. Choi | Frame buffer organization and control for real-time image decompression |
-
1984
- 1984-12-26 JP JP59279405A patent/JPS61151689A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61151689A (ja) | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4648050A (en) | Color index conversion system in graphic display device | |
| US4849747A (en) | Display data transfer control apparatus applicable for display unit | |
| KR900000742B1 (ko) | 그래픽스(graphics)의 표시장치 | |
| US4554538A (en) | Multi-level raster scan display system | |
| CA2012798C (en) | Digital image overlay system and method | |
| US4683466A (en) | Multiple color generation on a display | |
| US5185859A (en) | Graphics processor, a graphics computer system, and a process of masking selected bits | |
| US4837564A (en) | Display control apparatus employing bit map method | |
| US4677427A (en) | Display control circuit | |
| US4748442A (en) | Visual displaying | |
| JP2579362B2 (ja) | 画面表示装置 | |
| EP0093954A2 (en) | Image display memory unit | |
| JPH0352067B2 (ja) | ||
| US5818433A (en) | Grapics memory apparatus and method | |
| JP2845384B2 (ja) | 画像処理装置 | |
| JPH028314B2 (ja) | ||
| JPS63132286A (ja) | グラフイツク表示装置 | |
| JPH0160835B2 (ja) | ||
| US5818465A (en) | Fast display of images having a small number of colors with a VGA-type adapter | |
| JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
| JPS6126085A (ja) | 画像表示方式 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JP2598916B2 (ja) | 描画装置 | |
| JPS63234287A (ja) | 表示メモリ回路 | |
| JPS623428B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |