JPS5919993A - キヤラクタ表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、読み出し専用メモリに書き込まれた文字フｔ
ント等のキャラクタを、マイクロコンピュータを用いて
表示用メモリに起点をずらして書き込み可能とするキャ
ラクタ表示回路に関する。

〔発明の技術的背崇〕

一般に、文字等のキャラクタに着色を施して表示するた
めには輝度情報を記憶するパターンメモリ（以下Ｙ−Ｒ
ＡＭと記す。）の他に、赤を着色するためのメモリ（以
下Ｒ−ＲＡＭと記ブー。）。

緑を着色するためのメモリ（以下Ｇ−ＲＡＭと記す。）
、青を着色するためのメモリ（以下Ｂ−ＲＡ　Ｍと記ず
。）を必要とする。

上記キャラクタを各画素単位で着色表示する機能を有す
る場合のキャラクタ表示回路の従来例を第１図に示す。

ここで各メモリのアクセス単位はバイト単位とする。

Ｍ１図において、表示の際の基準となるタイミングパル
スを発生するＴＶシンクジェネレータ１のパルスは表示
用カウンタ２に入力され、前記ＴＶレシンジェネレータ
′１に同期して表示するためのアドレス（データ）が作
られ、このアドレスは表示用アドレスバス３を介して４
個のアドレス切替回路４Ａ、　４Ｂ、４Ｇ、４０　（こ
れらをまとめてアドレス切替回路部４と表わす。）の各
一方の入ツク端に接続され、各アドレス切替回路４Ａ、
４Ｂ、４Ｇ、４Ｄは）■択された側のアドレスをそれぞ
れ表示用メモリＹ−ＲＡＭ５．Ｒ−ＲＡＭ６゜Ｇ−ＲＡ
Ｍ７．１３−ＲＡＭ８の各アドレス端子に印加するよう
に（Ｎ成されている。

一方、マイクロコンピュータ部９は表示用メぞりＹ　　
ＲＡＭ５＋Ｗに、文字フォント等のキャラクタを記憶し
ているキャラクタ読み出し専用メモリ（以下キャラクタ
読タＭという。）１０とアドレスバス１１及びデータバ
ス１２を介してデータを読み出したり、読み出したデー
タを３ステ一１〜バＲＡＭ６．Ｇ−ＲＡＭ７．Ｂ−ＲＡ
Ｍ８に古ぎ込んだりできるように構成されている。この
３ステ一トバツフア部１３は出き込みがされない場合に
はハイインピーダンスに保たれて人出カ間が分離され、
表示用メモリＹ−ＲＡＭ５等のデータが読み出されると
、それらの並列データはデータバズ１４を介して直列デ
ータに変換する並列・直列変換回路部（以下Ｐ／Ｓ変換
回路部と記す。）１５１１［する＆Ｐ／Ｓｆ換回路１５
Ａ、１５Ｂ、１５Ｃ，１５［）に入力されるように構成
されている。

各Ｐ　、／　Ｓ変換回路１５Ａ、１５Ｂ、１５０．１５
Ｄの変換用ノ〕は７１〜リックス回路１６介して赤。

緑、青の原色例月が形成され、ブラウン管（ＣＲＴ）１
７上に表示されるように構成されている。

前記マイク［１コンピユ一タ部９は、アドレスバス１１
を介してアドレス切替回路４Ａ、４Ｂ、４Ｃ，４Ｄの各
他方の入力端にアドレスデータを印加すると共に、デバ
イスコントローラ１８に制御信号を印加してアドレス指
定及びリード（読み取り）及びライト（肉き込み）モー
ドに応じて所定デバイスのチップセレクト信号及びラッ
チパルスを与えるように構成されている。

このように構成された従来例の動作を以下に説明する。

ＣＲＴｌ　７への表示期間においては、３ステー１−バ
ッファ部１３は出力側が高インピーダンスにされて入力
側と分離されるので、アドレス切替回路部４は表示用の
アドレスバス３側が選択されると、表示用メモリ５ない
し８の内容が読み出され、この読み出された各データは
Ｐ／Ｓ変挽回路部１５によって直列データに変換された
後マトリックス回路１６を経て原色信号に変換され、Ｃ
ＲＴ１γ上に表示される。

一方、ＣＲＴｌ７への非表示期間においては、デバイス
コントローラ１８を介して３スデー１〜バツフア１３が
導通状態にされるので、アドレス切替回路部４はマイク
ロコンピュータ部９側のアドレスバス１１が選択される
とマイクロコンピュータ部９はキャラクタＲＯＭｌ０よ
り読み出した希望とする文字フォントを表示用メモリＹ
−ＲＡＭ５、Ｒ−ＲＡＭ６．Ｇ−ＲＡＭ７．８−ＲＡＭ
百に書き込むことができる。

上記表示用メモリＹ−ＲＡＭ５．Ｒ−ＲＡＭ６゜Ｇ−Ｒ
ＡＭ７．８−ＲＡＭ８は通常１バイト（８ピッ１−）単
位でアクセスされるため、１文字の表示エリアの起点が
、バイトの境界に位置しないで、表示用メモリＹ−ＲＡ
Ｍ５．Ｒ−ＲＡＭ６．Ｇ−ＲＡＭ７．Ｂ−ＲＡＭ８のビ
ット単位の部分に存在する場合において、・文字フォン
トを表示用メモリＹ−ＲＡＭ５等に書き込むステップは
第２図に示すよようになり、マイクロコンピュータ部９
による１つのステップの処理を行う手順は第３図のフロ
ーチャートで示すようになる。これらの図を説明する。

第２図（ａ　）に示すキャラクタフォントを同図（ｂ）
に示１起点を有するようにして表示用メモリＹ−ＲＡＭ
５等に白き込むためには、第１のステップとして第２図
（Ｃ）に示すように読み出されたバイト１１１位のデー
タ２１（この場合第１行目のものになるが、任意の行に
ついても同一符号でこのデータ２２から必要な部分のみ
のデータ２３を形成する。

これをマイク【］コンピュータ部９内のバッファＲＡＭ
に書き込み、この手順をＮ行行うためにＮ回繰り返すＪ
：うに１１い、同図（ｄ　）に示すようにバッファＲＡ
Ｍ内に記憶させる。この手順が第３図における第１のり
°ブルーチンで示す処理手順となり、さらに次に）ｔｈ
べる第２のサブルーチン以降の処理手順を１１つことに
より所定の表示用メモリＹ−ＲＡＭ５等に、第２図にお
ける１つのステップを完了することができる。（第２図
（ｄ　）としてバッ゛ファＲＡＭでなく表示用メモリＹ
−ＲＡ　Ｍ５等になる。） 即ち、書き込み先となる表示用メモリＹ−ＲＡＭ５等に
アドレスバス１１を介してアドレスを指定し、バイト単
位でデータを読み出し、そのバイトの内一部に出き込み
済のデータを消さない状態に保ち、つまり等動的にオア
回路を介するようにして前記バッファＲＡＭのデータを
書き込む。この手順をＮ行にわたり繰り返すように行い
、第２のサブルーチンを琴８える。

次に赤の着色が必要か否かによって、不必要ならば次の
サブルーチンに移り、必要な場合には表示用メモリＲ−
ＲＡ　Ｍ　６に書き込まれたデータを読み出し、前記第
２のサブルーチンと同様の手順で、書き込み済のデータ
を消さないようにして表示用Ｒ−ＲＡＭ６に書き込む。

この手順をＮ行にわたり行い、第３目のサブルーチンを
終える。

次に緑の着色が必要か否かによって、不必要ならば次の
ザブルーチンに移り、必要な場合には表示用メモリＧ−
ＲΔＭ７のデータを読み出し、前記赤の着色と同様の手
順を行う。

さらに青の酋色が必要か否かによって、館記赤。

あるいは緑等に８３ける着色と同１矛の処理を行い、第
２図に示す１つのステップが完了する。

第２図におけるステップ２以下についても同様である。

つまり第２図（ｅ）の操作にＪ：り同図（ｆ）ように出
き込まれ、ざらに同図＜ＣＩ　）の操作により同図（１
１）のように円き込まれ、同図１（１）の操作をして同
図（ｊ　）に示ずように出き込みｌ）Ｘ完了Ｔる。

部がステップ２で書き込み済であるので、上述のように
出き込み済のデータを潤去しないように処理することに
なる。

〔背景技術の問題点〕

上述のように従来例においては、多くの処理操作を必要
とするため、着色して表示するのに多くの時間を要する
。又、多くの処理操作を必要とするため誤動作する虞れ
も多くなり、信頼性に欠けるという問題もあった。

〔発明の目的〕

本発明は上述した点にがんがみてなされたもので、表示
用メモリへの書き込み位置にかがねらず、非常に速い処
理時間でキャラクタＲＯＭのキャラクタを表示用メモリ
に書き込み、且っＷｅしてＣＲＴ等の表示器に表示でき
るキャラクタ表示回路を提供することを目的とする。

〔発明の概要〕

本発明はシフト数及びキャラクタの表示色の指示を保持
するラッチと、前記シフト数を′保持するラッチにより
入力されたデータをシフトして出力する手段と、古き込
み先のデニタを読み出した際そのデータを一時退避保持
するラッチとを備え、このラッチと前記シフトシて出力
する手段とのデータをデータセレクタを介して表示用メ
モリにｍき込む手段を具備して構成されている。

（発明の実施例） 以下、第４図に示ず本発明の一実施例を具体的に説明す
る。

同図において、表示の際の基準となるタイミングパルス
をＲ５１ＥりるＴＶシンクジュネレータ３０のパルスは
表示用カウンタ３１に入力されて表示用のアドレスが弁
生され、このアドレスは表示用アドレスバス３２を介し
てアドレス切替回路３３の一方の入力端に人力されるよ
うに構成されている。

このアドレス１８回路３３で選択された側のアドレスデ
ータは、アドレスバス３４を介して輝度信＠（書き込み
）処理用ブロック３５における表示用メモリＹ　−ＩＩ
　Ａ　Ｉｖ＋　３６　、赤の色信号磨き込み用としての
赤着色処理用ブロック３７における表示用メモリＲ−Ｒ
Ａ　Ｍ　３８　、さらに緑の色信号磨き込み用の緑着色
処理用ブロック３つ及び青の色信号書き込み用の青着色
処理用ブロック４０における図示しない各表示用メモリ
のアドレス端子に印加されるように構成されている。

一方、マイクロコンピュータ部４１は、キャラクタＲＯ
Ｍ４２の文字フォント等のキャラクタを読み出して起点
をずらす等の処理をして上記表示用メモリＹ−ＲＡＭ３
６等に書き込めるように、キャラクタＲｐＭ４２とアド
レスバス４３及びデータバス４４で接続され、このアド
レスバス４３はアドレス切替回路３３の他方の入力端に
接続されている。ここでデータバス４１１１等に斜線を
滴して８と付しであるの１よ、データバス４４等が８本
であることを示づ。

前記マイクロコンピュータ部４１は前記データバス４４
を介する等してキャラクタＲＯ１ｖ１４２から読み出し
た文字フォノ１〜を何ごットシフ１〜させるかという情
報をシフ１へ値（保持）用入出力（Ｉｌｏ）ラッチ４５
に保持さゼ、この保持した値に応じてシフト用ＲＯ’Ｍ
４６は、データバス４４を介してキャラクタＲＯＮＩ＋
　４２から読み出されたパターンデータを取り込み、循
環するようにシフ１〜し、このシフ１〜したデータをデ
ータセレクタ４７の一方のデータ入ノ〕端に出力するよ
うに（に成されている。このデータセレクタ４７の出力
は表示用メモリＹ−ＲＡＭ３６への書き込み期間だ（プ
導通し、その他の場合には高インピーダンスで入出力間
を分離する３ステートバツフア４８を介装したデータバ
ス４９を介して表示用メモリＹ−ＲＡ〜１−夕が読み出
された時、表示ｍ間においては並列データから直列デー
タに変換するＰ／Ｓ変換回路５０に転送されるようにデ
ータバス４９を介して接続されると共に、非表示期間で
書き込み処理がなされるために読み出された時には読み
出したデータを自動的にデータ用ラッチ５１に一時退避
保持させるように構成されている。このデータ用ランチ
５つにデータを保持することは、マイクロコンピュータ
部４′１にｄ５けるプログラム処理の段階に伴ってテバ
イスコントローラ５２から出力させるラッチパルスによ
って自動的に行われる。データ用ラッチ５１のデータは
データバス５３を介してデータセレクタ４７の他方の入
力端に印加されるように接ＶＣされ、前記ラッチ４５の
指示値に応じてシフト用ＲＯＭ４６とデータ用ラッチ５
１のデータとがビット単位で選択出力されるように構成
されている。

又、前記マイクロコンピュータ部４１は、前記データバ
ス４４を介する等して文字〕ｔントの指定文字色を入出
力（Ｉｌｏ＞ラッチ５４に保持さゼ、この保持した指定
色に応じて各着色処理用ブロック３７等におけるロジッ
クアレイ５５等を制御し、例えばＩ１０ラッチ５４に指
定文字色が赤であるどき、ロジックアレイ５５には３ス
テートバツフア４８を介装したデータバス４９を介して
前記データセレクタ４７がらのパターンデータをそのま
まデータセレクタ５６の一方の入力端に印加するように
通し、上記以外の色の指定の助オールｔ〜Ｏ〃（１バイ
！一単位）のディジタル信号を出力するように構成され
ている。

上記赤着色処理用ブロック３７におけるデータセレクタ
５６は３ステートバツフア５７を介装したデータバス５
８を経て表示用メモυＲ−ＲＡ〜１３８のデータ入出力
端子に接続され、表示用メモリＲ−ＲＡＭ３１３はデー
タバス５８を介してＰ／。

Ｓ変換回路５９ど接続されると共に、赤色データ用ラッ
チ６０を介装してデータセレクタ５６の他方のデータ入
力端に接続されている。

上記データセレクタ５６は前記データセレクタ４７と同
様、ラッチ４５の指示随に応じてその選択が制御される
ように構成されている。

上記Ｐ／Ｓ変挽回路５０．５９等の変換された直列デー
タは表示用マトリックス回路６１に入力され、表示期間
に原色信号に変換されて所定の色で着色してＣＲＴ６２
に表示されるように構成されている。

尚、緑着色処理用ブロック３９及び青着色処理用ブロッ
ク４０は赤着色処理用ブロック３７と同−構成とされて
いる。

このように構成された本発明の一実施例の動作を以下に
説明する。

令弟２図に示ずように起点を変えてキャラクタＲＡＭ４
２のキ１１ラクタを表示用メモリＹ−ＲＡＭ３６．Ｒ−
ＲＡＭ３８等に書き込む動作について述べる。

先ずマイクロコンピュータ部４１は、表示エリアの起点
のピッ１ル単位におけるずれ、つまりシフ１−数をシフ
ト値用ｒ１０ラッヂ４５に保持させ、さらに文字色をＩ
１０ラッヂ５４に保持させる。

次にアドレス切替回路３３をマイクロコンビコータ部４
１側のアドレスを選択させるようにして、表示用メモリ
Ｙ−ＲＡＭ３６．Ｒ−ＲＡＭ３８等の各デ゛−夕を読み
出すことにより（この場合３ステー１〜バッファ４８．
５７等は高インピダンス状態となっている。）、これら
読み出したデータは自動的にそれぞれラッチ５１．６０
等に保持される。

このような状態にしてｄ５いて、次にマイクロコンピュ
ータ部４１は、キャラクタＲＯＭ４２から文字フォント
を１バイ１−読み出し、希望のアドレスを有する表示用
メモリにおけるメモリセル（７バイト単位）に書き込む
処理を行う。

この場合、データバス４４には上記文字フォントが１バ
ト出力され、シフ１−用ＲＯＭ４６にはＩ１０ラッチ４
５の指示値の数だけ循環するようにシフトしたパターン
が出力されることになり、データセレクタ４７は上記シ
フトシた指示値により書き込みたい文字フォントの部分
のデータのみ、シフトＲＯＭ４６の出力から選択し、そ
の池のビットは既存のデータが保持されている（可能性
を有する）データ用うッヂ５１の出力を選択出力し、各
３ステートバッファ’４８．５７等を導通して各表示用
メモリＹ−ＲＡＭ３６．Ｒ−Ｒ／ｌイ３８等に入力させ
て、ライトモードにして壽ぎ込む。

この書き込みは、回路構成が文字フガントをシフトし、
ざらに不必′ｒＩＩなピッ１〜のパターンをマスクして
既存のメモリデータと等動的にオア回路を介して既存の
データが消失されないように書き込むことになる。

又、ｒ１０ラッヂ５４によって、！３が指示された色の
ロジックアレイ（例えば符号５５）は、上記データセレ
クタ４７のパターンデータをそのまま出力し、：Ｃ−の
曲のロジックアレイはゝ′Ｏ／／を出力する。これら各
着色処理用ブロック３７，３９．４０におけるラッチ６
０等及びデー少セレクタ５６等によって上記輝度の処理
の場合と同様に、不必要なピッ１−のパターンデータを
マスクし、既存のメモリデータと等動的にオア回路を介
して出き込むことになる。

上記書き込み動作におけるマイクロコンピュータｌ！ｔ
［１４１による処理過程はＭ５図に示ずフローチャート
のようになる。

即ち、表示用メモリの表示エリアに合わせる為、マイク
ロコンピュータ部４１はシフト数をＩ１０ラッチ４５に
出力し、さらに文字色をＩ１０ラッチ５４に出力してそ
れぞれ保持させるようにする。

この状態において、図示のように、書き込み先メモリの
データを読み出し、デー　タ用ラッチ５１等に保持させ
、その後キャラクタＲＯＭ４２の文字フォントを読み出
して表示用メモリに磨き込む処理をすると、既存のデー
タを消失させることなく、表示用メモリＹ−ＲＡＭ３６
．Ｒ−ＲＡＭ３８等に書き込むことができる。この操作
をＮバイトについて行うと、第２図に示す１つのステッ
プが完了する。尚、ＣＲＴ６２への表示は従来例と同様
となるので省略する。

従って、従来例における処理過程に比べ、大幅に短い処
理過程及び短い処理時間で書き込みを行うことができる
。従って高速処理を可能にすると共に、処理容ωの拡大
を可能にする。又、処理過程が簡単化されているので、
信頼性を向上させることにもなる。

尚、本発明は、上述の一実施例における各色信号用のブ
ロック３７，３９．４０はこれに限定されるものでなく
、車−の着色あるいは別の表示色のもの、ざらには複数
の着色のものにも同様に適用できるものである。又、１
バイト単位で処理する場合に限らず他の複数ピッ１〜を
単位として処理する場合にも同様に適用できることは明
らかである。

〔発明の効果〕

以上述べたように本発明によれば、読み出したキャラク
タデータをシフ１−シて出力されたものと、書き込み先
メモリのデータを読み出して既存のデータを保持するラ
ッチとの出力とをデータセレクタを介して既存データを
消失させないようにして表示用メモリに書き込むように
しであるので、化較的簡単な構成によって、起点をずら
して書き込む処理を短時間で行うことができる。又処理
時間が短時間で済むため、処理能力の拡大を可能にする
と共に、処理過程の単純化により信頼性も向上する。

【図面の簡単な説明】

第１図ないし第３図は従来例に係り、第１図は従来のキ
ャラ、フタ表示回路を示す回路図、第２図はキャラクタ
フ４ントを表示用メモリに出き込む場合の各ステップを
示す説明図、第３図は第２図にお【ブる１つのステップ
を行うために、従来例におけるマイクロコンピュータ部
による処理プロセスを示すフローチャート図、Ｍ４図及
び第５図は本発明の一実施例に係り、第４図は本発明の
一実施例のキャラクタ表示回路を示す回路図、第５図は
一実施例における処理プロセスを示ずノロ−チャート図
である。 ３０・・・ＴＶレシンジェネレータ、３１・・・表示用
カウンタ、３３・・・アドレス切替回路、３５・・・輝
度信号（書き込み）処理用ブロック、３６．３８・・・
表示用メモリ、３７・・・赤着色処Ｊｙ用ブロック、３
９・・・緑省色処理用ブロック、４０・・・青着色処理
用ブロック、４１・・・マイクロコンピュータ部、４２
・・・キャラクタＲＯＭ、４３・・・アドレスバス、４
４゜７１９．５３．５８・・・データバス、４５．５４
・・・Ｉ／′○ラッヂラッ６・・・シフ］〜用ＲＯＭ、
４７．５６・・・データセレクタ、５０．５９・・・Ｐ
／Ｓ変挽回路、５１．６０・・・（データ用）ラッチ、
５２・・・デバイスコン！−口〜う、５５・・・ロジッ
クアレイ、６１・・・表示用マ［ヘリックス回路、６２
・・・ＣＲＴ　。 代理）Ｖｆｌ’　Ｔ’ｌ！、　：ｌ：　　則ｊ斤憲（ζ
ｉ（ほか１名）第２図 （ａ） （Ｃ） （９） （ｉ） ｍ　　　　ｒｍ　　　　ｒ−コ １　１　　Ｉ　　１ １　１　１　１ １　１　１　１ １　Ａ　１１ １　１　　ｌ　　１ （ｆ） （ｈ） （ｊ） １　　　１１＋　　　　１

Claims (1)

1. 【特許請求の範囲】 マイクロコンピュータによって制御されて、文字等のキ
   ャラクタが書き込まれているキＶラクタメモリからキ１
   ｔラクタを複数ビット単位で読み出し、表示用の幽き込
   み先メモリに、指定された表示色あるいは起点にて占き
   込むためのキャラクタ表示回路において、表示色を保持
   するラッチ手段と、起点に応じたシフト値を保持するシ
   フト値用ラッチと、前記シフト値用ラッチの出力にて制
   御されて入力されるキャラクタのパターンデータをシフ
   １−シて出力する手段と、書き込み先メモリにお【プる
   前記複数ビット単位で読み出された際の既存のデータを
   退避保持するデータ用ラッチと、前記シフト値用ラッチ
   の出力に応じて前記シフトして出力する手段及びデータ
   用ラッチの出力をビット単位で選択出力するデータセレ
   クタを有する輝度信号書ぎ込み手段と、前記表示色を保
   持するうッチの出力にて前記データセレクタの出ツノデ
   ータに応じて出力が制御されるロジックアレイと、読み
   出された際の既存の、色データを退避保持する色データ
   用ラッチと、前記ロジックアレイ及ヒ・色データ用ラッ
   チの出力を前記シフト値用ラッチの出力にてビット単位
   で選択するデータセレクタとを有する赤、縁及び青等の
   各色信号書き込み手段にお【プる少くとも一つの色信号
   書き込み手段とを具備することを特徴とするキャラクタ
   表示回路。