JPS5958473A - 画像表示優先順位制御回路 - Google Patents
画像表示優先順位制御回路Info
- Publication number
- JPS5958473A JPS5958473A JP57168305A JP16830582A JPS5958473A JP S5958473 A JPS5958473 A JP S5958473A JP 57168305 A JP57168305 A JP 57168305A JP 16830582 A JP16830582 A JP 16830582A JP S5958473 A JPS5958473 A JP S5958473A
- Authority
- JP
- Japan
- Prior art keywords
- brane
- display
- information
- color information
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマルチプレーン表示方式文字図形表示装置によ
るカラー表示面上の表示を、各ブレーン間の表示優先順
位を任意に変更、制御して行なえるようにした画像表示
優先順位制御回路に関する。
るカラー表示面上の表示を、各ブレーン間の表示優先順
位を任意に変更、制御して行なえるようにした画像表示
優先順位制御回路に関する。
文字図形表示装置およびパーソナルコンピュータ等にお
ける画面表示には、通常表示画面を記憶し、再生維持す
るだめの記憶素子すなわちリフレッシュメモリが用いら
れている。この記憶素子には従来は１画面分根度の容量
のものが多く用いられて来たが、記憶素子価格の急激な
低下と上記装置に対する高機能化要求から、次第に複数
両面分の容量のものが主流になる傾向がある。
ける画面表示には、通常表示画面を記憶し、再生維持す
るだめの記憶素子すなわちリフレッシュメモリが用いら
れている。この記憶素子には従来は１画面分根度の容量
のものが多く用いられて来たが、記憶素子価格の急激な
低下と上記装置に対する高機能化要求から、次第に複数
両面分の容量のものが主流になる傾向がある。
かかる高機能化装置においては、第１図に示す様にＲＡ
Ｍを画面単位に分割して画面を記憶させておき１表示の
際これらを重ね合わせ矢印方向から見た状態と等価な画
面を合成表示する方式が考見られている。以下この方式
をマルチブレーン表示方式と称する。なお第１図中の１
．２．３は、そ■ れぞれ、リフレッシュメモリよりなるブレーンを有する
画面を示す。
Ｍを画面単位に分割して画面を記憶させておき１表示の
際これらを重ね合わせ矢印方向から見た状態と等価な画
面を合成表示する方式が考見られている。以下この方式
をマルチブレーン表示方式と称する。なお第１図中の１
．２．３は、そ■ れぞれ、リフレッシュメモリよりなるブレーンを有する
画面を示す。
マルチプレーン方式の画面合成の際、どのブレーンが上
側すなわち優先順位が高いかにより、そのプレーン上に
記憶された画面情報が別のブレーンに記憶された画面情
報の手前側に見える。子画面でも擬似的に奥行を表現で
きるので、擬似３次元表示効果があると称されている。
側すなわち優先順位が高いかにより、そのプレーン上に
記憶された画面情報が別のブレーンに記憶された画面情
報の手前側に見える。子画面でも擬似的に奥行を表現で
きるので、擬似３次元表示効果があると称されている。
この合成を行う方式の一つに、表示情報を文字図形の有
無を表現する輝度情報成分とその文字図形の色を表現す
る色情報成分とに分離し、輝度情報を有する画面しだが
ってブレーンのうち最高の優先順位を有するものの色情
報を合成表示に用い、たとえもっと優先順位が高くても
輝度情報のないブレーンや輝度情報があっても優先順位
の低いブレーンの色情報は無視してしまうと言う合成論
理によシ実際の表示を行う方式がある。
無を表現する輝度情報成分とその文字図形の色を表現す
る色情報成分とに分離し、輝度情報を有する画面しだが
ってブレーンのうち最高の優先順位を有するものの色情
報を合成表示に用い、たとえもっと優先順位が高くても
輝度情報のないブレーンや輝度情報があっても優先順位
の低いブレーンの色情報は無視してしまうと言う合成論
理によシ実際の表示を行う方式がある。
擬似３次元効果を更に効果的に利用するだめに、プレー
ン間の優先順位変更可能な装置も実現可能である。例え
ば第１図中の画面３と画面２の優先順位をときどき逆に
すれば自動車が木立の中へ入ったり、外へ出だりする光
景を表現できる。しかし、従来は優先順位変更を行う方
法が複雑だったため、順位固定の場合が多かった。
ン間の優先順位変更可能な装置も実現可能である。例え
ば第１図中の画面３と画面２の優先順位をときどき逆に
すれば自動車が木立の中へ入ったり、外へ出だりする光
景を表現できる。しかし、従来は優先順位変更を行う方
法が複雑だったため、順位固定の場合が多かった。
第２図は従来の優先順位変更可能な制御回路例のブロッ
ク図である。簡単のだめブレーンは４枚とする。１１〜
１４は、それぞれブレーンＡ−Ｄからの色情報入力端子
、１５〜１日はそれぞれブレーンＡ−Ｄからの輝度情報
入力端子、２２は優先順位を切シ換えるだめの切換回路
、１９〜２１は切換信号の入力端子、２６〜２５は優先
順位切換回路２２によシ選択された輝度情報により色情
報を切シ換える切換回路、２６は選択された色情報の出
力端子である。いま優先順位切換信号１９〜２１にょシ
切換回路２２のスイッチは図示の如く上側に接続されて
いるとする。色情報入力端子１１〜１４から入力された
色情報は選択され、ブレーンＡの色情報は切換回路２５
へ、ブレーンＢの色情報は切換回路２４へ、ブレーンＣ
，Ｄの色情報は切換回路２３へ出力される。また入力端
子１５〜１８から入力された輝度情報は切換回路２２に
より選択されブレーンＡの輝度情報が切換回路２５へ、
ブレーンＢの輝度情報は切換回路２４へ、ブレーンＣの
輝度情報は切換回路２３へ出力される。各切換回路２３
〜２５は輝度情報のある場合は上側に、ない場合は下側
に切り換わるものとすれば、第２図に示す状態ではブレ
ーンＢ、Ｃ，Ｄの文字図形の有無にかかわらず、ブレー
ンＡに文字図形がある場合は、切換回路２５によシブレ
ーンＡの色情報が選択されて出力端子２６へ出力される
。すなわちブレーンＡは、ブレーンＢ、Ｃ，Ｄの上側に
重ね合わせたように合成される。同様にブレーンＢ、Ｃ
についても優先順位が決定される。優先順位を変更した
い場合は、入力端子１９〜２１へ優先順位切換信号を入
力して切換回路２２を切換えればよい。
ク図である。簡単のだめブレーンは４枚とする。１１〜
１４は、それぞれブレーンＡ−Ｄからの色情報入力端子
、１５〜１日はそれぞれブレーンＡ−Ｄからの輝度情報
入力端子、２２は優先順位を切シ換えるだめの切換回路
、１９〜２１は切換信号の入力端子、２６〜２５は優先
順位切換回路２２によシ選択された輝度情報により色情
報を切シ換える切換回路、２６は選択された色情報の出
力端子である。いま優先順位切換信号１９〜２１にょシ
切換回路２２のスイッチは図示の如く上側に接続されて
いるとする。色情報入力端子１１〜１４から入力された
色情報は選択され、ブレーンＡの色情報は切換回路２５
へ、ブレーンＢの色情報は切換回路２４へ、ブレーンＣ
，Ｄの色情報は切換回路２３へ出力される。また入力端
子１５〜１８から入力された輝度情報は切換回路２２に
より選択されブレーンＡの輝度情報が切換回路２５へ、
ブレーンＢの輝度情報は切換回路２４へ、ブレーンＣの
輝度情報は切換回路２３へ出力される。各切換回路２３
〜２５は輝度情報のある場合は上側に、ない場合は下側
に切り換わるものとすれば、第２図に示す状態ではブレ
ーンＢ、Ｃ，Ｄの文字図形の有無にかかわらず、ブレー
ンＡに文字図形がある場合は、切換回路２５によシブレ
ーンＡの色情報が選択されて出力端子２６へ出力される
。すなわちブレーンＡは、ブレーンＢ、Ｃ，Ｄの上側に
重ね合わせたように合成される。同様にブレーンＢ、Ｃ
についても優先順位が決定される。優先順位を変更した
い場合は、入力端子１９〜２１へ優先順位切換信号を入
力して切換回路２２を切換えればよい。
しかし、上記優先順位変更方法は、プレーン数が２枚程
度の場合は比較的簡単（集積回路３〜４個）で実現可能
であるが、６枚以上になると組合せが非常に多くなるた
め切換回路の数が多くなり実用的ではない。本例では優
先順位切換回路２２に７回路で２４接点のものを使う必
要があり、集積回路を用いると約４０個も必要となシ実
用的でない。
度の場合は比較的簡単（集積回路３〜４個）で実現可能
であるが、６枚以上になると組合せが非常に多くなるた
め切換回路の数が多くなり実用的ではない。本例では優
先順位切換回路２２に７回路で２４接点のものを使う必
要があり、集積回路を用いると約４０個も必要となシ実
用的でない。
本発明の目的は、上記従来の回路の如く複雑、大規模に
ならず、複数枚の一プレーンの優先順位を任意に変更で
きる簡単で低価格な画像表示優先順位制御回路を提供す
ることにある。
ならず、複数枚の一プレーンの優先順位を任意に変更で
きる簡単で低価格な画像表示優先順位制御回路を提供す
ることにある。
上記目的を達成するだめに本発明においては、各プレー
ン間の任意に定めた表示優先順位に対し、各ブレーンの
輝度情報の有無のすべての場合を組合わせて、各組合わ
せに対するブレーン合成論理演算をマイクロプロセサに
行わせて結果をＲＡＭに入力させ、このＲＡＭに各ブレ
ーンの実際の輝度情報の有無をアドレスにしてアクセス
して得だ出力により、各ブレーンの色情報の中から実際
の表示に用いる色情報を選択する手段を作動させるよう
にしだ。
ン間の任意に定めた表示優先順位に対し、各ブレーンの
輝度情報の有無のすべての場合を組合わせて、各組合わ
せに対するブレーン合成論理演算をマイクロプロセサに
行わせて結果をＲＡＭに入力させ、このＲＡＭに各ブレ
ーンの実際の輝度情報の有無をアドレスにしてアクセス
して得だ出力により、各ブレーンの色情報の中から実際
の表示に用いる色情報を選択する手段を作動させるよう
にしだ。
以下本発明を第１表と第５図によシ説明する。
第３図は本発明一実施例のブロック図で、また第１表は
、ブレーンＡ、Ｂ、Ｃ，Ｄに、この順に優先順位を与え
、これに各ブレーンの輝度情報ＹＡ、ＹＢ。
、ブレーンＡ、Ｂ、Ｃ，Ｄに、この順に優先順位を与え
、これに各ブレーンの輝度情報ＹＡ、ＹＢ。
Ｙｏ、Ｙ、の有無のすべて（２’＝１６通り）の場合を
組合わせ、各組合わせに対する合成論理演算を行なった
結果り、、Ｄ、と、この合成論理によって実際の表示の
ために各プレーンの色情報ＣＡ、ＣＢ、ｃｏ、ＣＤの中
から選択された色情報との対応を示す表である。説明を
簡単にするため表示プレーンはＡ、Ｂ。
組合わせ、各組合わせに対する合成論理演算を行なった
結果り、、Ｄ、と、この合成論理によって実際の表示の
ために各プレーンの色情報ＣＡ、ＣＢ、ｃｏ、ＣＤの中
から選択された色情報との対応を示す表である。説明を
簡単にするため表示プレーンはＡ、Ｂ。
Ｃ，Ｄの４枚とし、既述の如く表示優先順位はＡが最高
、Ｄが最低とする。第６図で、１１〜１４はプレーンＡ
、Ｂ、Ｃ，Ｄからの色情報ＣＡ Ｉ Ｃｎ 、 Ｃｃ
、 Ｃｎの入力端子、１５〜１８は各プレーンからの輝
度情報ＹＡ、ＹＢ、Ｙｏ、Ｙ、の入力端子、３１．３２
は図示してないマイクロプロセサからブレーン合成論理
演算結果り、、Ｄｏを出力するデータ線、３３〜３６は
マイクロプロセサが前記演算結果を格納すべきアドレス
を指定するアドレス線、６７は４枚のブレーンの色情報
の中から実際の表示に用いる１つを選択する切換回路、
３８はＲＡＭのアドレス線およびデータ線の切換えを行
う切換回路、５９は前記ブレーン合成論理演算結果を記
憶するＲＡＭ、４０は実際の表示に用いる色情報の出力
端子である。本実施例ではプレーン数は４個であるから
切換回路６７で４プレーンの色情報ＣＡ−Ｃ９の中から
１つを選択させるだめには、２進数２桁の信号Ｄ１Ｄｏ
を入力させればよい。例えば′００＃ではＣＡ、”０１
”ではＣＢ、”１０’ではＣ６、”１１”ではＣＤを選
択する。ＲＡＭ３９は、アドレス選択が１６、データが
２で、全部で３２ビツトの小容量ですむ。
、Ｄが最低とする。第６図で、１１〜１４はプレーンＡ
、Ｂ、Ｃ，Ｄからの色情報ＣＡ Ｉ Ｃｎ 、 Ｃｃ
、 Ｃｎの入力端子、１５〜１８は各プレーンからの輝
度情報ＹＡ、ＹＢ、Ｙｏ、Ｙ、の入力端子、３１．３２
は図示してないマイクロプロセサからブレーン合成論理
演算結果り、、Ｄｏを出力するデータ線、３３〜３６は
マイクロプロセサが前記演算結果を格納すべきアドレス
を指定するアドレス線、６７は４枚のブレーンの色情報
の中から実際の表示に用いる１つを選択する切換回路、
３８はＲＡＭのアドレス線およびデータ線の切換えを行
う切換回路、５９は前記ブレーン合成論理演算結果を記
憶するＲＡＭ、４０は実際の表示に用いる色情報の出力
端子である。本実施例ではプレーン数は４個であるから
切換回路６７で４プレーンの色情報ＣＡ−Ｃ９の中から
１つを選択させるだめには、２進数２桁の信号Ｄ１Ｄｏ
を入力させればよい。例えば′００＃ではＣＡ、”０１
”ではＣＢ、”１０’ではＣ６、”１１”ではＣＤを選
択する。ＲＡＭ３９は、アドレス選択が１６、データが
２で、全部で３２ビツトの小容量ですむ。
次に上記優先順位がり、Ｃ，Ｂ、Ａの順に高くなる場合
について、実施例の動作を説明する。各ブレーンの、輝
度情報ＹＡ、 ＹＢ、 Ｙ、 、 Ｙ、が有るか無いか
のすべての場合は第１表に示すように１６通りある。
について、実施例の動作を説明する。各ブレーンの、輝
度情報ＹＡ、 ＹＢ、 Ｙ、 、 Ｙ、が有るか無いか
のすべての場合は第１表に示すように１６通りある。
この各々の場合を上記優先順位に組合わせ、前記ブレー
ン合成論理により、どのブレーンの色情報を選択するこ
とになるかが第１表に示しである。
ン合成論理により、どのブレーンの色情報を選択するこ
とになるかが第１表に示しである。
すなわちＹＡが１ｎの時は最優先となるためＣＡが選択
される。次にＹＡが′０＃の時は第２優先順位のＹＢが
１”の時にＣＢ が選択される。この様に第１表に示
したＹＡ−ＹＤの組合せに対し、合成論理に適合した色
情報を出力端子４０に得るためには、切換回路３７への
制御信号は第１表に示す第１表 り、 Ｄｏであればよいことがわかる。本発明では前記
合成論理演算はマイクロプロセサに行なわせ、演算結果
をアドレス線６３〜３６、データ線５１゜３２を通して
ＲＡＭ３９に書込ませる。この時の切換回路６８の状態
は、第３図に示したのとは反対の側に接続されている。
される。次にＹＡが′０＃の時は第２優先順位のＹＢが
１”の時にＣＢ が選択される。この様に第１表に示
したＹＡ−ＹＤの組合せに対し、合成論理に適合した色
情報を出力端子４０に得るためには、切換回路３７への
制御信号は第１表に示す第１表 り、 Ｄｏであればよいことがわかる。本発明では前記
合成論理演算はマイクロプロセサに行なわせ、演算結果
をアドレス線６３〜３６、データ線５１゜３２を通して
ＲＡＭ３９に書込ませる。この時の切換回路６８の状態
は、第３図に示したのとは反対の側に接続されている。
マイクロプロセサからのデータ１込みが終れば、切換回
路３８を第６図に示す通りの接続に切換え、ＲＡＭ３９
へ各プレーンの実際の輝度情報ＹＡ、 ＹＢ、 Ｙｃ、
Ｙ、の有無（１″か０”）をアドレスとして入力端子
１５〜１８から入力させ、アクセスしたアドレスの記憶
内容り。
路３８を第６図に示す通りの接続に切換え、ＲＡＭ３９
へ各プレーンの実際の輝度情報ＹＡ、 ＹＢ、 Ｙｃ、
Ｙ、の有無（１″か０”）をアドレスとして入力端子
１５〜１８から入力させ、アクセスしたアドレスの記憶
内容り。
Ｄｏ を出力として切換回路５７へ送出させ、第１表に
示しだ対応関係の色情報を出力端子４０に出力させる。
示しだ対応関係の色情報を出力端子４０に出力させる。
すなわちＲＡＭ５９の記憶内容によ９色情報の選択条件
が決定される。上記説明では各プレーン間の優先順位を
Ａ、Ｂ、Ｃ，Ｄの順としだが、この優先順位を任意に変
更して前記合成論理による演算をマイクロプロセサに行
なわせれば、変更した優先順位に適合した出力が得られ
ることは明らかである。マルチブレーンと言っても、一
般にはブレーン数は余シ多く必要ではないし、合成論理
演算の内容も簡単であるから、この演算は表示器への表
示のだめのドツトクロック周期に比して余シ長い時間を
かけずに行うことができ、しかも、第３図に示した回路
の規模やＲＡＭの容量は小さくてすみ、低価格である。
が決定される。上記説明では各プレーン間の優先順位を
Ａ、Ｂ、Ｃ，Ｄの順としだが、この優先順位を任意に変
更して前記合成論理による演算をマイクロプロセサに行
なわせれば、変更した優先順位に適合した出力が得られ
ることは明らかである。マルチブレーンと言っても、一
般にはブレーン数は余シ多く必要ではないし、合成論理
演算の内容も簡単であるから、この演算は表示器への表
示のだめのドツトクロック周期に比して余シ長い時間を
かけずに行うことができ、しかも、第３図に示した回路
の規模やＲＡＭの容量は小さくてすみ、低価格である。
以上説明したように本発明によれば、優先順位切換えの
容易な、特にブレーン数の多い場合にも規模が余り大き
くならない低価格な画像表示優先順位制御回路が得られ
る。まだマイクロプロセサのソフトウェアによｐ優先順
位を任意に切換えられるから、数十枚に及ぶ複雑なブレ
ーン構成にしても容易に操作できる。
容易な、特にブレーン数の多い場合にも規模が余り大き
くならない低価格な画像表示優先順位制御回路が得られ
る。まだマイクロプロセサのソフトウェアによｐ優先順
位を任意に切換えられるから、数十枚に及ぶ複雑なブレ
ーン構成にしても容易に操作できる。
なお優先順位固定の場合に本発明回路を応用すれば、ブ
レーン合成論理演算結果を記憶させる記憶素子はＲＡＭ
の代シにＲＯＭですみ、切換回路の一部も不要になり、
マルチブレーン表示を比較的低価格で実現できる。
レーン合成論理演算結果を記憶させる記憶素子はＲＡＭ
の代シにＲＯＭですみ、切換回路の一部も不要になり、
マルチブレーン表示を比較的低価格で実現できる。
第１図はマルチブレーン方式説明図、第２図は従来の回
路例のブロック図、第３図は本発明一実施例のブロック
図である。 １１．１２，１３．１４・・・それぞれブレーンＡ 、
Ｂ 、 Ｃ。 Ｄからの色情報入力端子、１５，１６，１７．１８・・
・それぞれブレーンＡ−Ｄからの輝度情報入力端子、３
１．５２・・・マイクロプロセサからのデータ線、３３
、３４ 、３５ 、３６・・・マイクロプロセサから
のアドレス線、３７・・・色情報選択切換回路、３８・
・・ＲＡＭのアドレス線およびデータ線の切換回路、３
９・・・ブレーン合成論理演算結果を記憶するＲＡＭ、
４０・・・実際の表示に用いる色情報の出力端子、ＹＡ
、 ＹＢ、、Ｙｏ、 Ｙ、 ・・・ブレーンＡ、Ｂ、Ｃ
，Ｄの輝度情報、ＣＡ、Ｃ；Ｂ、Ｇｏ、Ｃ，・・・ブレ
ーンＡ、Ｂ、Ｃ，Ｄの色情報。 代理人弁理士 薄 １）第１イ幸
路例のブロック図、第３図は本発明一実施例のブロック
図である。 １１．１２，１３．１４・・・それぞれブレーンＡ 、
Ｂ 、 Ｃ。 Ｄからの色情報入力端子、１５，１６，１７．１８・・
・それぞれブレーンＡ−Ｄからの輝度情報入力端子、３
１．５２・・・マイクロプロセサからのデータ線、３３
、３４ 、３５ 、３６・・・マイクロプロセサから
のアドレス線、３７・・・色情報選択切換回路、３８・
・・ＲＡＭのアドレス線およびデータ線の切換回路、３
９・・・ブレーン合成論理演算結果を記憶するＲＡＭ、
４０・・・実際の表示に用いる色情報の出力端子、ＹＡ
、 ＹＢ、、Ｙｏ、 Ｙ、 ・・・ブレーンＡ、Ｂ、Ｃ
，Ｄの輝度情報、ＣＡ、Ｃ；Ｂ、Ｇｏ、Ｃ，・・・ブレ
ーンＡ、Ｂ、Ｃ，Ｄの色情報。 代理人弁理士 薄 １）第１イ幸
Claims (1)
- カラー表示面に、それぞれ、画面を繰返し再生維持する
ため画面各部位の表示要素を文字図形の有無を示す輝度
情報とその色情報に分けて記憶したメモリよシなるブレ
ーンを複数枚と、制御用マイクロプロセサを備え、各部
位の表示を、その部位に輝度情報を有するブレーンのう
ち最高の表示優先順位を有するものの色情報を用いると
いうブレーン合成論理によシ行うマルチブレーン表示方
式文字図形表示装置において、各ブレーン間の任意に定
めた優先順位に対し、各ブレーンの輝度情報の有無のす
べての場合を組合わせた前記合成論理演算をマイクロプ
ロセサに行なわせて結果をＲＡＭに入力させ、このＲＡ
Ｍに各ブレーンの実際の輝度情報の有無をアドレスにし
てアクセスした出力によシ、各ブレーンの色情報の中か
ら実際の表示に用いる色情報を選択する手段を作動させ
るようにしたことを特徴とする画像表示優先順位制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168305A JPS5958473A (ja) | 1982-09-29 | 1982-09-29 | 画像表示優先順位制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168305A JPS5958473A (ja) | 1982-09-29 | 1982-09-29 | 画像表示優先順位制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958473A true JPS5958473A (ja) | 1984-04-04 |
Family
ID=15865553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168305A Pending JPS5958473A (ja) | 1982-09-29 | 1982-09-29 | 画像表示優先順位制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280386A (ja) * | 1987-05-13 | 1988-11-17 | Mitsubishi Precision Co Ltd | 模様発生における色混合方式 |
-
1982
- 1982-09-29 JP JP57168305A patent/JPS5958473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280386A (ja) * | 1987-05-13 | 1988-11-17 | Mitsubishi Precision Co Ltd | 模様発生における色混合方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60220387A (ja) | ラスタ走査表示装置 | |
| JPH0375873B2 (ja) | ||
| US4800380A (en) | Multi-plane page mode video memory controller | |
| US5309173A (en) | Frame buffer, systems and methods | |
| JPH02250132A (ja) | デュアルポートダイナミックメモリ | |
| JPS6061790A (ja) | 表示用制御回路 | |
| JPS5958473A (ja) | 画像表示優先順位制御回路 | |
| JPH06167958A (ja) | 記憶装置 | |
| JPS638476B2 (ja) | ||
| JPS5919993A (ja) | キヤラクタ表示回路 | |
| JPS63206793A (ja) | ビデオ・メモリ・インターフェース回路 | |
| JPS61109097A (ja) | デイスプレイ方式 | |
| JP3833366B2 (ja) | 画像データ記憶装置 | |
| JPH0544680B2 (ja) | ||
| JPH06180574A (ja) | コンピュータ画像処理装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6218595A (ja) | 表示装置 | |
| JPS6159482A (ja) | 表示画面切換え制御方式 | |
| JPS5968781A (ja) | 画像データの優先選択表示方法 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
| JPH0469908B2 (ja) | ||
| JPS615288A (ja) | 多色マルチフレ−ムの画像表示装置 | |
| JPH07117889B2 (ja) | 表示制御装置 |