JPS63206793A - ビデオ・メモリ・インターフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は一般にビデオ表示回路に関し、さらに詳しく
述べればビデオ・コントローラ・チップおよびビデオ・
コントローラ・チップとビデオ・メモリ・チップとの間
の相互接続に関する。

従来技術及び解決しようとする問題点 ビデオ表示回路は表示すべきデータを発１させるプロセ
ッサと、かかるデータを視覚表示する手段を供給するビ
デオ表示デバイスとの間のインターフェースとして働く
。ビデオ表示回路は標準として２つの機能的に別な回路
、すなわちビデオ・コントローラとビデオ・メモリとを
含む。ビデオ・コントローラはプロセッサから表示すべ
きデータを受信し、そのデータをビデオ・メモリに記憶
し、そして要求により、ビデオ・メモリからのデータを
用いてビデオ表示デバイスを駆動する対応するビデオ信
号を発生させる一０視覚表示の変化はビデオ・メモリ内
に記憶されるデータを変えることによって達成される。

陰極線管（ＣＲＴ）または液晶ディスプレイのようなビ
デオ表示デバイスは、表示すべきデータを視覚表示する
ピクセルとして知られる画素の長方形アレイを含むもの
と考えられる。各ピクセルは、ビデオ信号に従ってター
ン・オンされたリターン・オフされる。ピクセルが色で
表示されるならば、ビデオ信号は各ピクセルの色成分を
ターン・オンおよびオフにする。ラスク走査形のビデオ
表示デバイスでは、ビデオ信号はビデオ表示デバイスの
表示面積を反復してカバーする走査順序で水平ラスタ１
１（ピクセルの行）を形成する。

表示すべきデータはしばしば、文字数字テキストおよび
図形表示データのいずれかの一方もしくは両方を含む。

文字数字テキストは標準として、コンピュータ内部で２
つの形、すなわち符号化およびビット・マツプ化の形で
表わされる。文字の組において各文字と組み合わされる
のは、符号および２次元ピット・マツプである。符号化
の形式がコンピュータの処理およびメモリ部分で使用さ
れるのは、符号化の形がビット・マツプ化の形よりも所
要記憶スペースがはるかに少なくて湾むからである。現
在よく使用されている符号化の形の１つはＡＳＣＩＩ　
（＾ｍｃｒｉｃａｎ　５ｔａｎｄａｒｄ　Ｃｏｄｅ　ｆ
ｏｒＩｎｆｏｒｍａＮｏｎ　Ｉｎｔｅｒｃｈａｎｏｅ）
であり、これは文字組の各文字に７ビツトまたは８ビッ
ト符号を割り当てる。

ビデオ表示デバイス内では、文字を視覚表示するピクセ
ルのオン／オフ状態を定める文字ピクセル・データとし
てそれぞれのビット・マツプ化の形で文字が表わされる
。文字ピクセル表示は、文字の視覚表示を定める２次元
ビット・パターンす・なわちマツプである。文字組の各
文字と組み合わされるピクセル・データは、ビデオ・メ
モリの字体（フォント）メモリ部分に記憶される。字体
メモリは、表示し得る種々の文字のすべてに関する文字
ピクセル表示を含む。字体メモリが十分に大きければ、
文字の別なピクセル表示が字体メモリに記憶され、字体
様式の選択が可能になる。

若干のビデオ表示回路はアンダーライン、ブリンキング
、またはインバース・ビデオのようないろいろなオプシ
ョン形式で文字を表示することができる。かかる表示ｒ
ｕ回路では、表示すべき文字の属性符号はビデオ・メモ
リの属性メモリ部分に記憶される。属性符号は特殊表示
オプションのどれを使用するかを特定する。

文字数字デキストを表示するために、ビデオ表示回路の
ビデオ・ｈシトロ−５部分はビデオ°表示デバイスのピ
クセルのオン／オフ状態を定めるビデオ信号を発生させ
る。ビデオ信号は文字を表示するピクセルを行ごとに規
定するデータを含み、隣接する数行のピクセルが各行の
文字を形成する。

ビデオ信号を発生させるために、ビデオ表示回路は各文
字の符号化の形のデータをその対応するピクセル表示に
変換する。各文字について、ビデオ・コントローラは記
憶されている文字符号を読みだすように文字メモリをア
ドレスし、次にこの文字符号を使って字体メモリをアド
レスし、−行の対応する文字ピクセル表示を読みだす。

字体メモリから読み出されたデータはビデオ信号を形成
する。もし、例えば、各文字ピクセル表示のサイズが７
ピクセル幅×９ピクセル高さであるならば、字体メモリ
への各エントリは７ピクセルの状態を定める表示データ
の７ビツトを生じるであろう。

ビデオ・コントローラは１行に含まれる各文字について
このプロセスを繰り返す。文字の行が終りに達すると、
ビデオ・コントローラはその行の第１文字に戻り、次の
隣接行のピクセルについてビデオ信号を発生させる上記
プロセスを繰り返す。

上記の列において、ビデオ・コントローラが各文字につ
いて文字メモリを９回アドレスするのは、各行の文字を
表示するのに９行のピクセルを必要とするからである。

完全な１行の文字のビデオ信号が発生されると、次の行
の文字のビデオ信号は同じ形式で発生される。

表示の属性が使用される場合、ビデオ信号は選択された
表示オプションに従って文字を表示するように変形され
る必要が坐る場合がある。この場合、ビデオ・コントロ
ーラは、文字メモリがアドレスされる度に属性メモリを
アドレスすることによって文字属性データを読みだし、
次に文字ピクセル・データを属性データによって定めら
れる形式に変換しなければならない。

文字データの符号化の形式と対照的に、図形表示データ
は通常ピクセルまたはビット・マツプ化の形式でプロセ
ッサおよびビデオ・メモリ内で表わされ、ここでビデオ
・メモリのメモリ・セルはビデオ表示デバイスのピクセ
ルと１対１で対応する。プロセッサは新しい図形表示デ
ータを組み込むように、ビデオ・メモリに記憶されたピ
クセル・データを周期的に更新する６図形データを表示
するために、ビデオ・コントローラはビデオ・メモリを
単純にセルごとに読みだす。普通、図形表示データの数
ビットはビデオ・メモリから並列に高速レジスタに読み
込まれるが、このレジスタはこれらのビットをビデオ表
示デバイスに直列にシフトする。

コンピータ設計の最近の傾向はビデオ表示デバイスの性
能の向上の要求を高めるに至ったピクセル分解能と色表
示能力の秀れたビデオ表示デバイスを求める要求は、ま
すます高まっている。かかる要求は、ビデオ・メモリの
サイズおよびビデオ・コントローラのデータ処理帯域幅
をいずれも増大させる。もう１つの要求は、コンピュー
タが文字数字および図形データの両方を表示する能力を
備えることである。これはビデオ・コントローラおよび
ビデオ・メモリの設計を複雑にする。電子工業を通じて
もう１つの傾向は、与えられた機能を果たすのに必要な
東積回路チップの数を減少して、コストを下げサイズを
小さくすることである。これらの傾向の総合的な効果と
して、ビデオ表示回路の設計者は高速アクセス・メモリ
に結合された単チップ・ビデオ・コントローラを利用し
、性能上およびコスト面での要求を満たすようになった
。

単チップ・ビデオ・コントローラの設計は、マルチチッ
プ・ビデオ・コントローラの機能をシングルチップに単
に組み込むだけでなく多くの問題を伴う。チップのコス
トは入／出力ビンの数に正比例するので、チップ設計者
はビデオ・コントローラ・チップとプロセッサ、ビデオ
・メモリ、およびビデオ表示デバイスの間の相互接続を
慎重に考慮しなければならない。ビデオ・メモリが２個
以上のデツプから成るものとすれば、ビデオ・メモリに
インターフェースするのに必要なビデオ・コントローラ
・チップのビンの数、ならびにビデオ表示回路の性能は
、ビデオ・メモリ・チップが直接接続されるかまたはバ
スを通して接続されるかによって左右される。直接接続
では、各ビデオ・メモリ・チップについて別のアドレス
およびデータ・ピンが割り肖てられるが、バス接続では
、すべてのビデオ・メモリ・チップで１組のアドレスお
よびデータ・ピンが共有される。直接メモリ接続では、
メモリ・チップのずぺてか同時に呼び出されるが、バス
接続では、共有のアドレスおよびデータ接続により、と
ｌすな場合でも一度に１つだけの選択されたメモリ・チ
ップが呼び出されるに過ぎない。直接接続は全てのビデ
オ・メモリ・チップに対する高速呼出しを可能にするが
、各ビデオ・メモリ・チップについて専用のアドレスお
よびデータ入／出力ビンを必要とし、このことがコスト
を著しく増大させる。バス接続はビンの数およびそれら
に関連するコストを最小にするが、かかる接続はビデオ
・メモリに対する有効呼出し時間を増加するので回路性
能を低下させる。

たとえビデオ・メモリ・チップが直接接続されても、先
行技術のビデオ・コントローラは各文字数字の文字ピク
セル表示の各行を呼び出すのに、フル２メモリ・サイク
ルを必要とする。即ち、最初のメモリ・サイクルでは、
文字メモリ内のメモリ位ｎが呼び出されて、その位置に
記憶された文字符号はビデオ・コントローラによってレ
ジスタまたはラッチに読み込まれる。次のメモリ・す・
イクルでは、文字メモリから読み出された文字符号デー
タによって字体メモリの一部をアドレスし、文字に対応
する文字ピクセル表示をさがし、ビデオ・コントローラ
が発生した行アドレスによって字体メモリの一部をアド
レスし、文字ピクセル表示内の正しい行の位置をさがし
だす。バス接続された属性メモリが使用される場合、属
性データを読むための第３メモリ・サイクルが必要とな
る。

１つの設計法は、メモリの呼出し時間を減少さヒること
によって性能を改善する高速呼出しメモリ・デバイスを
使用することである。２または３メモリ・サイクルが要
求されるので、Ｊ：り高速のメモリ・チップはビデオ表
示回路の性能をかなり向上させる。この方法の欠点は、
このようなメモリにかかる余分なコストである。

ビデオ・コントローラ・チップの設計者はしばしば、コ
ントローラ・チップが文字数字データに加えて図形表示
データをも処理し得るように設計することが求められる
。この点で、ビデオ・コントローラ・チップとビデオ・
メモリ・チップとの間の相互接続は、文字数字および図
形表示データの両方を効率よく転送させなければならな
い。

点を　　するための手 例示される好適な実施例により、本発明はプロセッサに
よって供給された文字符号データを受信・記憶するとと
もに、文字ピクセル・データをビデオ信号の形でビデオ
表示デバイスに供給するビデオ表示回路ならびに方法を
提供する。回路はプロセッサ゛からの文字符号データを
受信するとともに文字ピクセル・データをビデオ表示デ
バイスに゛供給するコントローラ・チップを含み、また
コントローラ・チップに結合されるメモリ・チップをも
含む。メモリ・チップはプロセッサから受付した文字符
号データを記憶する文字メモリ・チップと、文字組の各
文字の文字ピクセル・データ、すなわちビット・マツプ
を記憶する字体メモリ・チップとを含む。文字メモリ・
チップのデータ出力ビンは字体メモリ・チップの数個の
アドレス・ピンに接続されるとともに、コントローラ・
チップにも接続される。字体メモリ・チップのこれらの
アドレス・ピンは、対応する文字符号が字体アドレス・
ピンに供給されるとき文字のビット・マツプを含むメモ
リ・セルのブロックを文字メモリ・チップの内部で選択
する、字体アドレス・ピンを表わす。字体メモリ・チッ
プの他のアドレス・ピンは、コントローラ・チップに接
続されてメモリ・セルの選択されたブロック内で１行の
メモリ・セルを選択する行アドレス・ピンを表わす。

選択された字体メモリ・デツプの記憶場所に記憶された
文字ピクセル・データは貯び出されてビデオ信号を合成
するために使用される。

本方法はプロセッサから文字符号データを受信する段階
と、それを文字メモリ・チップに記憶する段階と、文字
ピクセル・データを字体メモリ・チップからビデオ表示
デバイスに供給する段階とを含む。文字ピクセル・デー
タを供給する段階はさらに、コントローラ・チップによ
って文字メモリ・チップ内の記憶場所をアドレスし、次
にその記憶場所に記憶された文字符号データを文字メモ
リ・チップによって字体メモリ・チップの字体アドレス
・ピンに直接供給し、ざらに字体メモリ・チップのアド
レスされた行に記憶された文字ピクセル・データをコン
トローラ・チップに供給する諸段階を含む。

一段と詳細な実施例では、本発明のビデオ表示回路はさ
らに、文字メモリ・チップに記憶された文字符号データ
の一定の属性を規定する属性データを記憶する属性メモ
リ・チップを含む。文字メモリ・チップおよび属性メモ
リ・チップの両方のアドレス・ピンはコントローラ・チ
ップに共通に接続されているので、両メモリ・チップは
同時にアドレスされる。属性メモリ・チップのデータ・
ピンおよび字体メモリ・チップのデータ・ピンはコント
ローラ・チップに共通に接続されて、コントローラ・チ
ップのビン数を減らしている。

もう１つの実施例では、第４メモリ・チップがコントロ
ーラに結合されて、図形表示データを記憶する特別なメ
モリを提供する。この特別なメ七り・チップのアドレス
・ピンは字体メモリ・チップのアドレス・ピンと共通に
コントローラ・チップに接続されているので、両メモリ
・チップは同時にアドレスされる。特別なメモリ・チッ
プのデータ・ピンは、コントローラ・チップのビン数を
減らすように文字および属性メモリ・チップのアドレス
・ピンの若干と共通にコントローラ・チップに接続され
ている。

本発明の１つの重要な特徴は、コントローラ・チップの
入／出力ピンの数がコントローラ・チップのアドレスお
よびデータ・ピンを重複して使用することにより減少さ
れることである。かかる最小化は経済的なシングルチッ
プ・ビデオ・コントローラの開発にとって重要である。

もう１つの重要な特徴は、文字メモリ・チップが文字メ
モリ・チップのデータ出力信号によって直接アドレスさ
れることである。コントローラ・チップは字体メモリ・
チップをアドレスする前に文字メモリ・チップから文字
符号データを読み出して記憶する必要がないので、文字
ピクセル・データの呼出し時間は、フル２メモリ・サイ
クルから１乃至２メモリ・サイクルの間の期間まで短縮
される。字体メモリ呼出し時間のかかる短縮によって、
特定な形のメモリ・チップからのピクセル・データ・レ
ートが増加されたり、全体のピクセル・データ・レート
は同じでありながらより低速でより安価なメモリ・チッ
プの使用が可能となる。

なおもう１つの重要な特徴は、ビデオ表示回路が文字お
よび図形の両モードで作動し得ることである。図形モー
ドでは、ビット・マツプ化図形メモリとして４個のメモ
リ・チップが利用される。

メモリ・デツプとコントローラ・チップとの間の相互接
続は、文字および属性メモリ・チップに対する直接呼出
しならびに字体および特別メモリ・チップに対する直接
呼出しを可能にする。

水用１ｕｌｌに記載された特徴および利点はすべてを包
含してはおらず、特に多くの追加の特徴および利点は図
面、明細書およびその特許請求の範囲を考慮して当事者
にとつで明白であると思われる。さらに、明細書に使用
される言語が原則として読みやすさと命令的な目的で選
択され、かつ発明の内容を描写したり制限するようには
選択されていないことに注目すべきである。例えば、［
メモリ・チップ」なる語は単一集積回路として使用され
かつ説明されるが、かかる使用および説明はその語の定
義を単一集積回路またはチップのみに制限しようとする
ものではない。したがって、かかる発明の内容を決定す
るには特許請求の範囲にのみ基づかなくてはならない。

友」Ｌｌ 第１図ないし第４図は、本発明の説明するためのいろい
ろな好適の実施例を示す。当業者はここに記載される本
発明の原理から逸脱せずに、ここに示される構造物およ
び方法の別な実施例が使用できることを、下記の説明か
ら容易に認めると思う。

第１図に示される通り、本発明の好適な実施例は、プロ
セッサ（１２）によって供給される文字および図形表示
データを受信・記憶するとともに文字ピクセル・データ
をビデオ信号の形でビデオ表示デバイス（１４）に供給
するビデオ表示回路（１０）である。ビデオ表示回路（
１０）は１個のコントローラ・チップ（１６）と４個の
メモリ・チップ、すなわち文字メモリ・チップ（１８）
、属性メモリ・チップ（２０）、字体メモリ・チップ（
２２）、および特別メモリ・チップ（２４）とをりむ。

メモリ・チップ（１８−２４）とコントローラ・チップ
（１６）との間の相互接続を第１図に関してまず説明し
、次に第２図に関してコントローラ・チップを説明し、
その後でビデオ表示回路の作動を説明する。

４個の各メモリ・チップ（１８−２４）は、アドレス・
ピン（＾）、データ・ピン（ＤＪ　、Ｓ込み可能ビン（
旺）、出力可能ビン（０［）、およびチップ選択ビン（
Ｃ８）を介してコントローラ・チップ（１６）に接続さ
れている。文字メモリ・チップ（１８）および属性メモ
リ・チップ（２０）の両アドレス・ピンはＡ（Ｃ八）で
標示されるビン（これは文字（ｃｈａｒａｃｔｅｒ）Ｊ
３よび属性（ａｔｔｒｉｂｕｔｅ）メモリ・チップ用の
アドレス（ａｄｄｒｅｓｓ）ビンを意味する）でコント
ローラ・チップに共通に接続されている。文字（ｃｈａ
ｒａｃｔｅｒ）メモリ・チップ（１８）のデータ（ｄａ
ｔａ）ビンは口（Ｃ）でコントローラ・チップ（１６）
に接続されているが、属性（ａｔｔｒｉｂｕｔｅ）メモ
リ・チップ（２０）のデータ（ｊａｔａ）ビンはＤ（Ａ
Ｆ）　　（字体（ｊｏｎｔ）メモリ・チップ（２２）に
も接続している）でコントローラ・チップに接続されて
いる。第１図は、１３本のアドレス線と８本のデータ線
を要求する８にＸ８ビツト構造を右するメモリ・チップ
用のアドレスおよびデータ接続における信号線の数を示
１゜もちろＩυ、他のメモリ構造も使用することができ
る。

文字および属性メモリの書込み可能ビンは−Ｆでコント
ローラ°・チップと共通に接続されている。

文字および属性メモリ・チップの出力可能ビンは０Ｆ（
Ｃ）および０Ｅ（Ａ）でそれぞれコントローラ・チップ
と別個に接続されているが、文字および属性メモリ・チ
ップのチップ選択ビンはＣ５（Ｃ）およびＣ８（＾）で
それぞれコントローラ・チップに別個に接続されている
。かくて、文字メモリ・チップ（１８）および属性メモ
リ・チップ（２０）は、別々のデータおよびコントロー
ル線ならびに共通アドレス線を経てコントローラ・チッ
プ（１６）に接続される。

字体メモリ・チップ（２２）および特別メモリ・チップ
（２４）も、別のデータおよびコントロール線ならびに
共通アドレス線を経てコントローラ・チップに接続され
る。字体メモリ・チップ（２２）および特別メモリ・チ
ップ（２４）の両アドレス・ピンのうち数個はＡｔ（Ｆ
Ｅ）　（字体（ｊｏｎｔ）および特別（４ｘｔｒａ）メ
モリ・チップ用の低（１ｏｂ）アドレス（ａｄｄｒｅｓ
ｓ）ビンを表わし、Ｄ（Ｃ）と同じビンである）でコン
トローラ・チップに、かつ文字メ七り・チップ（１８）
のデータ・ピンに、共通に接続されている。これらは以
下にＪ１シク説明される「字体１アドレス・ピンである
。字体メモリ・チップ（２２）および特別メモリ・チッ
プ（２４）の残りのアドレス・ピンはＡ１１（ＦＥ）で
標示されるビン（字体（ｆｏｎｔ）および特別（ｅｘｔ
ｒａ）メモリ・チップ用の高（Ｑｉｇｈ）アドレス（ａ
ｄｄｒｅｓｓ）ビンを表わす）でコントローラ・チップ
（１６）に共通に接続される。これらは以下に詳しく説
明される「行」アドレス・ピンである。字体メモリ・チ
ップ（２２）のデータ・ピンは、属性メモリ・チップ（
２０）のデータ・ピンと共通にコントローラ・チップ（
１６）にＤ（ＡＦ）で接続される。

特別メモリ・チップ（２４）のデータ・ピンは、いくつ
かのＡ（ＣＡ）ビンとしても働＜　Ｄ（ＩＥ）で、文字
および属性メモリ・チップのいくつかのアドレス・ピン
と共通にコントローラ・チップ（１６）に接続される。

字体メモリ・チップおよび特別メモリ・チップの書込み
５（能ビンは−Ｆでコントローラ・チップに共通に接続
される。字体メモリ・チップおよび特別メ［す・チップ
の出力可能ビンは０Ｅ（ＦＥ）でコントローラ・チップ
に共通に接続される一方、字体メモリ・チップおよび特
別メモリ・チップのチップ選択ビンはＣ３（Ｆ）ならび
にＣ３（Ｅ）でそれぞれコントローラ・チップに別個に
接続される。

８に×８ビット・メモリ・チップを使用するここで説明
する実施例では、コントローラ・チップ（１６）とメモ
リ・チップ（１８−２４）との間の相互接続はコントロ
ーラ・チップの４２個のビン、すなわち文字メモリ・チ
ップおよび属性メモリ・チップのアドレス・ピンならび
に特別メモリ・チップのデータ・ピンとしての１３個、
属性メモリ・チップおよびに字体メモリ・チップのデー
タ・ピンならびに字体メモリ・チップおよび特別メモリ
・チップの、低アドレス・ピンとしての８個、字体メモ
リ・チップおよび特別メモリ・チップの高アドレス・ピ
ンとしての５個、チップ選択ビンとしての４個、出力可
能ビンとしての３個、ならびに書込み可能ビンとしての
１個、を使用しＣ３３成される。

コントローラ・チップ（１６）の追加ビン（図示されて
いない）は、プロセッサ（１２）とビデオ表示デバイス
（１４）との相互接続に使用される。

コントローラ・チップ（１６）の回路は第２図に概略表
示されている。コントローラ・チップ（１６）は２つの
基本機能を果たし、１なわち１）文字および図形の画表
示データを記憶・検索するためにプロセッサ（１２）に
よってメモリ・チップ（１ｇ−２４）に対して呼出しを
行い、また２）メモリ・チップに記憶された表示データ
によりビデオ表示デバイス（１４）を駆動するビデオ信
号を発生させる。

コントローラ・チップは、プロセッサ・インターフェー
ス回路（３４）を経てプロセッサ（１２）をメモリ・チ
ップ（１８−２４）に選択接続する４個のマルチプレク
サ（２６）、　（２８）、　（３０）および（３２）を
含む。

またコントローラ・チップは、ビデオ信号の発生中にメ
モリ・アドレスを定めるメモリ・アドレス制御回路（３
６）、およびメモリ・チップからの並列データ・ビット
をビデオ表示デバイス（１４）と両立し得る形のデータ
・ビットの直列ストリームに変換することによってビデ
オ信号を発生させる表示インターフェース回路（３８）
を含む。メモリ・インターフェース制御回路（４０）は
、数個のラッチ（４２−５４）、バッファ　（５６−６
０）　、およびマルチプレクサＢ１−３２）を制御し、
かつ書込み可能、出力可能、およびチップ選択信号を発
生させることにより、メモリ・チップ（１８−２４）に
対する呼出しを調整する。

さらに詳しく述べれば、アドレスはメモリ・アドレス制
御回路（３６）またはプロセッサ・インターフェース回
路（３４）から、マルチプレクサ（３０）、ラッチ（５
２）、バッフｙ　（６Ｇ）、およびビンＡ（Ｃ＾）を経
て、文字メモリ・チップ（１８）および属性メモリ・チ
ップ（２０）に送られる。データはプロセッサ・インタ
ーフェース回路（３４）から、同様にマルチプレクサ（
３０）、ラッチ（５２）、バッフ？（６０）、およびビ
ンＤ（Ｅ）を経て、特別メモリ・チップ（２４）に送ら
れる。データはプロセッサ・インターフェース回路（３
４）から、ラッチ（４８）、バッファ（５８）、および
ビンＤ（ＡＦ）を経て、属性メモリ・チップ（２０）ま
たは字体メモリ・チップ（２２）に送られる。必要な場
合、字体メモリ・チップ（２２）および特別メモリ・チ
ップ（２０の８ビツト低アドレスはプロセッサ・インタ
ーフェース回路（３４）またはメモリ・アドレスＩＩＪ
Ｉ１１回路（３６）から、マルチプレクサ（２８）、ラ
ッチ（４４）、バッファ（５６）、およびビンＡＬ（Ｆ
Ｅ）を経て、字体メモリ・チップ（２２）および特別メ
モ。

す・チップ（２４）に送られることがある。データはプ
ロセッサ・インターフェース回路（３４）から、同様に
マルチプレクサ（２８）、ラッチ（４４）、バッフ？（
５６）、およびビンＤ（Ｃ）を経て、文字メモリ・チッ
プ（１８）に送られる。字体メモリ・チップ（２２）お
よび特別メモリ・チップ（２４）の５ビツト高アドレス
はプロセッサ・インターフェース回路（３４）またはメ
モリ・アドレス制御回路（３６）から、マルチプレクサ
（２６）、ラッチ（４２）、バッファ（６２）およびビ
ンＡ１１（ＦＥ）を経て、字体メモリ・チップ（２２）
および特別メモリ・チップ（２４）に送られる。ビデオ
信号の５本の線は、表示インターフェース回路（３８）
とビデオ表示デバイス（１４）との間の別なルートとし
て、マルチプレクサ（２６Ｌラツチ（４２）、およびバ
ッフｙ　（６２）を経て、コントローラ・チップのビン
Ａ１１（ＦＥ）を介して（第１図に示される）ビデオ表
示デバイス（１４）に送られることがある。

データはまたコントローラ・チップ（１６）によってメ
モリ・チップ（１８−２４）からの信号を受けとる。文
字メモリ・チップ（１８）からのデータはビン０（Ｃ）
、バッファ　（６４）、およびラッチ（４６）を通して
コントローラ・チップ（１６）によって受信される。

属性メモリ・チップ（２０）および字体メモリ・チップ
（２２）からのデータは、ビンＤ（ＡＦ）　、バッファ
（６６）、およびラッチ（５Ｇ）を通して、コントロー
ラ・チップ（１Ｂ）によって受信される。特別メモリ・
チップ（２４）からのデータは、ビン０（Ｅ）、バッフ
ァ（６８）、およびラッチ（５４）を通してコントロー
ラ・チップ（１６）によって受信される。ラッチ（４６
）、および（５４）の出力ビンは、表示プロセッサ・イ
ンターフェース回路（３８）に接続され、データを提供
し、ビデオ信号を発生されており、さらにマルチプレク
サ（３２）にも接続され、データを選択的にプロセッサ
・インターフェース回路（３４）を介し、プロセッサ（
１２）に送る。

ビデオ表示回路（１０）は２つのモード、すなわち文字
モードと図形モードで作動する。文字モード作動の１つ
の段階として、表示すべき各文字の文字符号および属性
はプロセッサ（１２）によってコントローラ・チップ（
１６）に供給され、かつ文字メモリ・チップ（１８）お
よび属性メモリ・チップ（２０）にそれぞれ記憶される
。文字符号データをプロセッサ（１２）から文字メモリ
・チップ（１８）に転送するため、メモリ・インターフ
ェース制御回路（４０）はま込み可能信号（旺）および
文字メモリ・チップ選択信号（Ｃ８（Ｃ））を活性化し
、バッファ（５６）および（６０）を活性化し、これに
よってマルチプレクサ（３０）は、プロセッサ・インタ
ーフェース回路（３４）からのアドレス出力を選択し、
それをラッチ（５２）に接続すると共にマルチプレクサ
（２８）はプロセッサ・インターフェース回路（３４）
からのデータ入力を選択し、それをラッチ（４４）に接
続する。属性データをプロセッサから属性チップ（２０
）に転送するため、メモリ・インターフェース制御回路
（４０）は書込み可能信号（１４Ｅ）および属性チップ
選択信号（Ｃ８（＾））を活性化し、バッファ（５８）
および（６０）を活性化し、これによってマルチプレク
サ（３０）はプロセッサ・インターフェース回路（３４
）からのアドレス線を選択し、それをラッチ（５２）に
接続する。

属性データはプロセッサ・インターフェース回路（３４
）、ラッチ（４８１、およびバッファ（５８）を経て属
性メモリ・チップ（２０）に供給される。

文字組の文字の個別ビット・マツプはプロセッサ（１２
）によってビデオ表示回路（１０）にも供給され、この
字体データは字体メモリ・チップ（２２）に記憶される
。字体データをプロセッサから字体メモリ・チップ（２
０）に転送するため、メモリ・インターフェース制御回
路（４０）は書込み可能信号（ＷＥ）および字体メモリ
・チップ選択信号（Ｃ８（Ｆ））を活性化し、バッファ
（５６）、　（５８）および（６２）を活性化し、これ
によってマルチプレクサ（２６）はプロセッサ・インタ
ーフェース回路（３４）からのアドレス線を選択し、そ
れをラッチ（４２）に接続すると共に、マルチプレクサ
（２８）はプロセッサ・インターフェース回路（３４）
からのアドレス線を選択し、それをラッチ（４４）に接
続する。ビット・マツプ・　゛データはプロセッサ・イ
ンターフェース回路（３４）、ラッチ（４８）、および
バッファ（５８）を経て字体メモリ・チップ（２２）に
供給される。図形表示データは字体メモリ・チップ（２
２）へのデータ転送に似た方法で特別メモリ・チップ（
２４）に転送されるが、ただしデータはプロセッサ・イ
ンターフェース（３４）、マルチプレクサ（３０）、ラ
ッチ（５２）、およびバッファ（６０）を通過する。

上述の書込み動作に加えて、コントローラ・チップ（１
６）はプロセッサ（１２）によるメモリ・チップ（１８
−２４）の内容の読み出しを可能とする。読出し動作は
書込み動作に似ているが、メモリ・チップからのデータ
を捕捉するために別のバッファ（６４）、　（Ｂｅ）、
　（６８）およびラッチ（４６）、　（５０）、　（５
４）が使用される。データはマルチプレクサ（３２）お
よびプロセッサ・インターフェース回路（３４）を経て
プロセッサ（１２）に供給される。

第３図に示される通り、文字メモリ・チップ（１８）の
各メ七り・セル（１４）は属性メモリ・チップ（２０）
の同じアドレスで対応するメモリ・セル（７６）を有す
る。望ましくは１バイトのＡＳＣＩＩ符号ある文字符号
は、表示すべき各文字を表わすように文字メモリに記憶
される。第３図において、ＡＳＣＩＩ符号における数字
「１」である３１の１６進値は、文字メモリ・チップの
アドレスされたメモリ・セル内に記憶される。その文字
の属性符号は同じアドレスで属性メモリ・チップにオプ
ションとして記憶される。属性符号は例えば、表示され
た文字がアンダーラインを付けられたり、ブリンキング
またはインバース・ビデオであることを示す場合等があ
る。属性は、字体メモリ・チップに数個の別な字体が用
意されている場合、字体の選択をも示すようにすること
ができる。

文字組の文字の別個なビット・マツプは、字体メモリ・
チップ（２２）にあるメモリ・セル（１８）のブロック
に記憶される。第３図に示された例では、数字「１」は
１６ビツト×８ビツトの２准ビツト・マツプによって表
わされる。各メモリ・セルは、視覚表示の対応するピク
セルが照らされるか否かにより、１またはＯの値を含む
。文字ビット・マツプは一度に１個のメモリ・セルでは
なく、一度に１行をアドレスされる。各１６行のビット
・マツプは８個のメモリ・セルを含む。

字体メモリ・チップ（２２）にあるビット・マツプ・デ
ータは、文字メモリ・チップ（１８）に記憶された文字
符号データとコントローラ・チップ（１６）のメモリ・
アドレス制御回路（３６）によって供給された行アドレ
スとの組合せによりアドレスされる。

文字メモリ・チップに記憶された８ビツト値は、行アド
レスを字体メモリ・チップの字体アドレス・ピンに直接
供給する。この８ビツト値は字体メモリ内で、字体メモ
リに記憶された文字符号のビット・マツプを見つけ出す
。４ビット行アドレスは、コントローラ・チップ（１６
）のメモリ・アドレス制御回路（３６）によって字体メ
モリ・チップの行アドレス・ピンに供給される。この４
ビツト値はビット・マツプ内の特定の行を見つけ出す。

１個またはそれ以上の別の字体が字体メモリ・チップに
記憶されるならば、コントローラ・チップからの字体選
択信号は字体を選択する字体アドレス・ピンにち供給さ
れる。

文字モードの作動におけるもう１つの段階として、ビデ
オ表示回路（１０）は文字ピクセル・データの形をした
ビデオ信号を発生させる。ビデオ信号は、ビデオ・メモ
リに記憶された文字およぞ属性データによりビデオ表示
デバイス（１４）のピクセルの状態を定めるビットの直
列ストリームである。

第４図に示される通り、ビデオ表示デバイスの表示スク
リーンはピクセル（８２）の矩形アレイに順次仕切られ
る文字ブロック（８０）の矩形アレイに仕切られている
。例えばビデオ表示デバイスは、各行が８０文字を含む
２５行の文字を表示できるものとする。各文字ブロック
は字体メモリ・チップ（２２）に記憶される文字ビット
・マツプに含まれる同数のピクセル、すなわち１６行×
８列のピクセルを有する。この例では、各文字ブロック
はかくて合計４００行（２５ｘ１６）　ｘ　６４０列（
８０Ｘ　８　）のピクセルを含む。

ビデオ表示回路（１Ｇ）は、ピクセルの水平行ずなわち
走査線を形成するビデオ信号を発生させる。

各走査線はその行にある全ピクセルの状態を定め、次の
走査線は次の行にある全ピクセルの状態を定め、以下同
様である。ビデオ信号は、ビデオ表示デバイスの各走査
線の走査方向に沿うピクセルを定めるビットの直列スト
リームである。上記の例は各行の文字を定める１６木の
走査線、および２５行の文字の完全スクリーンを定める
４００本の走査線を要求する。

ビデオ信号を発生させるために、コントローラ・チップ
（１６）はまず文字メモリ・チップ（１８）および属性
メモリ・チップ（２０）をアドレス、次に字体メモリ・
チップ（２２）をアドレスして、表示すべき各文字のビ
ット・マツプにある各行を読む。

まず、コントローラ・チップ（１６）のメモリ・アドレ
ス制御回路（３６）は表示すべき文字の文字メモリ・チ
ップ（１８）および属性メモリ・チップ（２０）におけ
るアドレスを決定し、メモリ・インターフェース制御回
路（４０）はＣ３（Ｃ）およびＣ８（＾）チップ選択信
号ならびに０Ｅ（Ｃ）および０［（＾）出力可能信号を
活性化し、これによってメモリ・インターフェース制御
回路（４０）がマルチプレクサ（３０）に文字メモリ・
チップ（１８）および属性メモリ・チップ（２０）のア
ドレス・ピンにアドレスを送るようにさせる。メモリ・
アドレス制御回路（３６）は、マルチプレクサ（２６）
を経て字体メモリ・チップ（２２）に供給される現行の
行アドレスをも決定する。次に、文字メモリ・チップ（
１８）および属性メモリ・チップ（２０）がデータ呼出
しサイクルを完了してから、文字メモリ・チップはその
文字符号データを字体メモリ・チップの字体アドレス・
ピンに供給し、属性メモリ・チップ（２０）は、コント
ローラ・チップに属性データを供給し、コント【］−ラ
・チップがこのデータを読みこむ。メモリ・インターフ
ェース制御回路（４０）はそのとき属性メモリ・チップ
選択および出力可能信号Ｃ５（＾）ならびにＯ［（八）
を不活性化し、また字体メモリ・チップ選択および出力
可能信号Ｃ３（ｒ）　／、≧らびに０Ｆ（Ｆ［）を活性
化する。それから、コントローラ・チップは字体メモリ
・チップからの選択された行の文字ピクセル・データを
読みだし、表示インターフェース回路（３８）は文字ピ
クセル・データを直列化し、かつそれを選択された属性
に従って処理することによってビデオ信号に変換する。

かくて、文字モードでは、文字および字体メモリ・チッ
プの２呼出しサイクルが重複して、ビデオ表示回路（１
０）の動作速度を向上さゼる。コントローラ・チップが
文字メモリ・チップからの文字符号データを読み、次に
それを字体メモリ・チップに送り返えしてはならないの
は、文字符号データが文字メモリ・チップのデータ・ピ
ンから字体メモリ・チップの字体アドレス・ピンに直接
進むからである。また、属性メモリ・チップからの属性
データおよび字体メモリ・チップからの文字ピクセル・
データは同じビンを通ってコントローラ・チップに入り
、それによってコントローラ・チップをメモリ・チップ
にインターフェース接続−するのに要するビンの数が減
少される。

図形モードでは、プロセッサ（１２）はビデオ表示回路
にビットごとの図形データを供給するが、これはそのと
き４個のメモリ・チップ（１８−２４）に記憶される。

ビデオ信号を発生させるために、コントローラＣ１６）
は多対のメモリ、すなわち文字および属性メモリ・チッ
プ（１８と２０）ならびに字体および特別メモリ・チッ
プ（２２と２４）から記憶済の図形データを読む。多対
のメモリ・チップは共通のアドレス線および別々のデー
タ線に結合されているので、コントローラ・チップは各
メモリ呼出しサイクルごとに１６ビツトの図形データを
読むことができる。図形モードでは、字体メモリ・チッ
プは、文字モードの場合の文字メモリ・チップ（１８）
ではなく、コントローラ・チップ（１６）からもっばら
アドレスされる。

本発明の別の実施例は、コントローラ・チップ（１６）
とビデオ表示デバイス（１４）との間に追加の相互接続
を提供する。上述の通り、コントローラ・チップ（１６
）の＾Ｈ（ＦＥ）ビンは呼出しサイクルの第２部分の間
のみ字体メモリ・チップ（２２）を呼出すことを要求さ
れる。呼出しサイクルの第１部分では、コントローラ・
チップが文字および属性メモリ・チップ（１８と２０）
を呼出しているとき、５個のＡＩ（ＦＥ）ビンはビデオ
表示デバイス（１４）に追加の情報を中継するような、
他の目的で使用されることがある。マルチプレクサ（２
６）は、呼出しサイクルの第１部分の間に表示インター
フェース回路（３８）からの所定のビデオ信号Ａ１１（
ＦＩＥ）ビンに、また呼出しサイクルの第２部分の間に
メモリ・アドレス制御回路（３６）からのアドレス信号
をＡＩ（ＦＥ）ビンに、選択的に接続するのに使用され
る。かかる多重動作は、コントローラ・チップ（１６）
のビン数を増加せずにビデオ表示回路（１０）とビデオ
表示デバイス（１４）との間に追加の相互接続を提供す
る。

上記の説明から、ここに開示された発明はプロセッサに
よって供給された文字符号データを受信・記憶し、かつ
ビデオ信号の形をした文字ピクセル・データをビデオ表
示デバイスに供給する、新しい有利なビデオ表示回路な
らびに方法を提供することが明白であると思う。当業者
によって理解されると思われるが、本発明はその主旨や
基本特性から逸脱せずに他の特有な形で具体比重ること
ができる。例えば、本発明の各メモリ・チップは別個の
集積回路を必要としない。数個の請求されたメモリ・チ
ップは、コントローラ・チップとの指定された相互接続
を右する単一の、モノリシック・メモリ・デバイスに組
み合わせることができる。他方では、請求された各メ七
り・チップは実際に数個の集積回路で構成することがで
きる。

かくて、「メモリ・チップ」なる語は単一の、モノリシ
ック集積回路のみに制限されるものと解してはならない
。さらに一般的に述べれば、本発明の開示は特許請求の
範囲に示される本発明の詳細な説明するものであるが、
それを制限しようとするものではない。

【図面の簡単な説明】

第１図は本発明によるビデオ表示回路の相互接続を示す
ブロック図、第２図は第１図のビデオ表示回路のコント
ローラ・チップの概略ブロック図、第３図は第１図のビ
デオ表示回路のメモリ・チップのある記憶場所の図、第
４図は第１図のビデオ表示回路に結合されるビデオ表示
デバイスの一部を表わす図である。 １０・・・ビデオ表示回路 １２・・・プロセッサ １４・・・表示デバイス １６・・・コントローラ・チップ １８・・・文字メ℃す ２０・・・属性メモリ ２２・・・字体メモリ ２４・・・特別メモリ

Claims (16)

【特許請求の範囲】
1. （１）プロセッサによって供給された文字符号データを
   受信・記憶するとともに文字ピクセル・データをビデオ
   表示デバイスに供給するのに使用できるビデオ表示回路
   であつて、文字符号データがどの文字を視覚表示すべき
   かを定めかつ文字ピクセル・データが文字ピクセル表示
   を定める前記回路において： プロセッサから文字符号データを受信して、文字ピクセ
   ル・データをビデオ表示デバイスに供給するコントロー
   ラ・チップと； 前記コントローラ・チップに結合されたメモリ装置の文
   字メモリに表示すべき文字の文字符号データを記憶する
   とともに前記メモリ装置の字体メモリに文字組のすべて
   の文字の文字ピクセル・データを記憶するのに使用でき
   る前記メモリ装置であり、前記文字メモリは前記コント
   ローラ・チップに接続されたアドレスおよびデータ・ピ
   ンを含みかつプロセッサから受信した文字符号データを
   記憶するのに使用でき、前記字体メモリは文字組の各文
   字に関する文字ピクセル・データをメモリ・セルのブロ
   ック内に記憶するのに使用でき、前記字体メモリは字体
   アドレス・ピンに加えられる文字符号を有する文字に対
   応するメモリ・セルのブロックを選択する前記字体アド
   レス・ピンを含みかつメモリ・セルの前記ブロック内に
   ある１行のメモリ・セルを選択する行アドレス・ピンを
   含み、また前記字体メモリのデータ・ピンおよび前記行
   アドレス・ピンは前記コントローラ・チップに接続され
   かつ前記字体メモリの前記字体アドレス・ピンおよび前
   記文字メモリの前記データ・ピンは前記コントローラ・
   チップに共通に接続される、前記メモリ装置とを含むこ
   とを特徴とするビデオ表示回路。
2. （２）前記コントローラ・チップに接続されたアドレス
   およびデータ・ピンを有しかつプロセッサから受信した
   属性データを記憶するのに使用できる属性メモリであり
   、ここで属性データは対応するアドレスで前記文字メモ
   リに記憶された文字の属性を識別し、前記属性メモリの
   前記アドレス・ピンおよび前記文字メモリの前記アドレ
   ス・ピンは前記コントローラ・チップに共通に接続され
   る、前記属性メモリをさらに含むことを特徴とする特許
   請求の範囲第１項記載による回路。
3. （３）前記字体メモリの前記データ・ピンの１個以上は
   前記属性メモリの前記データ・ピンの１個以上と共通に
   前記コントローラ・チップに接続され、また前記コント
   ローラ・チップは属性データを交互に前記属性メモリー
   に供給したり前記属性メモリーから受信して前記字体メ
   モリから文字ピクセル・データを受信し得る装置をさら
   に含む、ことを特徴とする特許請求の範囲第２項記載に
   よる回路。
4. （４）プロセッサによつて供給された文字符号データを
   受信・記憶するとともに文字ピクセル・データをビデオ
   表示デバイスに供給する文字モードで使用でき、かつプ
   ロセッサによつて供給された固形表示データを受信し、
   図形表示データを前記文字および字体メモリに記憶し、
   図形表示データをビデオ表示デバイスに供給する図形モ
   ードで使用でき、前記回路はさらにデータ・ピンおよび
   アドレス・ピンを経て前記コントローラ・チップに接続
   される特別メモリを含み、また前記特別メモリの前記ア
   ドレス・ピンおよび前記字体メモリの前記アドレス・ピ
   ンは前記コントローラ・チップに共通に接続され、前記
   特別メモリはプロセッサによつて供給された図形表示デ
   ータの一部を記憶しかつその図形表示データを前記字体
   メモリに記憶された図形表示データと並列に前記コント
   ローラ・チップに供給するのに使用できる、ことを特徴
   とする特許請求の範囲第１項記載による回路。
5. （５）前記コントローラ・チップに接続されたデータ・
   ピンを有しかつ前記コントローラ・チップに前記文字メ
   モリの前記アドレス・ピンと共通に接続されたアドレス
   ・ピンを有する属性メモリであり、前記属性メモリは前
   記回路が前記文字モードで作動するとき対応するアドレ
   スで前記文字メモリに記憶された文字の属性を識別する
   属性データを記憶し、また前記属性メモリはプロセッサ
   によつて供給された図形表示データを記憶して前記回路
   が前記図形モードで作動するとき図形表示データを前記
   文字メモリに記憶された図形表示データと並列に前記コ
   ントローラ・チップに供給する、前記属性メモリをさら
   に含むことを特徴とする特許請求の範囲第４項記載によ
   る回路。
6. （６）前記特別メモリの前記データ・ピンの１個以上は
   前記属性および文字メモリの前記アドレス・ピンの１個
   以上と共通に前記コントローラ・チップに接続され、前
   記文字メモリの前記データ・ピンの１個以上は前記属性
   メモリの前記データ・ピンの１個以上と共通に前記コン
   トローラ・チップに接続され、また前記コントローラ・
   チップはさらにアドレス・データを交互に前記属性およ
   び文字メモリの前記アドレス・ピンに供給しかつ図形表
   示データを前記特別メモリから受信し得る装置を含むと
   ともにデータを交互に前記属性メモリの前記データ・ピ
   ンに受信したり前記データ・ピンから受信して文字ピク
   セル・データまたは図形表示データを前記字体メモリか
   ら受信しうる装置を含む、ことを特徴とする特許請求の
   範囲第５項記載による回路。
7. （７）前記字体メモリはさらに文字組の文字に関する選
   択的文字ピクセル・データを含むメモリ・セルの選択的
   ブロックを選択するために前記コントローラ・チップに
   接続された字体選択アドレス・ピンを含む、ことを特徴
   とする特許請求の範囲第１項記載による回路。
8. （８）前記字体メモリの前記行アドレス・ピンはビデオ
   表示デバイスに結合された信号線と共通に接続され、ま
   た前記コントローラ・チップは前記字体メモリに行アド
   レスを選択的に供給しかつデータを前記信号線を経てビ
   デオ表示デバイスに供給する多重装置を含む、ことを特
   徴とする特許請求の範囲第１項記載による回路。
9. （９）プロセッサによつて供給された文字符号データお
   よび属性データを受信・記憶しかつ対応する文字ピクセ
   ル・データをビデオ表示デバイスに供給する文字モード
   で使用でき、またプロセッサによつて供給された図形表
   示データを受信・記憶しかつ図形表示データをビデオ表
   示デバイスに供給する図形モードで使用できるビデオ表
   示回路において、文字符号データは表示すべき文字を識
   別し、属性データは表示すべき文字の属性を識別し、文
   字ピクセル・データは表示すべき文字のピクセル表示を
   定め、図形表示データは表示すべき図形情報のピクセル
   表示を定める前記回路であつて： プロセッサからの文字符号データおよび図形表示データ
   を受信して、文字ピクセル・データおよび図形表示デー
   タをビデオ表示デバイスに供給するコントローラ・チッ
   プと； 前記コントローラ・チップに結合されて、表示すべき文
   字の文字符号データおよび文字組にあるすべての文字の
   文字ピクセル・データを記憶する文字モードで使用でき
   、かつ図形表示データを記憶する図形モードで使用でき
   るメモリ装置とを含み； ここで前記メモリ装置は文字メモリ・チップと、属性メ
   モリ・チップと、字体メモリ・チップと、特別メモリ・
   チップとを含み； 前記文字メモリ・チップは前記コントロー ラ・チップに接続されたアドレスおよびデータ・ピンを
   含み、前記文字メモリ・チップは文字符号データを記憶
   する文字モードで使用できかつ図形表示データの一部を
   記憶する図形モードで使用でき； 前記属性メモリ・チップは前記コントロー ラ・チップに接続されたデータ・ピンと、前記文字メモ
   リ・チップの前記アドレス・ピンと共通に前記コントロ
   ーラ・チップに接続されたアドレス・ピンとを含み、前
   記属性メモリ・チップは対応するアドレスで前記文字メ
   モリ・チップに記憶された文字の属性データを記憶する
   文字モードで使用でき、かつ図形表示データの一部を記
   憶して図形表示データを前記文字メモリ・チップと並列
   に前記コントローラ・チップに供給する図形モードで使
   用でき； 前記字体メモリ・チップは前記属性メモリ・チップの前
   記データ・ピンと共通に前記コントローラ・チップに接
   続されたデータ・ピンを含み、かつ前記文字メモリ・チ
   ップの前記データ・ピンと共通に前記コントローラ・チ
   ップに接続された字体アドレス・ピンを含み、前記字体
   メモリ・チップは文字組の文字に関する文字ピクセル・
   データをメモリ・セルのブロックに記憶する文字モード
   で使用できかつ図形表示データの一部を記憶する図形モ
   ードで使用でき、この場合文字モードでは前記文字メモ
   リ・チップは前記文字メモリ・チップに記憶された文字
   符号に対応するメモリ・セルのブロックを選択するため
   に前記文字アドレス・ピンに文字符号データを加え、ま
   た前記行アドレス・ピンはメモリ・セルの前記ブロック
   内で１行のメモリ・セルを選択し； 前記特別メモリ・チップは前記字体メモリ・チップの前
   記アドレス・ピンと共通に前記コントローラ・チップに
   接続されたアドレス・ピンと、前記属性および文字メモ
   リ・チップの前記アドレス・ピンの１個以上と共通に前
   記コントローラ・チップに接続されたデータ・ピンとを
   含み、前記特別メモリ・チップは図形表示データの一部
   を記憶しかつ図形表示データを前記字体メモリ・チップ
   と並列に前記コントローラ・チップに供給する図形モー
   ドで使用でき； また前記コントローラ・チップはさらにデータを前記属
   性メモリ・チップの前記データ・ピンに択一的に供給し
   たり前記データ・ピンから受信しかつ前記文字メモリ・
   チップの前記データ・ピンにデータを供給したり前記デ
   ータ・ピンからデータを受信し得る装置を含み、かつ前
   記属性および文字メモリ・チップの前記アドレス・ピン
   にアドレス・データを択一的に供給しかつ前記特別メモ
   リ・チップから図形表示データを受信し得る装置を含む
   、 ことを特徴とするビデオ表示回路。
10. （１０）プロセッサによつて供給された文字符号データ
    を受信・記憶するとともに文字ピクセル・データをビデ
    オ表示デバイスに供給する方法において、文字符号デー
    タは表示すべき文字を識別しかつ文字ピクセル・データ
    は表示すべき文字のピクセル表示を定める前記方法であ
    って： プロセッサからの文字符号データをコント ローラ・チップによつて受信しかつ文字符号データを文
    字メモリに記憶する段階と； 文字組の文字に関する文字ピクセル・データをメモリ・
    セルのブロックに記憶するのに使用できる字体メモリか
    ら前記コントローラ・チップによりビデオ表示デバイス
    に文字ピクセル・データを供給する段階において、前記
    文字メモリにより字体アドレス・ピンに供給された文字
    符号データは対応する文字のピクセル表示を見つけ出す
    働きをし、また前記コントローラ・チップにより行アド
    レス・ピンに供給された行アドレスは前記ピクセル表示
    内の行を見つけ出す前記文字ピクセル・データを供給す
    る段階とを含み；そして 前記文字ピクセル・データを供給する前記段階は前記コ
    ントローラ・チップによつて前記文字メモリ内の記憶場
    所をアドレスする段階と、前記記憶場所に記憶された文
    字符号データを前記文字メモリによって前記文字メモリ
    の前記字体アドレス・ピンに直接供給する段階と、前記
    コントローラ・チップによつて前記字体メモリの前記行
    アドレス・ピンに行アドレスを供給する段階と、さらに
    前記コントローラ・チップおよび前記文字メモリによつ
    て選択されたアドレスで字体メモリに記憶された文字ピ
    クセル・データをコントローラ・チップに供給する段階
    を含む、 ことを特徴とする方法。
11. （１１）プロセッサによって供給された文字符号データ
    および属性データを受信・記憶するとともに文字ピクセ
    ル・データをビデオ表示デバイスに供給する特許請求の
    範囲第１０項記載による方法において、属性データは前
    記文字メモリに対応するアドレスで記憶された文字の属
    性を識別し、前記方法はさらにプロセッサからの属性デ
    ータを前記コントローラ・チップによつて受信する段階
    と属性メモリに属性データを記憶する段階とを含み、前
    記属性メモリは前記文字メモリのアドレス・ピンと共通
    に前記コントローラ・チップに接続されたアドレス・ピ
    ンを有し、前記文字メモリの記憶場所をアドレスする前
    記段階は前記属性メモリの対応する記憶場所を同時にア
    ドレスする段階を含み、かつ文字符号データを供給する
    前記段階は前記コントローラ・チップに対応する属性デ
    ータを同時に供給する段階を含む、ことを特徴とする方
    法。
12. （１２）前記字体メモリの１個以上のデータ・ピンは前
    記属性メモリの１個以上のデータ・ピンと共通に前記コ
    ントローラ・チップに接続され、前記コントローラ・チ
    ップから属性データを受信する前記段階は前記属性メモ
    リに書込み可能信号を供給する段階を含み、また前記コ
    ントローラ・チップに文字ピクセル・データを供給する
    前記段階は前記字体メモリに出力可能信号を供給する段
    階を含む、ことを特徴とする特許請求の範囲第１１項記
    載による方法。
13. （１３）プロセッサによつて供給された文字符号データ
    を受信・記憶するとともに文字モードでの作動中に文字
    ピクセル・データをビデオ表示デバイスに供給する特許
    請求の範囲第１０項記載による方法であつて、図形モー
    ドでの作動中にプロセッサにより供給された図形表示デ
    ータを受信する段階と、前記文字および字体メモリなら
    びに特別メモリに図形表示データを記憶する段階と、ビ
    デオ表示デバイスに図形表示データを供給する段階とを
    さらに含み、前記特別メモリは前記コントローラ・チッ
    プに接続されたデータ・ピンを含みかつ前記字体メモリ
    の前記アドレス・ピンと共通に前記コントローラ・チッ
    プに接続されたアドレス・ピンを含み、前記特別メモリ
    は図形表示データの一部を記憶するとともに前記字体メ
    モリと並列に前記コントローラ・チップに図形表示デー
    タを供給するのに使用できる、ことを特徴とする方法。
14. （１４）プロセッサによって供給された文字符号データ
    を受信・記憶するとともに文字モードでの作動中に文字
    ピクセル・データをビデオ表示デバイスに供給する特許
    請求の範囲第１３項記載による方法において、属性デー
    タは前記文字メモリ内の対応するアドレスで記憶された
    文字の属性を識別し、前記方法はさらに文字モードでの
    作動中にプロセッサからの属性データを前記コントロー
    ラ・チップによつて受信する段階と属性データを属性メ
    モリに記憶する段階とを含み、前記属性メモリは前記文
    字メモリのアドレス・ピンと共通に前記コントローラ・
    チップに接続されたアドレス・ピンを有し、文字モード
    での作動中に前記文字メモリ内の記憶場所をアドレスす
    る前記段階は前記属性メモリの対応する記憶場所を同時
    にアドレスする段階を含みかつ文字符号データを供給す
    る前記段階は対応する属性データを前記コントローラ・
    チップに同時に供給する段階を含み、また図形モードで
    の作動中に図形表示データを記憶する前記段階は前記属
    性メモリに図形表示データの一部を記憶する段階を含み
    かつ図形データを供給する前記段階は前記属性メモリか
    らの図形表示データを前記文字メモリからの図形表示と
    並列に前記コントローラ・チップに供給する段階を含む
    、ことを特徴とする方法。
15. （１５）文字ピクセル・データを供給する前記段階はさ
    らに文字組の文字に関する択一の文字ピクセル・データ
    を含むピクセル・セルの択一のブロックを選択するため
    に前記字体メモリの字体選択アドレス・ピンに字体選択
    信号を供給する段階を含む、ことを特徴とする特許請求
    の範囲第１０項記載による方法。
16. （１６）文字モードでの作動中にプロセッサによって供
    給された文字符号データおよび属性データを受信・記憶
    するとともに文字ピクセル・データをビデオ表示デバイ
    スに供給し、かつ図形モードでの作動中にプロセッサに
    よつて供給された図形表示データを受信・記憶するとと
    もに図形表示データをビデオ表示デバイスに供給する方
    法において、文字符号データは表示すべき文字を識別し
    、属性データは表示すべき文字の属性を識別し、文字ピ
    クセル・データを表示すべき文字のピクセル表示を定め
    、図形データは図形情報のピクセル表示を定め；文字モ
    ードでの作動中に前記方法は： 文字符号データをコントローラ・チップによって受信す
    るとともにそれに結合された文字メモリ・チップに文字
    符号データを記憶する段階と；その後 前記文字メモリ・チップおよび前記属性メモリ・チップ
    内の２つの対応する記憶場所を前記コントローラ・チッ
    プによつて同時にアドレスする段階であり、前記文字メ
    モリ・チップおよび前記属性メモリ・チップのアドレス
    ・ピンは前記コントローラ・チップに共通に接続される
    前記アドレス段階と； 文字符号データを前記文字メモリ・チップおよび前記コ
    ントローラ・チップに結合された字体メモリ・チップの
    字体アドレス・ピンに供給しかつ対応する属性データを
    前記コントローラ・チップに供給する段階であり、前記
    文字符号データは文字メモリ・チップにより前記字体メ
    モリ・チップに直接供給される前記供給段階と； 前記字体メモリ・チップの行アドレス・ピンに行アドレ
    スを供給するとともに出力可能信号を前記コントローラ
    ・チップによって前記字体メモリ・チップに供給する段
    階と； さらに前記コントローラ・チップおよび前記メモリ・チ
    ップによって選択されたアドレスで字体メモリ・チップ
    に記憶された文字ピクセル・データをコントローラ・チ
    ップに供給する段階であり、前記文字メモリ・チップお
    よび前記属性記憶チップのデータ・ピンは前記コントロ
    ーラ・チップに共通に接続される前記供給段階とを含み
    ； また図形モードでの作動中に前記方法は： 図形表示データを前記コントローラ・チップによって受
    信する段階と； 前記文字メモリ・チップ、前記属性メモリ・チップ、前
    記字体メモリ・チップ、および特別メモリ・チップに図
    形表示データを記憶する段階において、前記特別メモリ
    ・チップは前記コントローラ・チップに接続されたデー
    タ・ピンおよび前記字体メモリ・チップの前記アドレス
    ・ピンと共通に前記コントローラ・チップに接続された
    アドレス・ピンを含む前記記憶段階と；その後 前記文字メモリ・チップおよび前記属性メモリ・チップ
    を同時にアドレスすることよって図形表示データをビデ
    オ表示デバイスに供給するとともに前記コントローラ・
    チップに並列にそこに記憶された図形表示データを供給
    し、かつ前記字体メモリ・チップおよび前記特別メモリ
    ・チップを同時にアドレスすることによりかつ前記コン
    トローラ・チップに並列にそこに記憶された図形表示デ
    ータを供給する段階とを含むことを特徴とする方法。