JPS6049390A

JPS6049390A - ラスタ走査表示システム

Info

Publication number: JPS6049390A
Application number: JP59077673A
Authority: JP
Inventors: デービツド・アレン・クマー; ダーウイン・プレストン・ラツクレー; ジエサス・アンドレス・サエンツ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1983-08-12
Filing date: 1984-04-19
Publication date: 1985-03-18
Also published as: AU3180084A; ES535059A0; HK9591A; SG101990G; AU569315B2; MX156485A; EP0139093B1; KR850002623A; JPH0222959B2; KR890003178B1; AR241370A1; DE3483301D1; ES8507707A1; EP0139093A3; CA1224291A; US4580135A; BR8403987A; EP0139093A2; ATE57034T1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はラスク走査表示システムに関し、具体的には
表示すべきデータを記憶する複数の記憶装置を採用する
システムに関する。

〔従来技術〕

ラスタ走青表示装置は大きく分けて２つのグループに分
けることができる。このようなグループの第１番目のも
のはキャラクタ発生システムである。このシステムにお
いてけキャラクタの糾が記憶装置に保持され、この記憶
装置がロケー７ョンごとにアクセスされる。これらロク
ーンヨンの各々はキャラクタ組の１つのキャラクタに対
応する。

このようなシステムの一例は米国特許第６５４６２４４
号に見ることができる。このシステムにおいては、表示
制御部がデータ通信システムの−部をなして複数の表示
装置上の入力データの表示を制御する。入力データはメ
モリに記憶され、そしてそこから読み出されてキャラク
タ発生器がアドレスを発生されるようになる。キャラク
タ発生器は表示タイミング回路の制御の下でメモリから
のアドレスに応じて個々のキャラクタデータを生成する
。そしてこのデータをビデオ分配器に供給する。この分
配器は１つまたはそれ以上の表示装置に表示を行わせる
ものである。

米国特許第３６１４７６６号においては、キャラクタ発
生器をＹマトリクス・カウンタおよびＸマトリクス・カ
ウンタでアクセスしてキャラクタデータを生成しＴ、　
Ｖモニタに表示を行う。文字データは、モニタへの伝送
に先だって、コアメモリからのカラーデータと混合され
て、コンポジット表示信号が生成される。

米国特許第４０６８２２５号は他のキャラクタ発生器シ
ステムを示す。このシステムにおいては、表示用のキャ
ラクタデータはＡＳＣＩＩコードの形でメモリに保持さ
れ、そののちキャラクタ発生器へ読み出されて表示ドツ
トパターン全生成する。

この発生器の出力はビデオ・レジスタにバイトの形で供
給され、そののちビデオ・ドツト・カウンタからの信号
に応じてシリアルにシフトされる。

米国特許第４１１７４６９号はマイクロプロセッサと結
合させられた表示システムを示す。ここでもメモリ装置
からのコード化キャラクタデータがキャラクタ発生器を
駆動してビデオ表示信号を発生する。

最後は米国特許第４３０９７００号である。この特許で
はリード・オンリ・メモリの形をとるキャラクタ発生器
をアドレスしてＣＲＴ表示システムのビデオ信号全発生
させている。

キャラクタ発生器のシステムはメモリ空間を効率よく使
えるという犬なる利点を有する。それゆえ、たとえばキ
ャラクタ「Ａ」のドツトパターンはたった１度だけキャ
ラクタ発生器に保持される。

これは表示キャラクタの全画面中にキャラクタ「Ａ」が
何度つかわれるかに無関係である。したがってキャラク
タ発生器のシステムは英数字表示に対して特別に重・要
である。表示すべき直線または曲線の部分をキャラクタ
と同様に発生させてこのシステムをグラフィック表示用
に採用することもできる。たとえば継続した線状パキャ
ラクタ″′を用いてグラフィック画像を構成できる。こ
の線状“キャラクタ″は一体に結合して所望のグラフィ
ック画像を形成する。しかしながら、このような使用は
制約を受ける。とくに高解像度のグラフィック表示の場
合である。それというのはキャラクタ発生器のデータを
頻繁に交換して、発生可能でかつ要求されるであろうほ
とんど無限に近い数の曲線や角を用意するようにしなけ
ればならないからである。

このような問題を解決するために第２香目の一般的なグ
ループのシステムが開発てれた。これらはビット°マツ
プ・ラスタ・グラフィックのシステムである。これらの
システムにおいては、表示装置に表示されるべきドツト
パターンに対応したデータパターンが記憶されている。

そして必要なことは記憶装置をンーケンンヤルにアクセ
スして表示用のドツトパターンを読み出すことのみであ
る。このシステムは記憶容量の要請から高価となる。し
かし、どのような所望のパターンをも記憶でき、かつパ
ターンの一部でも全部でも即座に変更できるという利点
を有する。

ビット・マツプ・ラスタ表示装置の一例はＣｏｍｐｕｔ
ｅｒ　Ｇｒａｐｈｉｃｓ　ｉｎ　Ｃｏ１ｏｒ”　（Ｐ。

Ｂ、Ｄｅｎｅｓ氏、Ｂｅ１ｉ　Ｌａｂｏｒａｔ’ｏｒｔ
ｅｓＲｅｃ’ｏｒｄ　、１９７４年５月ｐｐ１３９−１
４６）に見ることができる。このシステムは表示装置の
継続点用のコードを継続するメモリロケーションに記憶
するメモリを使用する。これらのコードは６ビツトを有
し、これがカラー情報を決定する。

米国特許第４０７０７１０号はビット・マツプ・メモリ
が表示用の継続点を蓄えるシステムを開示している。こ
れらの点は、実際、いかなる時点にも十分に表示され得
、それゆえ、メモリ中の種々の初期アドレスを選択する
と、記憶データを変更することなく種々の表示を得るこ
とが可能である。たとえば、表示画像を水平および垂直
の双方゛に移動させることができ、またメモリの異なる
部分からのデータを用いて分割画面表示（Ｓｐｌｉｔｓ
ｃｒｅｅｎ　ｄｉｓｐｌａｙ）ｋ形成できる。

最後に米国特許第４１４９１５２号である。この特許は
ビット・マツプ・メモリに加えて補助メモリを含むビッ
ト・マツプ・システムを開示している。この補助メモリ
はビット・マツプ・メモリより小容量であシ、表示上の
隣接するドツトエレメントのドツト色を特定するテーク
を蓄える。

〔発明が解決しようとする問題点〕

この発明はキャラクタ発生器およびビット・マツプの双
方のモードの動作を使用できる表示／ステムを提供する
ことを目的としている。このようにすればたとえは多く
のオペレータにより使用されるマイクロコンピュータン
ステムにおいて顕著な利点を有するからである。幾人か
のオペレータはグラフィック適用例用にビット・マツプ
・モードの自由度全享受したいてあろうし、他のオペレ
ータは英数字適用例用にキャラクタ発生モードを要求す
るかもしれないからである。

〔問題点を解決するための手段〕

この発明においては複数の記憶装置を含む表示システム
が提供される。これらの記憶装置を一緒にアドレスして
ビデオ発生器へビット・マツプ・テーク全供給するよう
にもてき、また１つの記憶装置全アクセスしてキャラク
タを生成するようにもできる。このキャラクタは他の記
憶装置に対しアドレスに！示するものである。これらア
ドレスから導出されたデータは表示すべきキャラクタド
ツトパターンを表わす。

〔実施例〕

第１図のＣＲＴ表示システムにおいて、ＣＲＴ画面に表
示すべき画像を規定するテークは４つのメモリＭＡＰＯ
−ＭＡＰ３Ｖｃ’蓄えられる。典型的にはこれらメモリ
ＭＡＰＯ〜ＭＡＰ３は各々８ビツト６４にバイトの容量
を有している。このシステムハ通常ビット・マツプ・ラ
スク表示モードで用いられる。このモードではメモリに
記憶されている各ビットが画面上の個々の画素に対応す
る。

各メモリは表示のカラー要素の１つを表わすデータを含
んでいる。テークは各メモリにつきアドレスユニット６
および４によりアドレス線５および６を介して指定され
たアドレスで書き込みおよび読み出しをなされる。アド
レスユニット６および４はＣＰＵおよびＣＲＴ制御部か
らのアドレスを受け取る。これらアドレスはＣＰＵアド
レスバス７上を時分割多重される。論理回路１０および
１１はＣＩ）　Ｕテークバスを各メモリＭＡ、ＰＯ〜Ｍ
ＡＰろ用のテーク入力出バス１２．１３．１４および１
５に結合してメモリＭＡＰＧ〜ＭＡＰ３とＣＰＵとの間
で双方向に伝送が行えるようにしている。これら論理回
路１０および１１け伝送されるデータに関する論理機能
を実行するように構成することもできることに留意され
女い。たたし、これらはこの発明自体と直接関係を有す
るものでないのでこれらの動作の詳細はさらには説明し
ない。

制御回路２はＣＰＵおよびＣＲＴ　ｉ’！ｌ、制御部か
らのバス１６上の制御信号およびタイミング信号に応じ
てＭＡＰＯ〜ＭＡＰ３用の制御信号を形成してバス１７
上に送る。メモリＭＡＰＯ〜ＭＡＰ３はダイナミック・
ランタム−・アクセス型であり、それゆえ行アドレスス
トローブ（ＣＡＳ）信号、列アドレスストローブ（ＲＡ
Ｓ）信号および書き込みイネーブル（ＷＥ）信号を必要
とする。ＣＡＳ信号は線１８に供給され、ＲＡＳ信号お
よびＷＥ倍信号それぞれ線１９および線２０から得られ
る。

制御ユニットはまたメモリＭＡＰＯ〜ＭＡＰ３のリフレ
ツンユ機能も制御する。制御ユニットはまた賃走青信号
をも発生する。この信号はこのシステムがキャラクタ発
生モードで動作しているときにキャラクタの種々の走食
行を表わすものである。

こわらについてはのちに詳細に説明されることとなる。

これら行走５食信号はバス２１を介してアドレス回路２
２に到る。このアドレス回路はメモリＭＡＰ　Ｏのデー
タ出力？も受け取る。後に説明されるように、アドレス
回路２２はこのシステＡｉキャラクタ発生モードで使用
する際にメモＩＪＭＡＰ２ｉ７ドレスするｋめに採用さ
れている。第１図の最後の回路はカラー信号発生器２６
である。

このカラー信号発生器２３は線１２〜１５を介して全メ
モリＭＡＰＯ〜ＭＡＰ３から送られてくるデータに応じ
てビット・マツプ・モードでのＣＲＴ駆動信号を形成し
て出力１ｗ２４に送出するものである。また、メモＩＪ
Ｍ’ＡＰＩおよびＭＡＰ２がらのデータに応じてキャラ
クタ発生モードでのそのような駆動信号を形成する。Ｇ
ＲＡＰＨＩＣ８入力線を通じてＣＰＵから送られてくる
制御信号は、システムがビット・マツプ・モードで動作
しているときに有効となって、これによりアドレス回路
４を動作可能とし、また発生器２６を切り換えて全メモ
リＭ　Ａ　Ｐ　Ｏ〜ＭＡＰ３からの信号全党類似の制御
信号はアドレス回路４全動作可能とし、′ｆ、反発生器
２３を切り換えてメモｌＪＭＡＰ１およびＭＡＰ２から
の入力のみから信号を受け取る。

これはシステムがキャラクタ発生モードで動作するとき
である。

カラー発明の詳細な説明するのに先立って、このシステ
ムのビット・マツプ・モードおよびキャラクタ発生モー
ドにおける動作の全般的な概念について触れておこう。

ビット・マツプ・モードにおいては、メモリＭＡＰＯ〜
ＭＡＰ３の各々が当初に表示ベルの各々の単一色要素を
表わすビットマツプで満たされている。このデータは８
ビツトのバイトとして蓄えられ、１バイトずつ順次読み
出される。このデータの各々は８つの継続したベルを表
わす。ビット・マツプ・メモ’ＪＭＡＰＯ〜ＭＡＰ３の
各々の対しするロケＬンヨンは同時に読み出しを受け、
各アクセスごとに読み出された４バイトにシリアル化さ
れて４つのビットストリームを形成する。これらピット
ストリームの各々の対しするビットは４ビツトのアドレ
スとしてカラー発生器２６中のカラー・パレット・テー
ブルに供給される。このテーブルは１６個の６ビツト長
のレジスタを具備する。アドレスの４ビツトの組合せご
とにパレットレジスタのうちの１つが６ビツトのパラレ
ル出力をカラー発生器回路に供給する。このような入力
に応じてカラー発生器は赤、緑および青のＣＲＴ駆動信
号全形成する。もちろん、赤、緑および青の駆動信号の
かわシに種々の濃度のモノクロ信号または色違い信号を
生成することもできる。ただし、説明の便宜上、ここで
の説明は、赤、緑および青の信号を生成して直接にＣＲ
Ｔモニタを駆動する場合に制約されることとなる。

カラーバレットシステムをより詳細に知るには。

上述のｌｌＣｏｍｐｕｔｅｒ　Ｇｒａｐｈｉｃｓ　ｉｎ
　Ｃｏ１ｏｒ”を参ｌりしてもよい。これによれば、カ
ラーパレット部中の種々のレジスタを選択して種々の出
力を供給できるのみてなく各レジスタの内容も変更する
ことが可能であることがわかる。このことは要求してな
される。以上のことは第１図のシステムにおいてはＣＰ
Ｕデータバス９をカラー発生器２６に結合゛させている
ことから示される。カラーパレット部中の各レジスタは
６ビツト長であるから、各レジスタは６４個の異なった
カラー出力ごとにセットされ得る。

そして、ビット・マツプ・モードにおいては、メモリＭ
ＡＰＯ−ＭＡＰ３は一緒にアドレスされて１バイトのデ
ータが生成され、この１バイトのデータから８ベルのデ
ータグループが生成される。

キャラクタ発生モードにおいては、ＣＲＴ画面の画像を
表わすビットマツプを蓄えるかわりに、第２番目のメモ
リ中の多数のキャラクタマツプ領域が表示されるべき単
一のキャラクタの形をそゎぞれ規定する。さらに、順次
表示されるよう選択されるべきキャラクタの１６進表示
まｆ（は２進表示が第１番目のメモリに蓄えられる。動
作について説明しよう。これらメモリの各々は対応する
キャラクタマツプ領域のアドレスを形成する。このアド
レスの内容は読み出されてＣＲＴ入力デ−タが与えられ
る。実際には、第１メモリからの２進キヤラクタの線を
読み出し、キャラクタの第１走を線用のデータを第２メ
モリから得、そののち２進キヤラクタが継続する走査線
につき再び読み出されていく。このシステムは通常ビッ
ト・マツプ・システムに較べ記憶の点で経済的である。

キャラクタかナイスプレイに繰り返し表わされても各キ
ャラクタに対するキャラクタマツプ情報は１度だけ蓄え
られればよいからである。この発、明で採用するキャラ
クタ発生モード装置は第２図において簡略化されて示さ
れている。メモリＭＡＰ３は用いられず、それゆえ第２
図には含まれていない点に留意されｋい。メモＩＪ　Ｍ
　Ａ　Ｐ　ＯおよびＭＡＰｌはバス５を介してアドレス
ユニット６によりアドレスされる。メモリＭＡＰ２は、
いま、メモリＭＡＰＯの出力とともに糾２１を介して制
御ユニット６の行走査出力によってアドレスされる。こ
れらの出力はアドレスユニット２２で結合されてメモリ
ＭＡＰ２のアドレスが形成される。この結果として、メ
モリＭＡＰＯおよびＭＡＰ　１がアドレスされるときに
、このメモリＭＡＰ　１からの８ビットバイトがカラー
発生器２ろ中のランチ・マルチプレクサに供給される。

メモＩＪＭＡＰ口のデータ（単一のキャラクタを表示す
る）は行走査データと連結されてメモリＭＡＰ２がアド
レスされる。メモリＭＡ−Ｐ２の出力データはシリアル
化され、上述ラッチ・マルチプレクサを切り換えるのに
用いられる。この切り換えによってメモＩＪＭＡＰ１か
らのバイト’６なす上位または下位４ビツトが供給され
てメモリＭＡＰ２のバイトの各ビットごとに１度カラー
パレットレジスタがアドレスされる。もちろんこのプロ
セスはキャラクタ行の各キャラクタごとそしてこの行の
各ＣＲＴ行走査ごとに続けられる。それゆえ、メモリＭ
ＡＰ２はキャラクタの形状を規定し、メモリＭ　Ａ　Ｐ
　’１　（ｒｉキャラクタおよびその背景の各々に対す
る実現可能な色全親定する。

第６図は第１図のカラー発生器２３の詳細なブロック図
であり、ビット・マツプおよびキャラクタ発生モードの
双方の動作制御を示している。このカラー発生器２３は
４つのシフトレジスタ６０〜６６を含み、これらはメモ
リＭＡＰＯ−ＭＡＰ６からバス１２〜１５を介して送出
されるデータバイトｙ受は取るように接続されている。

ピント・ブーツブ・モードにおいては、ＧＲＡＰＨＩＣ
８線は持ち上げられ、それゆえ、ＡＮＤゲート６４〜６
７をイネーブルにしている。したがって、シフトレジス
タがドツトクロックパルスによって歩進させられると、
メモリＭＡｊＯ〜ＭＡＰ　３から同時に受け取られた４
バイトがシリアル化されて４つのビットストリームが形
成される。この場合ドツトクロックパルスのタイミング
は表示装置の走査のドツトタイミングと一致している。

これらビットストリームは一体でカラ、−パレットレジ
スタンステム６９用の４ビツトアドレスをなす。このよ
うなアドレスに応じてこのレジスタの６ビソト出力かカ
ラー仏シ、；づ亡４１コ回路７０に供給さ）ｊる。

このカラー信号発生回路７０け出力線２４を介して継続
し反ベルテータをＣＲＴに送る。ここで、ビット・マツ
プ・モードにおいてはラッチ・マルチプレクサ６８がナ
イスエーブルのままであることに留意されｆ（い。これ
はＧＲＡＰＨＩＣ８信号かないからである。キャラクタ
発生モードにおいては、ＧＲＡＰＨＩＣ信号が供給され
ないので、ＡＮＤゲート６４〜６７のすべでが閉じられ
る（ナイスエーブル）。し穴がって、シフトレジスタ６
０〜６３の出力はカラーバレットンステムには供給され
ない。ラッチ・マルチプレクサ６８はここでＧＲＡＰＨ
ＩＣ８信号によりイネーブルされる。そうすると、まず
始めに、メモリＭＡＰ１からのデータがパラレルにラッ
チ・マルチプレクサ６８に入力される。このとき、もち
ろんメモリＭＡＰ２がメモリＭＡＰＯのブーツによって
アドレスされている。メモリＭＡＰ　２のデータはシフ
トレジスタ６２によってシリアル化され、そののぢシリ
アル制御ビットとしてＣＲＴドツトクロックのレートで
マルチプレクサ６８に供給される。これらの信号はマル
チプレクサ６８金切り換えてその中にあるバイトの上位
４ビツトまたげ下位４ビツトケ送出させ、カラーバレッ
トレジスタシステム６９をアドレスする。換言すれば、
シフトレジスタからの１″′のンンボルの各々が２つの
アドレスのウチの１方を発生しｔｆ＊”Ｏ″′のンンボ
ルの各々がこれら２つのアドレスのうちの他方を発生す
る。

第４図はストレージマツプ用のアドレス装置のより詳細
なブロック図である。便宜上、メモリＭＡＰＯ〜ＭＡＰ
　２のみ示している。図に示すように、各メモリＭＡＰ
Ｏ〜ＭＡＰ２はタイナミツク・ランタム・アクセス・メ
モリである。このようなメモリに通常であるように、デ
ータイン・テークアウト入力（Ｄ　ｌＮ１０ＵＴ）、書
き込みイネーブル（ＷＥ）入力、行アドレスストローブ
（ＲＡＳ）入力、列アドレスストローブ（ＣＡＳ）入力
および８ビツトアドレス入力（Ａ）’を具備している。

ここでＤ　ｌＮ１０ＵＴ入力は８ビツトコネクタを有す
る。各メモリＭＡ’ＰＯ〜ＭＡＰ２は２つの継続した８
ビツトバイトとじて入力Ａに供給される１６ビツトアド
レスによってアクセスされる。第１番目のバイトはＲＡ
Ｓ入力に対応して供給されてメモ！ＪＭＡＰＯ〜ＭＡＰ
２にラッチされ、第２番目のバイトはＣＡＳ入力ととも
に供給され、゛これによってアドレスが完結される。Ｒ
ＡＳおよびＣＡＳ信号はタイミング制御システム２によ
って形成され線６１〜６４を介してメモリＭＡＰＯ−Ｍ
ＡＰ２に案内される。メモリＭ、ＡＰ０およびＭＡＰＩ
用のアドレスは、バス７を介したＣＰＵまたはＣＲＴ制
御部の人力アドレス信号に応じてアドレスユニット６．
４によって発生させられ、羊ののちバス５を介してこれ
らメモリＭＡＰＯおよびＭＡＰＩに送出される。ビット
・マツプ・モードにおいては、メモ’ＪＭＡＰＺ用のア
ドレスババス６に沿ってアドレスユニット６．４から供
給される。キャラクタ発、生モードにおいては、行走査
信号が制御ユニット２からバス２１を介してラッチ・マ
ルチプレクサ２２へと通過していき、このラッチ・マル
チプレクサ２２においてこれら行走査信号がメモＩＪＭ
ＡＰＯのテーク出力と結合される。こののちメモリＭＡ
Ｐ　２がアドレスされる。上述したように、ラッチ・マ
ルチプレクサ２２はシステムがキャラクタ発生モードで
動作しているときに用いられ、ｆ＊ｃＰＵから線４０を
介して送られるＧＲＡＰＨＩＣ８（低レベル）によって
イネーブルとされる。ビット・マツプ・シスタ表示モー
ドで動作しているときには、線５および乙のアドレスは
同一である。

テークはバス１２〜１４を介してメモリＭＡＰＯ〜ＭＡ
Ｐ２に書き込みまた読み出される。これらバス１２〜１
４は論理回路１０．１１に接続さ−れＣＰＵおよびメモ
リＭＡＰ　Ｏ−Ｍ’ＡＰ　２の間のテーク伝送を行うよ
うになっている。これらバス１２〜１４はまたそれぞれ
バス４５〜４７に結合され、これらバス４５〜４７が第
３図の７リアル化回路すなわちンフトレジスタ６０〜６
２に接続され、ＣＲＴ駆動信号をカラーパレットレジス
タを通じて発生させるようになっている。バス４５けま
たメモリＭＡＰ　Ｏの入力をラッチ・マルチプレクサ２
２に供給する。メモリＭ　Ａ　Ｐ　Ｏ〜ＭＡＰ２の読み
出し、書き込みの選択は読み出し・誓き込み入力線４８
からＷＥ大入力供給される信号によって決定される。

第５図は第１図および第４図のラッチ・マルチプレクサ
２２の詳細を示す。このシステムは２つのラッチ５０お
よび５１を有する。これらラッチ５０および５１の各々
は８テータ入力、イネーブル入力、クロック入力および
８データ出力を具備する。ラッチ５０は、その入力とし
て、５つの行走査人力Ｒ８Ｏ〜Ｒ８４およびメモｌＪＭ
ＡＰ［ｌからの２つのアドレス、すなわちＭＯＤＯおよ
びＭＯＤＩを受け取る。ラッチ５１け残シのアドレス入
力ＭＯＤ２〜Ｍ　Ｏ’Ｄ　７をメモリＭＡＭＯから受け
取る。ラッチ５０において残りの１テータ入力は接地さ
れ、ラッチ５１においては残シの２データ入力は接地さ
れている。これは図示のとおりである。それゆえ、上に
示されたように、具体的には第２図について示されたよ
うに、この回路は１６ビツトの入力に応答し、この１３
ビツトの入力はＣＬＯＣＫ入力によってラッチに一時記
憶されるものである。ラッチ５０および５１はそれぞれ
ｆｆＭ５２および５３を介して供給されるイネーブル信
号に応答してその中のデータｋｋみ出す。これらの線５
２および５６はインバータ５４および６つのＡＮＤ回路
５５．５６および５７を有する論理回路によって付勢さ
れる。これら論理回路はＧＲＡＰＲＩＣ８入力、ＣＲＴ
／ＣＰＵ入力、ＭＵＸおよびＭＵＸ入力に応答する。こ
れら入力はすべて制御回路２（第１図）によって形成さ
れる。

ＧＲＡＰＨＩＣ８線はシステムがビット・マツプ・ラス
ク走査モードで動作してちるときに持ち上げられ、シス
テムがキャラクタ発生モードで動作しているときに下げ
られる。ＣＲＴ／ＣＰＵ線はメモリがデータ１ｃＲＴに
送出しているときに高レベルとなシ、メモリがＣＰＵと
通信を行っているときに低レベルとなる。ＭＵＸおよび
ＭＬＪＸはラッチ５０および５１をイネーブルにする順
序にあわせて高レベルおよび低レベル間で交番し、出力
線５８を介してメモ１，１ＭＡＰ２に１蹟次８ビットの
出力アドレスを与える。それゆえ、表示システムがキャ
ラクタ発生モードであって（ＧＲＡＰＲＩＣ８入力低）
、信号をＣＲＴ（ＣＲＴ／ＣＰＵ）線に供給していると
きには、ＡＮＤゲート５５が高レベルの出力を生じる。

そして、ＭＵＸ入力に応じてＡ’Ｎ　Ｄゲート５７が信
号を線５２に供給し、ラッチ５０をイネーブルとなして
第１番目の８ビットバイトラメモリＭＡＰ２に供給する
。このメモｌＪＭＡＰＺ用の１６ビツトのアドレスの他
の部分はそののち入力ＭＵＸが高レベルに立ち上がった
ときに後続する。

動作について説明しよう。ＣＲＴに表示されるべき一行
のキャラクタに対して、第１番目のキャラクタ位置のア
ドレスがメモリＭＡＰＯに供給される。このメモリＭＡ
ＰＯはＭＯＤＯ−ＭＯＤ７で応答し、そののちこれら出
力は表示されるべきキャラクタにつきメモリＭＡＰ　Ｚ
中へとオフセットさせられる。第１番目の走査線に対し
て行走査人力Ｒ８０−Ｒ８４はすべて低レベルである。

ラッチ５０および５１は線５２および５３に送られる信
号によって順番に読み出されてアドレスが行われこれに
よって選択キャラクタの上部走査線にＥじたメモリＭＡ
Ｐ２からバイトロケーンヨンが記憶されるようにする。

こののち、この行の残りのキャラクタについての位置ア
ドレスがｊ肥次にメモリＭＡＰＯに供給される。メモリ
ＭＡＰＯはＭＯＤＯ〜ＭＯＤ７で応答し、これらはオフ
セットされてメモリＭＡＰ２に入力される。ラッチ５０
および５１の入力が入力Ｒ８Ｏ〜Ｒ８４について上述の
−１：まとなっているからである。それゆえ、キャラク
タ行中の最上部線用のデータがＣＲＴの第１走査期間中
に読み出される。この動作はそののち第２番目の走査線
につき繰返される。ただし線Ｒ３Ｏは高レベルに立ち上
げられる点は別である。線Ｒ８１〜Ｒ３４は低いままで
ある。第３番目の走査線については、線Ｒ８１が高レベ
ルに立ち上がる。このことは最終走査線まで同様に続け
られる。キャラクタ糾がキャラクタごとに８×１２ドツ
トを持つとすれは、最終走査線では線Ｒ８６、Ｒ８１お
よびＲ８Ｏが高レベルとなる。そののち、この動作が表
示されるべき継続キャラクタ行の各々につき繰返される
。ただし、新女なキャラクタ行の各々について新しい位
置アドレスの糾がメモリＭＡＰＯに供給され、このメモ
リＭＡＰＯが新たなオフセットアドレス’ｚＭＯＤＯ〜
ＭＯＤ７に送°出する。

Ｒ３０−Ｒ３４人力を２進カウンタで形成することも、
もちろん可能である。このカウンタは予め定められ女値
までＣＲＴの帰線期間ごとにインクレメントされ、この
値に達したのちゼロにリセットされるものである。上述
の動作においては１１のカウント（それにゼロが加わる
）が説明されたけれども、５本のＲ８線がランチ５０に
接線されているのでキャラクタ行、４＊す３２（２”）
本の走査線を採用し得ることは明らかである。さらに、
１キヤラクタの走査線中の行ドツトを８以上にすること
もできる。たとえば、各キャラクタごとにメモリＭＡＰ
２からの２出力バイトヲ用い、まｆＲ８ｏ〜Ｒ，Ｓ４線
を全面的に利用すれば、１６×３２ドツトのキャラクタ
全表示することができる。ま女、第４図においては接地
されているラッチ５０および５１の入力のうちの少なく
とも１つを用いてＲ８入力を受けをるようにすれば、こ
れらＲ８入力は８個まで増加されることができるであろ
うし、そうすれば２５６までの本数の走査線が各キャラ
クタをカバーするようにできることも明らかである。ま
た、かわりに、もしＭＡＰＯが１６ビツトであれば、こ
のメモＩＪ　Ｍ　Ａ　Ｐ　Ｏからの全ＭＯＤ線’（ｒ　
ｆｊｌ用してより多くのキャラクタを揃えることができ
るであろう。

まとめて言えば、上述説明のものはラスタ走を表示装置
の表示を行うシステムである。このシステムは複数のメ
モリを採用し、１つのモードにおいてはこれらメモリが
同時にアクセスされて各メモリ中のビットマツプからＣ
ＲＴ駆動信号を生成する。仙のモードでは、１つのメモ
Ｉ）　−２用いて他のメモリのアドレッシングを行う。

この他のメモリはキャラクタ情報を内包し、このキャラ
クタ情報がＣＲＴ駆動信号全生成するのに用いられる。

なお、この弁明は上述実旅例に限定されるものではなく
、その趣旨を逸脱しない範囲で種々変更が可能である。

〔発明の効果〕

この発明はキャラクタ発生器およびビット・マツプの双
方のモードの動作を使用できる表示システムを実現する
。このことはたとえば多くのオペレークにより使用され
るマイクロコンピュータンステムにおいて顕著な利点を
有する。幾人かのオペレータはグラフィック適用例用に
ビットマツプモードの自由度全享受し食いであろうし、
他のオペレータは英数字適用例用にキャラクタ発生モー
ドを要求するかもしれない。メモリをビットマツプある
いはキャラクタ発生用として選択的に使用しこのような
自由度を提供するような従来例は、知り得る範囲では存
在しない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はキャラクタ発生モードにおける第１図実施例を説明す
るブロック図、第６図は第１図のカラー発生器を詳細に
示すブロック図、第４図は第１図のアドレスシステムを
詳細に示すブロック図、第５図は第１図のラッチ・マル
チプレクサを詳細に示すブロック図である。ＭＡＰＯ〜ＭＡ’Ｐ３・・・・メモリ、６．４・・・・
アドレス二二ツ）、２２・・・ラッチ・マルチプレクサ
、２３・・・・カラー発生器。

Claims

【特許請求の範囲】表示データを蓄える複数のメモリと、上記メモリヲラスク走査ビデオ信号発生器に結合して表
示装置用のビデオ信号を生成する結合手段と、上記メモリをアドレスして上記ラスタ走査ビデオ信号発
生器へテークを選択転送するアドレス手段とを有し、上記アドレス手段は上記メモリの各々の中の対応スルロ
ケーションをアクセスして上記メモリの各々から同時に
上記ラスタ走置ビデオ信号発生器にデータを転送する第
１のモードと、上記メモリのうちの第１のメモリの中のロケー７ョンを
アクセスしてこの第１のメモリからのデータを上記メモ
リのうちの第２のメモリの中のアドレスロクーションに
結合して上記ラスク走査ヒデオ信号発生器へ転送するデ
ータを選択する第２のモードとで択一的に動作し得るよ
うにしたことを特徴とするラスタ走青衣示システム。