JPS6338983A - 表示アドレス制御装置 - Google Patents
表示アドレス制御装置Info
- Publication number
- JPS6338983A JPS6338983A JP61183618A JP18361886A JPS6338983A JP S6338983 A JPS6338983 A JP S6338983A JP 61183618 A JP61183618 A JP 61183618A JP 18361886 A JP18361886 A JP 18361886A JP S6338983 A JPS6338983 A JP S6338983A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- storage means
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置における文字図形表示装置内に使
用される表示メモリに対する表示アドレス制御装置に関
する。
用される表示メモリに対する表示アドレス制御装置に関
する。
従来から文字図形をテスク走査型陰極線管に表示するに
は少なくとも１画面分の表示データを記憶するための表
示メモリが必要である。
は少なくとも１画面分の表示データを記憶するための表
示メモリが必要である。
第３図は文字の表示のみを行う従来例におけるブロック
図である。文字のみの表示を行う場合には表示形状が表
示すべき文字の種類だけに限定される。ここで２４は表
示画面に表示される文字の文字コード分記憶する読み書
き可能な表示メモリであり表示文字の種類が２５６種で
あれば１回に８ピツ）〜の文字コードがアクセスされる
。その文字コードは文字形状を記憶している表示メモリ
２】のアドレスの一部となる。残りのアドレスはライン
・アドレス発生器２８から供給されドツトに展開された
表示データを得る。２６は表示メモリ２ｉＩに文字コー
ドを書き込むアドレスを発生するアドレス発生器であり
、２７は表示メモリ２４の記憶内容を読み出し表示メモ
リ２１に供給するための読み出しアドレス発生器である
。２５は書き込みアドレスと読み出しアドレスとを切り
分けるために使用されるセレクタである。８×８ドツト
で表現される表示文字の種類が２５６種、１画面の文字
表示が１行あたり８０文字、１画面あたり２５行であっ
て、１行の表示が１６本の走査線で構成されている場合
を例にとると、表示メモリ２１は８Ｘ８Ｘ２５６ビツト
の記憶容量を持てば良い。同様に、表示メモリ２４は８
Ｘ８０Ｘ２５ビツトであれば良い。この構成では表示メ
モリ２４の文字コード記憶内容を８ビット書き換えるだ
けで、８×８ビ・ソトの表示領域を一瞬にして書き換え
ることができる。
図である。文字のみの表示を行う場合には表示形状が表
示すべき文字の種類だけに限定される。ここで２４は表
示画面に表示される文字の文字コード分記憶する読み書
き可能な表示メモリであり表示文字の種類が２５６種で
あれば１回に８ピツ）〜の文字コードがアクセスされる
。その文字コードは文字形状を記憶している表示メモリ
２】のアドレスの一部となる。残りのアドレスはライン
・アドレス発生器２８から供給されドツトに展開された
表示データを得る。２６は表示メモリ２ｉＩに文字コー
ドを書き込むアドレスを発生するアドレス発生器であり
、２７は表示メモリ２４の記憶内容を読み出し表示メモ
リ２１に供給するための読み出しアドレス発生器である
。２５は書き込みアドレスと読み出しアドレスとを切り
分けるために使用されるセレクタである。８×８ドツト
で表現される表示文字の種類が２５６種、１画面の文字
表示が１行あたり８０文字、１画面あたり２５行であっ
て、１行の表示が１６本の走査線で構成されている場合
を例にとると、表示メモリ２１は８Ｘ８Ｘ２５６ビツト
の記憶容量を持てば良い。同様に、表示メモリ２４は８
Ｘ８０Ｘ２５ビツトであれば良い。この構成では表示メ
モリ２４の文字コード記憶内容を８ビット書き換えるだ
けで、８×８ビ・ソトの表示領域を一瞬にして書き換え
ることができる。
第２図は表示メモリ上に展開されたドラＩ−・イメージ
をそのまま表示するグラフィックス表示を行う従来例に
おけるプロ・・ｌり図である。表示メモリ上のドラＩ〜
と表示されるドラｌ−とが１対１に対応しているため任
意な図形を表現することができる。１４は表示データを
そのまま記憶している表示メモリであり、６４０Ｘ４０
０ドッ１−の表示を行うためには少なくとも６４０Ｘ４
００ピッＩ−の記憶容量を持つ。１６は図形やイメージ
情報を表示メモリ１４に書き込む場合に使用する書き込
みアドレス発生器であり、１７は表示メモリ１４の記憶
内容を読み出し表示するための読み出しアドレス発生器
である。１５はそれらのアドレスのうち一方のみを選択
するセレクタである。このようにグラフィックス表示で
は文字表示とは異なり表示メモリとして１画面分の表示
データを記憶するメモリを１種類だけ持てば良い。但し
表示１ドツトに対応する表示メモリ１ドツトをアドレス
する機能を必要とする。
をそのまま表示するグラフィックス表示を行う従来例に
おけるプロ・・ｌり図である。表示メモリ上のドラＩ〜
と表示されるドラｌ−とが１対１に対応しているため任
意な図形を表現することができる。１４は表示データを
そのまま記憶している表示メモリであり、６４０Ｘ４０
０ドッ１−の表示を行うためには少なくとも６４０Ｘ４
００ピッＩ−の記憶容量を持つ。１６は図形やイメージ
情報を表示メモリ１４に書き込む場合に使用する書き込
みアドレス発生器であり、１７は表示メモリ１４の記憶
内容を読み出し表示するための読み出しアドレス発生器
である。１５はそれらのアドレスのうち一方のみを選択
するセレクタである。このようにグラフィックス表示で
は文字表示とは異なり表示メモリとして１画面分の表示
データを記憶するメモリを１種類だけ持てば良い。但し
表示１ドツトに対応する表示メモリ１ドツトをアドレス
する機能を必要とする。
このようなグラフィクス表示において表示図形を任意形
状に変形させるには以下に示す２種の方式が従来より実
施されてきた。
状に変形させるには以下に示す２種の方式が従来より実
施されてきた。
その第一は１画面分の表示データを表示メモリ１４に記
憶させた後、図形変形アルゴリズムに従って転送源のド
ツト・アドレスに対応する転送先のドツト・アドレスを
演算し、転送源のドツト・アドレスを読み出しアドレス
として表示メモリに供給し転送源データを読み出し、算
出した転送先ドラＩ・・アドレスを書き込みアドレスと
して表示メモリに供給し読み出した転送源データを書き
込む方式である。
憶させた後、図形変形アルゴリズムに従って転送源のド
ツト・アドレスに対応する転送先のドツト・アドレスを
演算し、転送源のドツト・アドレスを読み出しアドレス
として表示メモリに供給し転送源データを読み出し、算
出した転送先ドラＩ・・アドレスを書き込みアドレスと
して表示メモリに供給し読み出した転送源データを書き
込む方式である。
その第二は同様に１画面分の表示データを表示メモリ１
４に記憶させた後、図形変形アルゴリズムに従って表示
周期と同期を取りながら読み出しアドレスを表示速度と
等価な実時間で算出し図形を変形表示させる方式である
。
４に記憶させた後、図形変形アルゴリズムに従って表示
周期と同期を取りながら読み出しアドレスを表示速度と
等価な実時間で算出し図形を変形表示させる方式である
。
上述した第一の従来方式では１画面分の表示データを表
示メモリに書き込んでから表示するまでに以下の段階を
経ることになり処理時間が遅いという問題点がある。
示メモリに書き込んでから表示するまでに以下の段階を
経ることになり処理時間が遅いという問題点がある。
（１）１画面分の表示データの表示メモリへの書き込み
。
。
（２）転送源アドレスの算出。
（３〉転送源データの読み出し。
（４）転送先アドレスの算出。
（５）データの書き込み。
（６）表示。
第二の従来方式では表示メモリへの書き込み動作と表示
のための読み出し動作とを並列して実行できるので実時
間動作が可能であるが、表示速度から制約を受ける時間
内に読み出しアドレスの演算を終了出来なければならな
いという問題点がある。
のための読み出し動作とを並列して実行できるので実時
間動作が可能であるが、表示速度から制約を受ける時間
内に読み出しアドレスの演算を終了出来なければならな
いという問題点がある。
本発明の装置は、１画面分の表示データを記憶する記憶
内容の読み書き可能な第１の記憶手段と、前記第１の記
憶手段に外部から供給される前記１画面分の表示データ
を一定の順序で書き込む書込み手段と、前記一定の順序
で書き込まれた１画面分の表示データの示す表示図形を
含む１つ以上の所定の表示図形を規定する前記第１の記
憶手段の読出しアドレスデータを前記表示図形毎に連続
したアドレスに記憶する第２の記憶手段と、表示周期に
同期して前記第２の記憶手段に前記表示図形に対応した
連続したアドレスを供給し、読み出された前記第２の記
憶手段からのデータを前記第１の記憶手段の読出しアド
レスとして供給するアドレス供給手段とを含んで構成さ
れる。
内容の読み書き可能な第１の記憶手段と、前記第１の記
憶手段に外部から供給される前記１画面分の表示データ
を一定の順序で書き込む書込み手段と、前記一定の順序
で書き込まれた１画面分の表示データの示す表示図形を
含む１つ以上の所定の表示図形を規定する前記第１の記
憶手段の読出しアドレスデータを前記表示図形毎に連続
したアドレスに記憶する第２の記憶手段と、表示周期に
同期して前記第２の記憶手段に前記表示図形に対応した
連続したアドレスを供給し、読み出された前記第２の記
憶手段からのデータを前記第１の記憶手段の読出しアド
レスとして供給するアドレス供給手段とを含んで構成さ
れる。
第１図は本発明の一実施例におけるブロック図である９
１は１画面分の表示データを記憶する第一の表示メモリ
であり、書き込みアドレス・レジスタ３が発生する書き
込みアドレスに従って図形の書き込みやイメージ・デー
タの書き込みを行う。４は表示メモリ１の表示アドレス
を記憶する第二の表示メモリでありその出力は表示時第
−の表示メモリ１のアドレス供給源を切り換えるために
設けられているアドレス・セレクタ２を経由して第一の
表示メモリ１に供給される。表示図形を変形させる必要
がない場合には第二の表示メモリ４は第一の表示メモリ
に対する連続的な表示アドレスを記憶している。６は第
二の表示メモリ４の記憶内容を変更するための書き込み
アドレス・レジスタであり図形変形アルゴリズムに従っ
て発生された書き込みデータを書き込む。７は第二の表
示メモリ４の記憶内容を読み出すためのアドレス・レジ
スタであって表示周期に同期して連続的な読み出しアド
レスを発生する。５は書き込みアドレスと読み出しアド
レスとを切り換えるためのアドレス・セレクタである。
１は１画面分の表示データを記憶する第一の表示メモリ
であり、書き込みアドレス・レジスタ３が発生する書き
込みアドレスに従って図形の書き込みやイメージ・デー
タの書き込みを行う。４は表示メモリ１の表示アドレス
を記憶する第二の表示メモリでありその出力は表示時第
−の表示メモリ１のアドレス供給源を切り換えるために
設けられているアドレス・セレクタ２を経由して第一の
表示メモリ１に供給される。表示図形を変形させる必要
がない場合には第二の表示メモリ４は第一の表示メモリ
に対する連続的な表示アドレスを記憶している。６は第
二の表示メモリ４の記憶内容を変更するための書き込み
アドレス・レジスタであり図形変形アルゴリズムに従っ
て発生された書き込みデータを書き込む。７は第二の表
示メモリ４の記憶内容を読み出すためのアドレス・レジ
スタであって表示周期に同期して連続的な読み出しアド
レスを発生する。５は書き込みアドレスと読み出しアド
レスとを切り換えるためのアドレス・セレクタである。
第二の表示メモリ４の記憶内容の変更の方法には二通り
ある。その第一は図形変形アルゴリズムに従って表示ア
ドレスを演算しながら演算結果を前もって書き込む方法
であり、演算結果を蓄えることができるので上記した従
来例とは異なり表示周期と同期を取って実時間で演算結
果が得られなければならないことはない。従って演算を
実時間で実行できないような複雑な図形変形を行う際に
有効である。その第二はあらかじめ図形変形アルゴリズ
ムに従って表示アドレスを演算しておき補助記憶装置に
記憶させ、必要に応じて第二の表示メモリ４に転送する
ことにより図形を変形させる方法である。さらに図形変
形の種類が少なく固定的な使用ができる場合には読み出
し専用のメモリを第二の表示メモリ４として使用し書き
込み制御機能を省略してもよい。また、第二の表示メモ
リ４に記憶させるデータは第一の表示メモリに対する表
示アドレスそのものでなく、連続的な表示アドレスに対
する相対的な位置移動データとして与えてもよい。
ある。その第一は図形変形アルゴリズムに従って表示ア
ドレスを演算しながら演算結果を前もって書き込む方法
であり、演算結果を蓄えることができるので上記した従
来例とは異なり表示周期と同期を取って実時間で演算結
果が得られなければならないことはない。従って演算を
実時間で実行できないような複雑な図形変形を行う際に
有効である。その第二はあらかじめ図形変形アルゴリズ
ムに従って表示アドレスを演算しておき補助記憶装置に
記憶させ、必要に応じて第二の表示メモリ４に転送する
ことにより図形を変形させる方法である。さらに図形変
形の種類が少なく固定的な使用ができる場合には読み出
し専用のメモリを第二の表示メモリ４として使用し書き
込み制御機能を省略してもよい。また、第二の表示メモ
リ４に記憶させるデータは第一の表示メモリに対する表
示アドレスそのものでなく、連続的な表示アドレスに対
する相対的な位置移動データとして与えてもよい。
第二の表示メモリに第一の表示メモリに対する表示アド
レスを記憶させ、その内容を書き換えるだけで表示図形
を変形させることができるため、実時間で表示アドレス
の算出をすることができないような応用であっても、あ
らかじめ演算結果を第二の表示メモリに記憶させておく
ことによって、実時間で表示図形を変形させることがで
きるという効果がある。
レスを記憶させ、その内容を書き換えるだけで表示図形
を変形させることができるため、実時間で表示アドレス
の算出をすることができないような応用であっても、あ
らかじめ演算結果を第二の表示メモリに記憶させておく
ことによって、実時間で表示図形を変形させることがで
きるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
グラフィックス表示を行う従来例を示すブロック図、第
３図は文字表示を行う従来例な示すブロック図である。 １．４，１４，２１．２４・・・表示メモリ、２゜５・
・・アドレス・セレクタ、３，６・・・書込みアドレス
・レジスタ、７・・・読出しアドレス・レジスタ、１５
．２５・・・セレクタ、１６．２６・・・書込みアドレ
ス発生器、１７．２７・・・読出しアドレス発生器、２
８・・・ライン・アドレス発生器。
グラフィックス表示を行う従来例を示すブロック図、第
３図は文字表示を行う従来例な示すブロック図である。 １．４，１４，２１．２４・・・表示メモリ、２゜５・
・・アドレス・セレクタ、３，６・・・書込みアドレス
・レジスタ、７・・・読出しアドレス・レジスタ、１５
．２５・・・セレクタ、１６．２６・・・書込みアドレ
ス発生器、１７．２７・・・読出しアドレス発生器、２
８・・・ライン・アドレス発生器。
Claims (3)
- （１）１画面分の表示データを記憶する記憶内容の読み
書き可能な第１の記憶手段と、 前記第１の記憶手段に外部から供給される前記１画面分
の表示データを一定の順序で書き込む書込み手段と、 前記一定の順序で書き込まれた１画面分の表示データの
示す表示図形を含む１つ以上の所定の表示図形を規定す
る前記第１の記憶手段の読出しアドレスデータを前記表
示図形毎に連続したアドレスに記憶する第２の記憶手段
と、 表示周期に同期して前記第２の記憶手段に前記表示図形
に対応した連続したアドレスを供給し、読み出された前
記第２の記憶手段からのデータを前記第１の記憶手段の
読出しアドレスとして供給するアドレス供給手段とを含
むことを特徴とする表示アドレス制御装置。 - （２）第２の記憶手段は読み出し専用メモリであること
を特徴とする特許請求の範囲第（１）項記載の表示アド
レス制御装置。 - （３）第２の記憶手段は記憶内容の読み書き可能なメモ
リであり、外部から供給される１つ以上の所定の図形を
規定する第１の記憶手段の読出しアドレスデータを前記
表示図形毎に連続したアドレスに書込む書込み手段を含
むことを特徴とする特許請求の範囲第（１）項記載の表
示アドレス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183618A JPS6338983A (ja) | 1986-08-04 | 1986-08-04 | 表示アドレス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183618A JPS6338983A (ja) | 1986-08-04 | 1986-08-04 | 表示アドレス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6338983A true JPS6338983A (ja) | 1988-02-19 |
Family
ID=16138928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183618A Pending JPS6338983A (ja) | 1986-08-04 | 1986-08-04 | 表示アドレス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6338983A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4864845A (ja) * | 1971-12-08 | 1973-09-07 | ||
| JPS5142433A (ja) * | 1974-10-09 | 1976-04-10 | Hitachi Ltd | |
| JPS5184528A (en) * | 1975-01-22 | 1976-07-23 | Hitachi Ltd | Crt hyojisochi |
| JPS522223A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Graph illustration system |
| JPS56154783A (en) * | 1980-04-30 | 1981-11-30 | Fujitsu Ltd | Character graphic display system |
| JPS58108577A (ja) * | 1981-12-23 | 1983-06-28 | 富士通株式会社 | デイスプレイ制御装置 |
| JPS6024792A (ja) * | 1983-07-21 | 1985-02-07 | Toshiba Corp | 放送方式並びにこの放送方式のための送信装置及び受信装置 |
| JPS6049390A (ja) * | 1983-08-12 | 1985-03-18 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示システム |
| JPS60122469A (ja) * | 1983-12-06 | 1985-06-29 | Nec Corp | イメ−ジパタ−ン変換装置 |
-
1986
- 1986-08-04 JP JP61183618A patent/JPS6338983A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4864845A (ja) * | 1971-12-08 | 1973-09-07 | ||
| JPS5142433A (ja) * | 1974-10-09 | 1976-04-10 | Hitachi Ltd | |
| JPS5184528A (en) * | 1975-01-22 | 1976-07-23 | Hitachi Ltd | Crt hyojisochi |
| JPS522223A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Graph illustration system |
| JPS56154783A (en) * | 1980-04-30 | 1981-11-30 | Fujitsu Ltd | Character graphic display system |
| JPS58108577A (ja) * | 1981-12-23 | 1983-06-28 | 富士通株式会社 | デイスプレイ制御装置 |
| JPS6024792A (ja) * | 1983-07-21 | 1985-02-07 | Toshiba Corp | 放送方式並びにこの放送方式のための送信装置及び受信装置 |
| JPS6049390A (ja) * | 1983-08-12 | 1985-03-18 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示システム |
| JPS60122469A (ja) * | 1983-12-06 | 1985-06-29 | Nec Corp | イメ−ジパタ−ン変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263580B1 (ko) | 그래픽 화상 표시 장치 및 방법 | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| JPS6338983A (ja) | 表示アドレス制御装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3092154B2 (ja) | ディジタル描画装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPS6338715B2 (ja) | ||
| JP2954589B2 (ja) | 情報処理装置 | |
| JP3233566B2 (ja) | 図形描画プロセッサ及び図形処理システム | |
| JPS60144789A (ja) | 文字図形表示制御装置 | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPH0721394A (ja) | 図形描画方法 | |
| JPS6315617B2 (ja) | ||
| JPS6315288A (ja) | ３次元図形表示装置 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JP2689815B2 (ja) | ベクトルフォント塗り潰し情報発生装置 | |
| JPH0336676A (ja) | ピクセル描画装置 | |
| JPH04168582A (ja) | 図形表示システムの円描画方式 | |
| JPS62191883A (ja) | 文字表示制御装置 | |
| JPS63243990A (ja) | 文字転送方式 | |
| JPS59184393A (ja) | カ−ソル表示装置 | |
| JP2005321807A (ja) | イメージ供給方法及び図形メモリ制御装置 | |
| JPH04308921A (ja) | マルチウィンドウシステム |