JP3233566B2 - 図形描画プロセッサ及び図形処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３次元空間で定義
されていた多角形を２次元投影面上に投影した図形を描
くための図形描画プロセッサ、及びこのプロセッサを用
いた図形処理システムに関する。

【０００２】

【従来の技術】図形描画プロセッサは、３次元空間で定
義されていた多角形を２次元投影面上に投影した結果得
られた頂点座標を用いて、この投影面上における画素を
塗りつぶすという描画処理を行うものである。

【０００３】ここで、画素単位で塗りつぶすという処理
は、基本的には２次元処理である。しかし、投影面上で
多角形の重なりがある場合、最も手前にある図形が最終
的に残り、それよりも奥にある図形は描画されないよう
にする必要がある。このような処理を実現する方式とし
て、一般にはＺソートとＺバッファリングとがある。

【０００４】Ｚソートとは、描画処理を開始する前に、
奥行きを示すＺデータに基づいて、各々の多角形を描画
する順番を予め決めておくというものである。そして、
Ｚソートにも、最も奥にある図形から手前の図形に順に
描画するバックトウフロントと、この逆に最も手前の図
形から描画していくというフロントトウバックとがあ
る。

【０００５】Ｚバッファリングとは、各々の画素毎のＺ
データを格納するＺバッファメモリを用意しておき、描
画時において、画素毎にメモリに格納されたＺデータ
と、今回のサイクルで描画しようとしているＺデータと
を比較し、今回描画しようとしているものの方が手前に
ある場合に描画を行うという方式である。

【０００６】

【発明が解決しようとする課題】しかし、従来の図形描
画プロセッサにより描画を行う場合に次のような問題が
あった。近年では高速で描画することが要求されるが、
所定の時間内に１フレームを構成する多角形の全てを描
画しきれない場合には、描画の順番が最後の図形は描き
きれずに次のフレームへ移行しなければならない。

【０００７】上記Ｚソートにより複数の多角形の描画順
を予め設定している場合、奥から手前へ描画するバック
トウフロント方式では手前にある図形が描けずに欠ける
ことになる。逆に、手前から奥の図形を描画するフロン
トトウバック方式では、奥の図形が欠けることになる。

【０００８】通常は、奥にある図形よりも手前にある図
形の方が重要度が高い場合が多い。よって、手前の図形
が欠けるよりは奥の図形が欠ける方が望ましい。この点
で、フロントトウバック方式の方が有利である。

【０００９】さらに、多くの多角形が重なっていたよう
な場合、バックトウフロントト方式では、重なった部分
は先に描画した図形の上に手前の図形を重ねて描くこと
になり、同じ画素に対して描画を複数回行なわなければ
ならない。一方、フロントトウバック方式では、先に描
いた手前の図形の奥に他の図形を描画する場合、重なる
部分は描画しない。よって、フロントトウバック方式の
方がバックトウフロント方式よりもフレームバッファへ
のアクセスが少なく、この点においてもフロントトウバ
ック方式の方が有利である。

【００１０】ところが、フロントトウバック方式では、
各々の画素毎に既に描画されているか否かを判断しなけ
ればならず、このための手段を必要とする。一般には、
画素毎に既に描画されたか否かを示す１ビットのデータ
（以下、プライオリティビットという）を設定し、この
プライオリティビットを画素毎に用いて描画するか否か
を判断する。しかし、従来はこのような処理を行う効率
が悪く、処理速度の低下を招いていた。

【００１１】また、Ｚバッファリング方式により描画を
行う場合は、画素毎にＺデータをバッファメモリから読
み出したり書き込む処理が必要となる。この処理のため
に従来はやはり処理速度の低下を招いていた。さらに、
１フレーム分の描画を行う毎に、前回のフレームのＺデ
ータが残存していないようにＺバッファメモリを初期化
する必要がある。Ｚデータは一般に、１画素当たり８ビ
ット、１６ビット、３２ビット、…、というように多く
のメモリ領域を必要とし、フレーム毎に初期化するには
多くの時間を消費していた。このように、Ｚバッファリ
ング方式ではＺソート方式よりも、図形描画プロセッサ
とフレームバッファメモリとの間のデータアクセスが多
く、バスネックを招いていた。

【００１２】本発明は上記事情に鑑みてなされたもの
で、同一の構成により、Ｚソート方式によるフロントト
ウバック処理と、Ｚバッファリング方式による処理とを
選択していずれも高速に行い、さらにステンシルチェッ
ク処理、部分的Ｚバッファリング処理、フレームバッフ
ァのクリア処理の高速化を実現することが可能な図形描
画プロセッサ、及びこのプロセッサを用いた図形処理シ
ステムを提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明による図形描画プ
ロセッサは、図形の頂点座標を与えられて画素毎に座標
と、奥行きを示すＺデータと、フレームデータとを各々
の画素毎に生成する生成手段と、前記Ｚデータを与えら
れて格納するＺバッファメモリへの書き込み及び読み出
しを制御するＺバッファメモリ制御手段と、前記フレー
ムデータと、各々の画素毎に設定されたプライオリティ
ビットとを対応付けて格納するフレームバッファメモリ
への書き込み及び読み出しを制御するフレームバッファ
メモリ制御手段と、前記Ｚバッファメモリに格納されて
おり、前記Ｚバッファメモリ制御手段により読み出され
たＺデータと、前記生成手段により生成されたＺデータ
とを与えられて比較し、比較結果を出力するＺ比較手段
と、第１、第２、第３の動作モードのうち、いずれかを
設定するモード設定手段を有し、設定された動作モード
に従って前記Ｚ比較手段、Ｚバッファメモリ制御手段、
フレームバッファメモリ制御手段を制御するプライオリ
ティビット管理手段であって、前記第１の動作モードが
設定されているときは、各々の画素に対応するプライオ
リティビットが第１の値である場合、前記生成器が生成
したフレームデータを前記フレームバッファメモリ制御
手段が前記フレームバッファメモリに書き込むことでこ
の画素を描画し、前記プライオリティビットが第２の値
である場合は描画せず、前記第２の動作モードが設定さ
れているときは、各々の画素に対応するプライオリティ
ビットが前記第１の値である場合、対応する画素に関す
る前記Ｚデータ比較手段の比較結果にかかわらず、前記
生成器が生成したフレームデータを前記フレームバッフ
ァメモリ制御手段が前記フレームバッファメモリに書き
込むことでこの画素を描画し、対応する前記プライオリ
ティビットが前記第２の値である場合、前記Ｚデータ比
較手段の比較結果に応じてこの画素を描画するか否かを
判断し、前記第３の動作モードが設定されているとき
は、各々の画素に対応するプライオリティビットが前記
第２の値である場合、対応する画素に関する前記Ｚデー
タ比較手段の比較結果にかかわらずこの画素を描画せ
ず、対応するプライオリティビットが前記第１の値であ
る場合、前記Ｚデータ比較手段の比較結果に応じてこの
画素を描画するか否かを判断する、前記プライオリティ
ビット管理手段とを備えたことを特徴としている。

【００１４】本発明の図形処理システムは、上記図形描
画プロセッサと、図形の頂点座標を出力する座標出力装
置と、Ｚデータを与えられて格納するＺバッファメモリ
と、フレームデータと、各々の画素毎に設定されたプラ
イオリティビットとを対応付けて格納するフレームバッ
ファメモリとを備えている。

【００１５】前記フレームバッファメモリは、フレーム
データと、各々のフレームデータに対応するプライオリ
ティデータとを関連付けた位置関係で格納するものであ
ってもよい。

【００１６】また、前記プライオリティビット管理手段
はさらに、前記フレームバッファメモリから前記フレー
ムバッファメモリ制御手段を介して読み出されたフレー
ムデータを与えられて保持する表示データバッファと、
所定のカラーを示すカラーデータを保持するカラーレジ
スタと、前記表示データバッファから読み出されたフレ
ームデータを表示のために出力するとき、対応するプラ
イオリティビットが前記第１の値である場合は、前記フ
レームデータに替えて前記カラーレジスタに保持された
前記カラーデータを出力し、対応するプライオリティビ
ットが前記第２の値である場合は前記フレームデータを
出力するセレクタとを有してもよい。

【００１７】ここで、プライオリティビットは、フレー
ムバッファメモリの替わりにＺバッファメモリに格納さ
れ、Ｚバッファメモリ制御手段により書き込み及び読み
出しが制御されてもよい。

【００１８】あるいは、フレームデータ、Ｚデータ、及
びプライオリティビットは同じバッファメモリに格納さ
れ、バッファメモリ制御手段により書き込み及び読み出
しが制御されてもよい。

【００１９】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明を行う。

【００２０】図１に、第１の実施の形態による図形描画
プロセッサ１０と、図形描画プロセッサ１０がアクセス
するＺバッファメモリ１６及びフレームバッファメモリ
１７を配置した構成を示す。

【００２１】図形描画プロセッサ１０は、生成器１１、
Ｚ比較器１２、プライオリティビット管理器１３、Ｚバ
ッファメモリ制御器１４、及びフレームバッファメモリ
制御器１５を備えている。生成器１１は、図示されてい
ないＣＰＵやＤＳＰ(digitalsignal processor)等の装
置から各図形毎に頂点座標を与えられて、線形補間法等
を用いて２次元投影面上の各画素毎のｘｙ座標と、各画
素の奥行きを示すＺデータと、各画素を塗りつぶす色を
示すフレームデータとを生成して出力する。

【００２２】Ｚバッファメモリ制御器１４は、Ｚデータ
を与えられて格納するＺバッファメモリ１６への書き込
み（描画）及び読み出し（表示）を制御する。

【００２３】フレームバッファメモリ１７はダブルバッ
ファ構成であり、図形描画プロセッサ１１からフレーム
データを与えられて書き込まれる描画用バッファメモリ
と、描画されたフレームデータを表示用に読み出して、
図示されていないＤＡＣ（digital analog convertor）
を介して表示パネル装置に与える表示用バッファメモリ
とを、それぞれ１フレーム分備え、フレーム毎に描画用
と表示用とが切り替わるように構成されている。さらに
本実施の形態では、各々の画素毎に既に描画がなされた
か否かを示すためのプライオリティビットを、フレーム
バッファメモリ１７が各々の画素のフレームデータに対
応付けた状態で格納している。

【００２４】具体的には、図５に示されたように、描画
用又は表示用に、それぞれ１フレーム分のフレームデー
タを格納するプレーン７１、７２が設けられ、それぞれ
のプレーン７１、７２に対応してプライオリティビット
用のプレーン７３、７４が設けられている。

【００２５】そして、同一ページにある画素集合に対す
るプライオリティビットは、連続した領域に格納され
る。また、プライオリティビットは、同一のページ内の
フレームデータと関連付けられた位置関係になるように
格納される。

【００２６】フレームバッファメモリ制御器１５は、こ
のようなフレームバッファメモリ１７に対するフレーム
データ及びプライオリティビットの書き込みと読み出し
を制御する。

【００２７】Ｚ比較器１２は、同一フレームにおいて、
Ｚバッファメモリ１６に既に描画済みで格納されており
Ｚバッファメモリ制御器１４を介して与えられたＺデー
タと、これから新たに描画するために生成器１１から生
成されて与えられたＺデータとを各画素毎に与えられて
比較しその結果を出力する。

【００２８】プライオリティビット管理器１３は、動作
モードを予め設定され、設定されたモードに応じてＺ比
較器１２、Ｚバッファメモリ制御器１４、フレームバッ
ファメモリ制御器１５の動作を制御するためのフラグを
出力すると共に、フレームバッファメモリ１７に格納さ
れフレームバッファメモリ制御器１５を介して与えられ
たプライオリティビットについて、後述するようなチェ
ック及び管理を行う。

【００２９】プライオリティビット管理器１３は、図２
に示されるように、モードレジスタ２１、フラグ生成器
２２、プライオリティビットバッファ２３を有してい
る。

【００３０】モードレジスタ２１は、プライオリティビ
ットの書き込みを行うか否かを示すプライオリティビッ
トライト（以下、ＰＷという）、プライオリティビット
のチェックを行うか否かを示すプライオリティビットチ
ェック（以下、ＰＣという）、Ｚデータの比較を行うか
否かを示すＺコンパリゾン（以下、ＺＣという）、プラ
イオリティビットチェックとＺ比較との優先度を示すプ
ライオリティＺコンパリゾン（以下、ＰＺＣという）と
いうモードを示すデータを保持している。このようなモ
ードレジスタ２１に、描画を開始する前に予め値が設定
されることで、後述するいずれかの動作モードが選択さ
れる。

【００３１】ここで、ＰＷが１の場合には、画素を描画
するたびにプライオリティビットを１にして、プライオ
リティビットの読み出しを行う前に、フレームデータバ
ッファメモリ制御器１５がフレームバッファ１７に書き
戻す。ＰＷが０の場合には、プライオリティビットは予
め設定された値に固定される。

【００３２】さらに、ＰＺＣが０の場合は、プライオリ
ティビットのチェックを優先する。プライオリティビッ
トが０の場合は、Ｚ比較の結果にかかわらず、その画素
を描画し、プライオリティビットが１の場合は、Ｚ比較
の結果に応じて画素を描画するか否かを判断する。

【００３３】逆に、ＰＺＣが１の場合はＺ比較を優先す
る。プライオリティビットが１の場合は、Ｚ比較の結果
にかかわらずその画素を描画せず、プライオリティビッ
トが０の場合はＺ比較の結果に応じて画素の描画を行う
か否かを判断する。

【００３４】プライオリティビットバッファ２３は、フ
レームバッファメモリ制御器１５から、後述するよう
に、例えば１６ビットをひとまとめにして与えられたプ
ライオリティビットを一時的に保持する。より詳細に
は、生成器１１から出力された２次元ｘｙ座標で指定さ
れる画素に対応したひとまとめのプライオリティビット
が、プライオリティビットバッファ２３に保持される。

【００３５】フラグ生成器２２は、モードレジスタ２１
のＰＷ、ＰＣ、ＺＣ、ＰＺＣの値と、プライオリティビ
ットバッファ２３から読み出したプライオリティビット
２３ａを用いて所定の論理動作を行い、Ｚ比較を行うか
否かを示すＺ比較フラグ２２ａをＺバッファメモリ制御
器１４に出力し、フレームバッファ１７のうちの描画バ
ッファにフレームデータを画素毎に書き込むか否かを示
す画素ライトフラグ２２ｂをフレームバッファメモリ制
御器１５に出力する。Ｚ比較を行うＺ比較フラグ２２ａ
をＺ比較器１２に出力したときは、Ｚ比較器１２から出
力されたＺ比較結果１２ａを受け取る。ここで、動作モ
ードには以下のようなものがある。 １． ＰＣ＝０、ＺＣ＝０の場合、Ｚ比較を行うことな
く、当該画素のフレームデータをフレームバッファメモ
リに書き込む。 ２． ＰＣ＝１、ＺＣ＝０の場合、Ｚ比較は行わず、プ
ライオリティビットが０の時に書き込む。 ３． ＰＣ＝０、ＺＣ＝１の場合、Ｚ比較を行い、この
比較結果に応じて、書き込むか否かを判断する。 ４． ＰＣ＝１、ＺＣ＝１、ＰＺＣ＝０の場合、プライ
オリティビットチェックを優先する。即ち、プライオリ
ティビットが０ならばＺ比較を行うことなく画素を書き
込む。 ５． ＰＣ＝１、ＺＣ＝１、ＰＺＣ＝１の場合、Ｚ比較
が優先する。Ｚ比較を行って、Ｚデータが図形の奥行き
が手前にあることを示し、かつプライオリティビットが
０でまだ当該画素は書かれていないことが示されていた
ときにのみ、画素の書き込みを行う。他の場合には、書
き込みは行わない。

【００３６】このような構成を備えた本実施の形態にお
ける動作について、以下に述べる。

【００３７】先ず、生成器１１に、当該多角形の頂点座
標が与えられ、投影面上の２次元ｘｙ座標データと、Ｚ
データとが生成され、またそれぞれの画素を塗りつぶす
べきＲＧＢデータに相当するフレームデータが生成され
て出力される。Ｚ比較器１２にＺデータ１１ａが与えら
れ、フレームデータ１１ｂがフレームバッファメモリ制
御器１５に出力される。

【００３８】プライオリティビット管理器１３は、プラ
イオリティビットの読み出し要求を、フレームバッファ
メモリ制御器１５に与える。フレームバッファメモリ制
御器１５は、この要求に基づき、フレームバッファメモ
リ１７に格納されているプライオリティビットをある程
度の単位でまとめて読み出してプライオリティビット管
理器１３のプライオリティビットバッファ２３に与えて
保持させる。ここで、プライオリティビットは画素毎に
１ビットずつのデータとして設定されているが、対応す
る画素毎のそれぞれのフレームデータは、通常８、１
６、３２、…、ビットを有している。そこで、例えば、
フレームデータが１６ビットであるとすると、ｘ方向に
連続した１６画素分のプライオリティビットをひとまと
めにして読み出し、プライオリティビットレジスタ２３
に保持しておく。

【００３９】モードレジスタ２１のＰＷが１の場合に
は、画素を描画する毎にプライオリティビットを書き替
える必要がある。そこで、当該プライオリティビットが
格納されているプライオリティビットバッファ２３の対
応するビットを１にし、このプライオリティビットを読
み出す前に、プライオリティビットバッファ２３の内容
２３ｂをフレームバッファメモリ制御器２３を介してフ
レームバッファメモリ１５に与えて書き替えておく。Ｐ
Ｗが０の場合は、上述したようにプライオリティビット
は予め設定された値を保持する。

【００４０】プライオリティビットバッファ２３に保持
されたプライオリティビット２３ａが読み出されると、
フラグ生成器２２に与えられる。モードレジスタ２１の
ＰＣが１の場合は、フラグ生成器２２は画素毎にプライ
オリティビットをチェックする。モードレジスタ２１の
ＺＣが１の場合は、Ｚ比較を行うことを示すＺ比較フラ
グ２２ａをＺバッファメモリ制御器１４に出力する。さ
らに、フラグ生成器２２は、画素の描画を行うと判断し
たときは画素描画フラグ２２ｂをＺバッファメモリ制御
器１４とフレームバッファメモリ制御器１５とに出力す
る。

【００４１】Ｚバッファメモリ制御器１４は、Ｚ比較を
行うＺ比較フラグ２２ａを受け取った場合は、それぞれ
の画素に対応するＺデータをＺバッファメモリ１６から
読み出して、このデータ１４ａをＺ比較器１２に与え
る。さらに、Ｚバッファメモリ制御器１４は、画素を描
画することを示す画素描画フラグ２２ｂを受け取ったと
きは、生成器１１が生成したＺ値をＺバッファメモリ１
６に与えて書き込む。

【００４２】フレームバッファメモリ制御器１５は、フ
ラグ生成器２２から画素を描画することを示す画素描画
フラグ２２ｂを受け取ったときは、生成器１１が生成し
たフレームデータをフレームバッファメモリ１５に与え
て描画する。

【００４３】以上の本実施の形態による図形描画プロセ
ッサを用いることで、次のような処理を行うことができ
る。 １． フロントトウバック処理 プライオリティビットをチェックしながら描画すべきと
きは画素の描画を行い、描画した場合にはプライオリテ
ィビットを１にする。

【００４４】この処理を行うときは、モードレジスタ２
１を、ＰＷ＝１、ＰＣ＝１、ＺＣ＝０に設定する。各フ
レームの描画を開始する前に、初期設定としてプライオ
リティビットを全て０にしておく。Ｚソート方式を用い
て、手前にある図形から奥にある図形へと順に描画を行
っていく。 ２． ステンシルチェック処理 プライオリティビットを保持するバッファメモリ（後述
するように、フレームバッファメモリ１７又はＺバッフ
ァメモリ１６のいずれかを用いる）に設定されたプレー
ンに、図６に示されたように、図形を描く領域８２と描
かない領域８１とを示したステンシルパターン８０を予
め設定しておく。図形を描かない領域８１は、既に図形
は描画されておりこの上に描画を行わないという扱いを
するため、プライオリティビットを１に設定しておく。
図形を描く領域８２はプライオリティビットを０にす
る。

【００４５】この処理を行う場合、モードレジスタ２１
はＰＷ＝０、ＰＣ＝１に設定する。即ち、図形を領域８
２に描画した場合にもプライオリティビットは０のまま
にしておく。プライオリティビットのチェックは、領域
８１に図形を描かないようにするために行う。

【００４６】ＺＣは０、１のいずれでもよいが、ＺＣを
１にしたときはＰＺＣ＝１に設定する必要がある。即
ち、プライオリティビットが１である領域８１は、Ｚ比
較の結果にかかわらず描画しない。プライオリティビッ
トが０である領域８２では、Ｚ比較の結果に応じて描画
するか否かを判断する。 ３． Ｚ無限遠フラグチェック処理 Ｚバッファリングと併用する処理である。最も奥にある
図形（背景）の奥行きをＺ無限遠とし、プライオリティ
ビット０がこのＺ無限遠を示すフラグとする。そして、
この奥行きよりも手前にあるプライオリティビット１の
図形についてのみＺ比較を行う。

【００４７】モードレジスタ２１を、ＰＷ＝１、ＰＣ＝
１、ＺＣ＝１、ＰＺＣ＝０に設定する。各フレーム毎
に、描画の前に予めプライオリティビットを０に設定し
ておく。Ｚバッファメモリの内容については、フレーム
毎の描画開始前に予めクリアする必要はない。即ち、各
画素について１ビットで表現できるプライオリティビッ
トを格納するプライオリティビットプレーンについての
みクリアしておけば、１画素当たり８、１６、３２…と
いうようにビット幅が大きいＺプレーンをクリアする必
要はない。これにより、処理の高速化が可能となる。 ４． 部分的Ｚバッファリング処理 Ｚバッファメモリに用意されているＺデータのビット幅
が例えば１画素当たり８ビットというように小さく、例
えば２４ビットで定義されているＺ空間の全てを表すこ
とができないような場合に、Ｚ空間を複数の部分Ｚ空間
に分割し、それぞれにＺデータを持たせて、プライオリ
ティビットを用いながら描画を行っていく。

【００４８】モードレジスタ２１は、ＰＷ＝１、ＰＣ＝
１、ＺＣ＝１、ＰＺＣ＝１に設定する。Ｚ空間を複数の
部分Ｚ空間に分割し、それぞれの部分Ｚ空間毎に、当該
空間に入ることが保証されている多角形の集合を予め定
義する。フレームバッファメモリ内の全てのプライオリ
ティビットを０にクリアしておく。そして、最も奥にあ
る部分Ｚ空間に含まれる多角形の集合について、この部
分Ｚ空間内でＺバッファリングを行いながら描画してい
く。次にフレームバッファメモリ１７内の全てのプライ
オリティビットを０にクリアする。最も奥から２番目に
ある部分Ｚ空間に含まれる多角形の集合について、この
空間内でＺバッファリングを行いながら描画していく。
このような手順で、順にそれぞれの部分Ｚ空間に含まれ
る多角形の描画を行っていき、最も手前にある部分Ｚ空
間についての処理が終わると当該フレームの描画が完成
する。

【００４９】この部分的Ｚバッファリング処理は、上述
したように全てのＺ空間を表現するだけのビット幅をＺ
データに割り当てることができない場合に有効である。
また、Ｚデータのビット数を大きくとることができるよ
うな場合であっても、この処理を採用してアクセスする
Ｚデータのビット数を小さくすることで高速化を図るこ
とができる。

【００５０】本発明の第２の実施の形態について、以下
に述べる。本実施の形態による図形描画プロセッサは、
図３に示された図形描画プロセッサ４０のような構成を
有し、このプロセッサ４０を用いた本実施の形態による
図形処理システムは、プロセッサ４０の他に、ＣＰＵ１
４０、Ｚバッファメモリ１４１、及びフレームバッファ
メモリ１４２を備えている。

【００５１】ＣＰＵ１４０は、システム全体の画像処理
及び管理を行うものであるが、図形の描画に関する処理
としては、多角形の頂点座標を図形描画プロセッサ４０
に与える。ここで、ＣＰＵの替わりに、ＤＳＰ等の他の
装置を用いて頂点座標を出力させてもよい。この情報
は、図形描画プロセッサ４０内のバスインターフェース
ブロック４１を介して生成器４２に与えられる。

【００５２】生成器４２は、与えられた頂点座標を用い
て、線形補間法等を適用して２次元投影面上の各画素毎
のｘｙ座標と、Ｚデータと、フレームデータとを生成し
て出力する。

【００５３】Ｚバッファメモリ制御器４５は、Ｚデータ
を格納するＺバッファメモリ１４１への書き込み及び読
み出しを制御する。フレームバッファメモリ制御器４６
は、フレームデータを格納するフレームバッファメモリ
１４２への書き込み及び読み出しを制御する。また、フ
レームバッファメモリ１４２は上述したように描画用と
表示用とを備えるダブルバッファ構成であり、プライオ
リティビットは、各々の画素毎のフレームデータに対応
付けた状態で、描画用メモリと表示用メモリにそれぞれ
格納されている。フレームバッファメモリ制御器４６
は、フレームバッファメモリ１４２に対して、フレーム
データとプライオリティビットの書き込みと読み出しの
制御を行う。

【００５４】Ｚ比較器４３は、Ｚバッファメモリ１４１
に格納されているＺデータをＺバッファメモリ制御器４
５を介して与えられ、生成器４２から生成されて与えら
れたＺデータと比較しその結果を出力する。

【００５５】プライオリティビット管理器４４は、Ｚバ
ッファメモリ制御器４５、フレームバッファメモリ制御
器４６の制御、またプライオリティビットが１であるか
否かをチェックし、画素毎に描画したときに１にするな
どの管理を行う。プライオリティビット管理器４４の詳
細な構成は図４に示されるようであり、モードレジスタ
５１、フラグ生成器５２、プライオリティビットバッフ
ァ５３が設けられている。

【００５６】モードレジスタ５１は、上述したＰＷ、Ｐ
Ｃ、ＺＣ、ＰＺＣを示すデータを保持している。

【００５７】フラグ生成器５２は、モードレジスタ５１
のＰＷ、ＰＣ、ＺＣ、ＰＺＣの値と、Ｚ比較器４３から
出力されたＺ比較結果４３ａと、プライオリティビット
バッファ５３から読み出したプライオリティビット５３
ａを用いて、Ｚ比較フラグ５２ａをＺバッファメモリ制
御器４５に出力し、画素ライトフラグ５２ｂを、Ｚデー
タバッファメモリ制御器４５及びフレームバッファメモ
リ制御器４６に出力する。

【００５８】図形描画プロセッサ４０は、さらにカラー
レジスタ４８、セレクタ４９及び表示データバッファ４
７を備えている。

【００５９】表示データバッファ４７は、フレームバッ
ファメモリ１４２からフレームバッファメモリ制御器４
６を介して読み出されたフレームデータ及びプライオリ
ティビット４６ｂを与えられて保持する。カラーレジス
タ４８は、予め設定されたバックグランドのカラーデー
タを保持している。

【００６０】セレクタ４９は、プライオリティビットを
チェックしながら、表示データバッファ４７から出力さ
れたフレームデータ４７ａと、カラーレジスタ４８から
出力されたカラーデータ４８ａとを選択し、いずれか一
方をデータ４９ａとしてＤＡＣ１４３に出力する。

【００６１】このような構成により、描画が終了した
後、描画用フレームバッファメモリが表示用フレームバ
ッファメモリに切り替わり、データ４９ａがＤＡＣ１４
３を介して表示パネル装置へ出力される。このとき、描
画サイクルで描画された画素については書き込まれたフ
レームデータ４９ａを表示し、描画されなかったバック
グランドについては、カラーレジスタ４８に保持された
カラーが表示される。

【００６２】本実施の形態において、図形の描画を行う
ときの動作は、上述した第１の実施の形態と同様であ
り、説明を省略する。本実施の形態では、上述した１．
フロントトウバック処理、２．ステンシルチェック処
理、３．Ｚ無限遠フラグチェック処理、４．部分的Ｚバ
ッファリング処理の処理の他に、次のような処理が可能
である。この処理は、描画用フレームバッファメモリへ
の１フレーム分の描画が終了した後、このメモリが表示
用フレームバッファメモリに切り替わり、表示動作を行
う時の処理に関するものである。 ５． フレームバッファの高速クリア処理 プライオリティビットを用いることで、フレームバッフ
ァを高速にクリアすることができる。フレーム毎に描画
を開始する前に、フレームバッファメモリ１４２内のプ
ライオリティビットを全て０にクリアしておく。フレー
ムバッファメモリ１４２内のフレームデータはクリアす
る必要はない。プライオリティビットを用いて描画を行
っていき、描画された画素のプライオリティビットを１
とする。描画フレームバッファメモリの描画が終了する
と、このメモリが表示バッファメモリに切り替わって表
示のためにフレームデータが読み出される。このとき
に、表示目的で読み出されたフレームデータに対するプ
ライオリティビットが１の場合は、当該画素は描画され
たことを示すものである。そこで、描画された画素につ
いては、セレクタ４９の切り替え動作によって、この読
み出されたフレームデータをＤＡＣ１４３に出力する。
プライオリティビットが０の場合には、当該画素は描画
されなかったことを示すものであり、フレームバッファ
メモリ１４２に前回のサイクルで描画されて残っていた
フレームデータを出力するのではなく、カラーレジスタ
４８に保持されているバックグランドのカラーデータを
出力する。これにより、フレームデータをフレーム毎に
描画を開始する前に全てクリアする必要がなくなる。上
述したように、プライオリティビットは画素毎に１ビッ
ト設ければよいが、フレームデータは８、１６、３２、
…ビットが必要である。よって、プライオリティビット
のみをクリアすればよいことで、高速処理が可能とな
る。

【００６３】このフレームバッファの高速クリア処理
は、描画された画素のプライオリティビットは１で、描
画されなかった画素のプライオリティビットは０として
フレームバッファメモリ１４２にフレームデータととも
に格納されていなければならない。従って、上記処理１
乃至４のうち、１．フロントトウバック処理と、２．Ｚ
バッファリング処理と併用することは可能であるが、
３．ステンシルチェック処理や、４．部分的Ｚバッファ
リング処理と併用することはできない。

【００６４】第１及び第２の実施の形態では、いずれも
Ｚデータはフレームバッファメモリ１５、１４２内にフ
レームデータと共に格納される。これに対し、図７に示
された第３の実施の形態では、Ｚデータバッファメモリ
及びフレームバッファメモリの替わりにローカルメモリ
９３を備えている。図形描画プロセッサ９２の内部構成
は、上記図形描画プロセッサ１０又は４０と同様であ
り、それぞれ、Ｚバッファメモリ制御器１４及びフレー
ムバッファメモリ制御器１５、又はＺバッファメモリ制
御器４５及びフレームバッファメモリ制御器４６が同一
のローカルメモリ９３内に設けられたＺデータプレーン
とフレームデータプレーンとをアクセスする。他のＣＰ
Ｕ９１、ＤＡＣ９４は第２の実施の形態におけるＣＰＵ
１４０、ＤＡＣ１４３と同様のものであり、説明を省略
する。

【００６５】ローカルメモリ９３は、図８のように構成
されている。フレームデータを格納する領域であるフレ
ームデータプレーン１０１及び１０２と、Ｚデータを格
納するＺデータプレーン１０３と、プライオリティビッ
トを格納することが可能なプレーン１０４〜１０６が設
けられている。プレーン１０４は、フレームデータプレ
ーン１０１内のフレームデータに対応付けてプライオリ
ティビットを格納する領域、プレーン１０５はフレーム
データプレーン１０２内のフレームデータに対応付けて
プライオリティビットを格納する領域、プレーン１０６
はＺデータプレーン１０３内のＺデータに対応付けてプ
ライオリティビットを格納する領域である。

【００６６】プライオリティビットは、プレーン１０４
〜１０６のうち、動作モードに応じて任意の場所に格納
することができる。例えば、上記処理１．フロントトウ
バック処理、２．ステンシルチェック処理のように、Ｚ
バッファリングを行わない場合は、Ｚデータと関連付け
て格納する必要はないので、プレーン１０６にプライオ
リティビットは格納せず、プレーン１０４及び１０５の
少なくともいずれか一方に格納する。これにより、プレ
ーン１０６を設ける必要がないので、フレームデータ用
のプレーン１０１、１０２及びプライオリティビット１
０４、１０５により大きい領域を割り当てることができ
る。しかし、上述した処理のうち、５．フレームバッフ
ァの高速クリア処理を行うためには、描画用フレームバ
ッファメモリ用のプレーン１０１又は１０２と、表示用
フレームバッファメモリ用のプレーン１０２又は１０１
の両方にプライオリティビットを関連付けて格納する必
要がある。このため、プレーン１０４及び１０５の両方
にプライオリティビットが格納される。

【００６７】また、上記処理のうち、３．Ｚ無限遠フラ
グ処理や４．部分的Ｚバッファリング処理のように、Ｚ
バッファリングを行う場合は、Ｚデータプレーン１０３
に対応付けられたプレーン１０６にプライオリティビッ
トが格納される。

【００６８】上記第１、第２又は第３の実施の形態によ
れば、同一の構成により、Ｚソート方式に基づくフロン
トトウバック処理、Ｚバッファリング処理、ステンシル
チェック処理、部分的Ｚバッファリング処理、フレーム
バッファの高速クリア処理のいずれかを選択して高速に
実行することが可能である。

【００６９】上述した実施の形態はいずれも一例であ
り、本発明を限定するものではない。例えば、プライオ
リティビット管理手段は、必ずしも図２、図４に示され
るような構成と同じである必要はなく、設定されたモー
ドに応じてＺ比較手段、Ｚバッファメモリ手段、フレー
ムバッファメモリ手段を制御するものであればよい。。

【００７０】

【発明の効果】以上説明したように、本発明の図形描画
プロセッサ及び図形処理システムは、画素毎に設けられ
描画が行われたか否かを示すプライオリティビットを用
いることでＺソートによるフロントトウバック処理を効
率良く行い、またＺバッファリング処理（Ｚ無限遠フラ
グチェック処理）を行う場合にも、図形が重なった意味
のあるＺデータについてのみＺデータの比較を行うこと
で、処理の高速化を図ることができ、さらには同一の構
成で動作モードを切り替えることで、ステンシルチェッ
ク処理、部分的Ｚバッファ処理を実現し、またフレーム
データをクリアする替わりにプライオリティビットをク
リアすることで、フレームバッファのクリア処理を高速
化することが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による図形描画プロ
セッサと、Ｚバッファメモリ及びフレームバッファメモ
リの構成を示したブロック図。

【図２】同図形描画プロセッサの詳細な構成を示したブ
ロック図。

【図３】本発明の第２の実施の形態による図形描画プロ
セッサと、同図形描画プロセッサを用いた図形処理シス
テムの構成を示したブロック図。

【図４】同図形描画プロセッサの詳細な構成を示したブ
ロック図。

【図５】同図形描画プロセッサの有するフレームバッフ
ァメモリの構成を示した説明図。

【図６】第１又は第２の実施の形態により実現可能なス
テンシルチェック処理で用いられるステンシルパターン
を示した説明図。

【図７】本発明の第３の実施の形態による図形処理シス
テムの構成を示したブロック図。

【図８】同図形処理システムにおけるローカルメモリの
構成を示した説明図。

【符号の説明】

１０、４０、９２ 図形描画プロセッサ １１ 生成器 １２ Ｚ比較器 １３ プライオリティビット管理器 １４ Ｚバッファメモリ制御器 １５ フレームバッファメモリ制御器 １６ Ｚバッファメモリ １７ フレームバッファメモリ ２１、５１ モードレジスタ ２２、５２ フラグ生成器 ２３、５３ プライオリティビットバッファ ４１ バスＩ／Ｆブロック ４２ 生成器 ４３ Ｚ比較器 ４４ プライオリティビット管理器 ４５ Ｚバッファメモリ制御器 ４６ フレームバッファメモリ制御器 ４７ 表示データバッファ ４８ カラーレジスタ ４９ セレクタ ７１、１０１ フレームデータプレーン０ ７２、１０２ フレームデータプレーン１ ７３、１０４ プライオリティビットプレーン０ ７４、１０５ プライオリティビットプレーン１ ８０ ステンシルパターン ９３ ローカルメモリ ９４、１４３ ＤＡＣ １０３ Ｚデータプレーン １０６ プライオリティビットプレーン １４１ Ｚバッファメモリ １４２ フレームバッファメモリ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 15/40 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】図形の頂点座標を与えられて、画素毎に座
   標と、奥行きを示すＺデータと、フレームデータとを生
   成する生成手段と、 前記Ｚデータを与えられて格納するＺバッファメモリへ
   の書き込み及び読み出しを制御するＺバッファメモリ制
   御手段と、 前記フレームデータと、各々の画素毎に設定されたプラ
   イオリティビットとを対応付けて格納するフレームバッ
   ファメモリへの書き込み及び読み出しを制御するフレー
   ムバッファメモリ制御手段と、 前記Ｚバッファメモリに格納されており、前記Ｚバッフ
   ァメモリ制御手段により読み出されたＺデータと、前記
   生成手段により生成されたＺデータとを与えられて比較
   し、比較結果を出力するＺ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、Ｚバッファメモリ制御手段、フレ
   ームバッファメモリ制御手段を制御するプライオリティ
   ビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記フレ
   ームバッファメモリ制御手段が前記フレームバッファメ
   モリに書き込むことでこの画素を描画し、前記プライオ
   リティビットが第２の値である場合は描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらず、前記生成器が生成したフレー
   ムデータを前記フレームバッファメモリ制御手段が前記
   フレームバッファメモリに書き込むことでこの画素を描
   画し、対応する前記プライオリティビットが前記第２の
   値である場合、前記Ｚデータ比較手段の比較結果に応じ
   てこの画素を描画するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらずこの画素を描画せず、対応する
   プライオリティビットが前記第１の値である場合、前記
   Ｚデータ比較手段の比較結果に応じてこの画素を描画す
   るか否かを判断する、前記プライオリティビット管理手
   段と、 を備えたことを特徴とする図形描画プロセッサ。
2. 【請求項２】図形の頂点座標を出力する座標出力装置
   と、 Ｚデータを与えられて格納するＺバッファメモリと、 フレームデータと、各々の画素毎に設定されたプライオ
   リティビットとを対応付けて格納するフレームバッファ
   メモリと、 前記座標出力装置から出力された頂点座標を与えられ
   て、描画処理を行う図形描画プロセッサであって、 前記頂点情報を与えられて画素毎に座標と、奥行きを示
   すＺデータと、フレームデータとを生成する生成手段
   と、 前記ＺバッファメモリへのＺデータの書き込み及び読み
   出しを制御するＺバッファメモリ制御手段と、 前記フレームバッファメモリへのフレームデータ及びプ
   ライオリティビットの書き込み及び読み出しを制御する
   フレームバッファメモリ制御手段と、 前記Ｚバッファメモリに格納されており、前記Ｚバッフ
   ァメモリ制御手段により読み出されたＺデータと、前記
   生成手段により生成されたＺデータとを与えられて比較
   し、比較結果を出力するＺデータ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、Ｚバッファメモリ制御手段、フレ
   ームバッファメモリ制御手段を制御するプライオリティ
   ビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記フレ
   ームバッファメモリ制御手段が前記フレームバッファメ
   モリに書き込むことでこの画素を描画し、前記プライオ
   リティビットが第２の値である場合は描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらず、前記生成器が生成したフレー
   ムデータを前記フレームバッファメモリ制御手段が前記
   フレームバッファメモリに書き込むことでこの画素を描
   画し、対応する前記プライオリティビットが前記第２の
   値である場合、前記Ｚデータ比較手段の比較結果に応じ
   てこの画素を描画するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらずこの画素を描画せず、対応する
   プライオリティビットが前記第１の値である場合、前記
   Ｚデータ比較手段の比較結果に応じてこの画素を描画す
   るか否かを判断する、前記プライオリティビット管理手
   段と、を有する前記図形描画プロセッサと、 を備えたことを特徴とする図形処理システム。
3. 【請求項３】前記フレームバッファメモリは、フレーム
   データと、各々のフレームデータに対応するプライオリ
   ティデータとを関連付けた位置関係で格納することを特
   徴とする請求項２記載の図形処理システム。
4. 【請求項４】前記プライオリティビット管理手段は、さ
   らに、 前記フレームバッファメモリから前記フレームバッファ
   メモリ制御手段を介して読み出されたフレームデータを
   与えられて保持する表示データバッファと、 所定のカラーを示すカラーデータを保持するカラーレジ
   スタと、 前記表示データバッファから読み出されたフレームデー
   タを表示のために出力するとき、対応するプライオリテ
   ィビットが前記第１の値である場合は、前記フレームデ
   ータに替えて前記カラーレジスタに保持された前記カラ
   ーデータを出力し、対応するプライオリティビットが前
   記第２の値である場合は前記フレームデータを出力する
   セレクタと、 を有することを特徴とする請求項１記載の図形描画プロ
   セッサ。
5. 【請求項５】図形の頂点座標を与えられて、画素毎に座
   標と、奥行きを示すＺデータと、フレームデータとを生
   成する生成手段と、 前記Ｚデータと、各々の画素毎に設定されたプライオリ
   ティビットとを対応付けて格納するＺバッファメモリへ
   の書き込み及び読み出しを制御するＺバッファメモリ制
   御手段と、 前記フレームデータを格納するフレームバッファメモリ
   への書き込み及び読み出しを制御するフレームバッファ
   メモリ制御手段と、 前記Ｚバッファメモリに格納されており、前記Ｚバッフ
   ァメモリ制御手段により読み出されたＺデータと、前記
   生成手段により生成されたＺデータとを与えられて比較
   し、比較結果を出力するＺ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、Ｚバッファメモリ制御手段、フレ
   ームバッファメモリ制御手段を制御するプライオリティ
   ビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記フレ
   ームバッファメモリ制御手段が前記フレームバッファメ
   モリに書き込むことでこの画素を描画し、前記第２の値
   である場合は描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらず、前記生成器が生成したフレー
   ムデータを前記フレームバッファメモリ制御手段が前記
   フレームバッファメモリに書き込むことでこの画素を描
   画し、対応する前記プライオリティビットが前記第２の
   値である場合、前記Ｚデータ比較手段の比較結果に応じ
   てこの画素を描画するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらずこの画素を描画せず、対応する
   プライオリティビットが前記第１の値である場合、前記
   Ｚデータ比較手段の比較結果に応じてこの画素を描画す
   るか否かを判断する、前記プライオリティビット管理手
   段と、 を備えたことを特徴とする図形描画プロセッサ。
6. 【請求項６】図形の頂点座標を出力する座標出力装置
   と、 Ｚデータと、各々の画素毎に設定されたプライオリティ
   ビットとを対応付けて格納するＺバッファメモリと、 フレームデータを格納するフレームバッファメモリと、 前記座標出力装置から出力された頂点座標を与えられ
   て、描画処理を行う図形描画プロセッサであって、 前記頂点情報を与えられて画素毎に座標と、奥行きを示
   すＺデータと、フレームデータとを生成する生成手段
   と、 前記ＺバッファメモリへのＺデータの書き込み及び読み
   出しを制御するＺバッファメモリ制御手段と、 前記フレームバッファメモリへのフレームデータ及びプ
   ライオリティビットの書き込み及び読み出しを制御する
   フレームバッファメモリ制御手段と、 前記Ｚバッファメモリに格納されており、前記Ｚバッフ
   ァメモリ制御手段により読み出されたＺデータと、前記
   生成手段により生成されたＺデータとを与えられて比較
   し、比較結果を出力するＺデータ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、Ｚバッファメモリ制御手段、フレ
   ームバッファメモリ制御手段を制御するプライオリティ
   ビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記フレ
   ームバッファメモリ制御手段が前記フレームバッファメ
   モリに書き込むことでこの画素を描画し、前記プライオ
   リティビットが第２の値である場合は描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらず、前記生成器が生成したフレー
   ムデータを前記フレームバッファメモリ制御手段が前記
   フレームバッファメモリに書き込むことでこの画素を描
   画し、対応する前記プライオリティビットが前記第２の
   値である場合、前記Ｚデータ比較手段の比較結果に応じ
   てこの画素を描画するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらずこの画素を描画せず、対応する
   プライオリティビットが前記第１の値である場合、前記
   Ｚデータ比較手段の比較結果に応じてこの画素を描画す
   るか否かを判断する、前記プライオリティビット管理手
   段と、を有する前記図形描画プロセッサと、 を備えたことを特徴とする図形処理システム。
7. 【請求項７】前記Ｚバッファメモリは、Ｚデータと、各
   々のＺデータに対応するプライオリティデータとを関連
   付けた位置関係で格納することを特徴とする請求項６記
   載の図形処理システム。
8. 【請求項８】図形の頂点座標を与えられて、画素毎に座
   標と、奥行きを示すＺデータと、フレームデータとを生
   成する生成手段と、 前記Ｚデータと、前記フレームデータと、各々の画素毎
   に設定されたプライオリティビットとを対応付けて格納
   するバッファメモリに対し、前記Ｚデータ、前記フレー
   ムデータ及びプライオリティビットの書き込み及び読み
   出しを制御するバッファメモリ制御手段と、 前記バッファメモリに格納されており、前記バッファメ
   モリ制御手段により読み出されたＺデータと、前記生成
   手段により生成されたＺデータとを与えられて比較し、
   比較結果を出力するＺ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、Ｚバッファメモリ制御手段、フレ
   ームバッファメモリ制御手段を制御するプライオリティ
   ビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記フレ
   ームバッファメモリ制御手段が前記バッファメモリに書
   き込むことでこの画素を描画し、第２の値である場合は
   描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較した結果にかかわらず、前記生成器が生成したフ
   レームデータを前記バッファメモリ制御手段が前記バッ
   ファメモリに書き込むことでこの画素を描画し、対応す
   るプライオリティビットが前記第２の値である場合、前
   記Ｚデータ比較手段の比較結果に応じてこの画素を描画
   するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較した結果にかかわらずこの画素を描画せず、対応
   するプライオリティビットが前記第１の値である場合、
   前記Ｚデータ比較手段の比較結果に応じてこの画素を描
   画するか否かを判断する、前記プライオリティビット管
   理手段と、 を備えたことを特徴とする図形描画プロセッサ。
9. 【請求項９】図形の頂点座標を出力する座標出力装置
   と、 Ｚデータと、フレームデータと、各々の画素毎に設定さ
   れたプライオリティビットとを対応付けて格納するバッ
   ファメモリと、 前記座標出力装置から出力された頂点座標を与えられ
   て、描画処理を行う図形描画プロセッサであって、 前記頂点情報を与えられて画素毎に座標と、奥行きを示
   すＺデータと、フレームデータとを生成する生成手段
   と、 前記バッファメモリへのＺデータ、フレームデータ及び
   プライオリティビットの書き込み及び読み出しを制御す
   るバッファメモリ制御手段と、 前記バッファメモリに格納されており、前記バッファメ
   モリ制御手段により読み出されたＺデータと、前記生成
   手段により生成されたＺデータとを与えられて比較し、
   比較結果を出力するＺデータ比較手段と、 第１、第２、第３の動作モードのうち、いずれかを設定
   するモード設定手段を有し、設定された動作モードに従
   って前記Ｚ比較手段、バッファメモリ制御手段を制御す
   るプライオリティビット管理手段であって、 前記第１の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが第１の値である
   場合、前記生成器が生成したフレームデータを前記バッ
   ファメモリ制御手段が前記バッファメモリに書き込むこ
   とでこの画素を描画し、前記プライオリティビットが第
   ２の値である場合は描画せず、 前記第２の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第１の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらず、前記生成器が生成したフレー
   ムデータを前記バッファメモリ制御手段が前記バッファ
   メモリに書き込むことでこの画素を描画し、対応する前
   記プライオリティビットが前記第２の値である場合、前
   記Ｚデータ比較手段の比較結果に応じてこの画素を描画
   するか否かを判断し、 前記第３の動作モードが設定されているときは、各々の
   画素に対応するプライオリティビットが前記第２の値で
   ある場合、対応する画素に関する前記Ｚデータ比較手段
   の比較結果にかかわらずこの画素を描画せず、対応する
   プライオリティビットが前記第１の値である場合、前記
   Ｚデータ比較手段の比較結果に応じてこの画素を描画す
   るか否かを判断する、前記プライオリティビット管理手
   段と、を有する前記図形描画プロセッサと、 を備えたことを特徴とする図形処理システム。
10. 【請求項１０】前記バッファメモリは、フレームデータ
    とこのフレームデータにそれぞれ対応するプライオリテ
    ィデータとを関連付けた位置関係で格納し、又は／及
    び、ＺデータとこのＺデータにそれぞれ対応するプライ
    オリティデータとを関連付けた位置関係で格納すること
    を特徴とする請求項９記載の図形処理システム。