JPS5971087A - Ｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、画素（ドツト）単位でデータを格納するス
クリーンメモリが複数個のブレーンから構成されていて
、これらのブレーンからのデータを読出して表示するＣ
ＲＴ表示装置に係り、特に最少のメモリブレーンを設け
るだけで、多様な属性表現を可能にし、また表と数値あ
るいはカラー合成のような合成表示も行えるようにした
ＣＲＴ表示装置に関する。

ＣＲＴ表示装置は、データの入出力操作のために、オフ
ィスコンピュータ、ワードプロセッサ、パーソナルコン
ピュータ等の各種データ処理装置に広く用いられており
、オペレータは、表示されたデータを見ながら、ホスト
システムやキーボード等からのデータを処理している。

ところで、従来の複数個のブレーンからなるスクリーン
メモリを備えたＣＲＴ表示装置では、イメージデータと
して処理されるメモリブレーンと、属性データとして処
理されるメモリブレーンとが、それぞれ専用に設けられ
ていた。

そのため、各メモリブレーンのイメージデータを合成表
示したり、複数種類の屈性表示を行うためには、別に専
用のブレーンが必要となり、メモリブレーンの数が多く
なるという問題があった。

すなわち、イメージデータの合成表示を可能にするため
には、少なくとも２個のメモリブレーンを必要とする。

同様に、属性データ用ブレーンの／ビットで、表示デー
タ用ブレーンの／ビットの鵜性制御を行うときは、７個
の属性データ用ブレーンでは、／釉類の属性しか表現で
きない。したがって、例えば、高輝度や反転表示等の２
種類の属性表現を行うときは、２個の属性データ用ブレ
ーンが必要となる。

しかし、従来のコード方式、すなわち表示データを文字
コードで処理する方式では、ｌメモリブレーン当りのメ
モリ容量が余り大きくないので、それほど問題とはなら
なかった。

ところが、画素単位のデータで処理する方式では、／ブ
レーン当りのメモリ容量がコード方式に比べて７０〜２
０倍の大容量となるので、メモリブレーンの数が多くな
ると、コスト面からも大きな制約を受ける。

そこで、この発明のＣＲＴ表示装置では、従来の複数個
のメモリブレーンを備えたＣＲＴ表示装置におけるこの
ような不都合を解決し、最少のコ個のメモリブレーンを
使用するだけでも、属性表現と合成表示とが行えるよう
にして、メモリブレーンの有効な利用を可能にし、必要
なメモリブレーンの数を節約することを目的とする。

そのために、この発明のＣＲＴ表示装置においては、イ
メージデータ用のメモリブレーンと属性データ用のメモ
リブレーンのコ種類のメモリブレーンが設けられている
場合に、属性用のメモリブレーンを属性用とイメージ用
とに兼用し、その切換え使用が可能であるようにしてい
る。すなわち、この兼用のメモリブレーンによって、イ
メージデータ用メモリブレーンとの間での属性表現と合
成表示とを可能にするとともに、兼用のメモリブレーン
が属性用のときは、その／ビットでイメージデータの複
数ビットが修飾できるようにして、１個のメモリブレー
ンで高輝度、半輝度、反転、点滅表示等の複数種類の属
性表現を可能にしている。

理解を容易にするために、先にこの発す］のＣＲＴ表示
装置の全体について説明し、その後に兼用のメモリブレ
ーンに関する詳細な説明を行う。

第１図は、この発明のＣＲＴ表示装置における内部構成
の要部を示す機能ブロック図である。図面において、／
はＣＲＴコントローラ、コは”Ｉｙｔ（読み書き）コン
トローラ、３はスクリーンメモリで、３Ａはその第１ブ
レーン、３Ｂは第コブレーン、ダは出力セレクタ、Ｓは
Ｐ／ｓ（並夕！Ｐｉ　列）変換器、乙はビデオコントロ
ーラ、りは表示ユニット、ざはアドレスバッファ、９は
データノ〈ツファ、１０はＩ１０コントローラ、／／は
アドレスセレクタ、／ユはデータセレクタ、／３は第１
出力バッファ、／ｌＩは第コ出力バツファ、／Ｓは基本
クロック発振器、／乙はタイミングコントローラを示し
、またＡＤＲはアドレスバス、ＤＡＴＡはデータバス、
Ｃ０ＮＴはコントロールバスヲ示す。

第１図の各部の機能は、次のとおりである。

ＣＲＴコントローラ／は、第１に、アドレスバッファｇ
とデータバッファ９とＩ１０コントローラ／θとから与
えられる情報に基づいて、スクリーンメモリ３の各メモ
リブレーン３Ａと３Ｂへのデータのリードおよびライト
動作を行う。第コに、表示のために、同期信号に回期し
てスクリーンメモリ３のブレーン３Ａと３Ｂからデータ
を読出すためのアドレスを順次発生ずるよう動作する。

第３に、表示ユニット７を走査するための同期信号の基
準となる同期タイミング信号を発生する動作を行う。

なお、このＣＲＴコントローラ／として、例えばＮＥＣ
社製のμＰＩ）７．！、２０Ｄ型のＩＣを使用すれば、
第グの機能として、コマンドを与えるだけで、円や線、
ぬりつぶし等のグラフィック表示のための演算を行うこ
ともできる。すなわち、グラフィック発生機能をもたせ
ることも可能である。

駒コントローラコは、ロウアドレスセット信号ＲＡＳ　
、カラムアドレスセット信号石ホ、ライトイネーブル信
号ＷＥ等の制御信号を発生して、スクリーンメモリ３の
各ブレーン３Ａと３Ｂへのり−シライト動作を制御する
。

スクリーンメモリ３は、画素草位の表示データが格納さ
れるメモリで、７画面分以上の記憶容楡を有しているの
で、キャラクタコードで処理する場合のデータメモリに
比べて７０〜２０倍の大容量メモリである。このメモリ
３としては、一般にダイナミックＲＡＭが使用されて、
リフレッシュメモリとも、画素（ドツト）メモリともい
われ、才たイメージメモリとよばれることもある。

このスクリーンメモリ３は、第１図の回路では、第１メ
モリブレーン３Ａと第コメモリブレーン３Ｂとのユ個の
ブレーンで構成されている。

各メモリブレーンの使用方法は任意であるが、少なくと
も一方のメモリブレーンは、イメージデータ用として使
用される。例えば、第１メモリブレーン３Ａへ文字や図
形等のいわゆるイメージデータを格納し、第２メモリプ
レーン３Ｂへ高輝度、点滅表示等の属性データを格納し
ておけば、指定された属性でイメージを表示することが
できる。

この発明のＣＲＴ表示装置では、第２メモリブレーン３
Ｂが兼用可能であり、システムバス側からＩ１０コント
ローラ１０へ指令を与えれば、第コブレーン３Ｂも、イ
メージデータ用として使用することかでき、合成表示も
行える。

合成表示としては、例えば一方のメモリブレーン３Ａへ
数字等のデータを格納し、他方のメモリブレーン３Ｂへ
作表のための罫線情報を格納しておけば、一方のブレー
ン３Ａについて数字等のデータｆｃｌｌＦ換えても、罫
線が消えてしまうことはない。

さらに、第３のメモリブレーンを付加してこれらを同時
に使用し、例えば赤、青、蘇のイメージデータをそれぞ
れ第７〜第３のメモリブレーンへ格納しておけば、カラ
ー表示を行うことも可能点なる。

なお、第１のメモリブレーン３Ａと第コのメモリブレー
ン３Ｂ、あるいは第１〜第３のメモリブレーンに格納さ
れたデータを用いて、各種のディスプレイモードで表示
する場合には、Ｐ／ｓ　ｉ換器Ｓやビデオコントローラ
乙の動作も、ディスプレイモードに対応して変化する。

すなわち、合成表示であれば、各メモリブレーンからの
出力データをオア処理するだけでよいし、一方が属性用
データのときは、その属性に対応した表示制御を行うこ
とになる。

出力セレクタ７は、１局コントローラ１０からのセレク
トイ言号によって、スクリーンメモリ３のメモリブレー
ン３Ａと３Ｂのうちの７個のブレーンの出力データ、す
なわち第１ブレーン３Ａのデータか第２ブレーン３Ｂの
データかの一方をセレクトし、指定されたメモリブレー
ンのデータを第１出力バツフア１３と第１出力バツフア
１３へ出力する。この場合のメモリブレーンの遠択は、
システムバス側からＩ／、コントローラ１０へ指令され
ることによって、設定される。

なお、表示７ｈＧ出し動作の場合には、スクリーンメモ
リ３の第１と第コのブレーン３Ａと３Ｂとから同時にん
Ｃ出されたデータは、この出力セレクタ７を介さすに、
Ｐ／ｓ変換器Ｓへ直接与えられる。

Ｐ４変換器５は、スクリーンメモリ３の各ブレーン３Ａ
と３Ｂから表示のために読出されたデータを受取り、表
示に必要なメモリブレーンからのデータをＰＡ変換して
、ビデオコントローラ６へ出力する。

ビデオコントローラ乙は、Ｐ／８変換器夕からの出力デ
ータとＣＲＴコントローラ／からの同期タイミング信号
とＩ１０コントローラ／θからの制御情報とに基づいて
、表示ユニット７へ表示するためのビデオ信号および同
期信号を発生する。

アドレスバッファｇは、システムバスのアドレスバスＡ
ＤＲに接続されて、システム側から与えられるスクリー
ンメモリ３に対するアドレス情報を格納する。

データバッファタは、システムバスのデータバスＤＡＴ
Ａに接続されて、システム側から与えらゎるコマンドや
ライトデータを格納し、またスクリーンメモリ３の各ブ
レーン３Ａや３Ｂからのり−ドデータを格納する。この
データバッファ９は、双方向性である。

Ｉ／、コントローラ／θは、コントロールバスＣ０ＮＴ
　　に接続され、システム側からのコマンドに対応して
制御信号を各部へ与え、またシステム側へ必要なデータ
が送出されるように、ＣＲＴコントローラ／とタイミン
グコントローラ／６からの指示を受けて、各部へ制御信
号を与える。

アドレスセレクタ／／は、アドレスバッファざからのア
ドレス情報とＣＲＴコントローラ／がらのアドレス情報
とをセレクトして、スクリーンメモリ３ヘアドレス情報
を与える。

なお、スクリーンメモリ３の各ブレーン３Ａと３Ｂのア
ドレス端子は、アドレスセレクタ／／からの同一アドレ
ス線へ接続さね、ている。すなわち、表示画面上におけ
るあるアドレスに対応する、２個のメモリブレーン３Ａ
と３Ｂのアドレスは同一である。

データセレクタ／、！、は、データバッファ９からのデ
ータとＣＢ、　Ｔコントローラｌからのデータをセレク
トして、スクリーンメモリ３ヘデータを与える。

このデータセレクタ／２から各メモリブレーン３八と３
Ｂへのデータ入力でも、同一データ綜がコ例のメモリブ
レーンへ共通に接続されている。

そして、データライト時におけるブレーン３Ａと３Ｂと
の選択は、■ろコン）ｏ−ラ１０からの情報に基づいて
、をヤコントローラコが行う。

第１出力バツフア／３は、出力セレクタダを介して与え
られ、るスクリーンメモリ３からの出力データをＣＲＴ
コントローラ／へ送ル。

第１出力バツフア／３Ｉは、同じく出力セレクタグから
与えられるスクリーンメモリ３からの出力データを、デ
ータバッファ９を介してデータバスＤＡＴＡへ渡す。

基本クロック発振器／３は、基本クロック信号を発生し
てタイミングコントローラ／Ａへ与える。

タイミングコントローラ／６は、各部で必要とするクロ
ック信号とタイミング信号とを供給する。

このような構成によって、第１図のＣＲ７表示　　。

装置では、スクリーンメモリ３の各部し・−ン３Ａと３
Ｂに対して、ＣＲＴコントローラ／を介するデータのリ
ードおよびライト動作と、ＣＲ，Ｔコントローラ／を介
さないでシステムバス側から直接行うリードおよびライ
ト動作、きが可能となる。

なお、表示動作のためのデータの読出しは、ＣＩｔＴコ
ントローラ／によって行われる。

第２図は、この発明のＣＲＴ表示装置におけるスクリー
ンメモリとＰ／ｓ変換器の一実施例を示す要部ブロック
図である。図面において、３Ａはスクリーンメモリ３の
第１ブレーン、３Ｂは第２プレーン、ＳはＰ／ｓ変換器
で、ｊＡ−、ｔＤはそれぞれｇビット構成のシフトレジ
スフ、ＳＥ〜＆Ｊはアンドゲート回路、５にとりしはオ
アゲーＩ・回路、＆Ｍはインバーイ′を示し、またａ　
−ｖはそれぞれ入出力信号を示す。

この第２図では、スクリーンメモリ３が、コ個のブレー
ン３Ａと３Ｂとで構成されている。

そして、第１メそりブレーン３Ａには、常にイメージデ
ータが格納され、第コメモリブレーン３Ｂには、第１の
ディスプレイモード、すなわち属性表現のときは属性デ
ータが、第コのディスプレイモード、すなわち合成表示
のときはイメージデータが、それぞれ格納される。属性
表現のモードで第コメモリブレーン３Ｂに格納される属
性データは、その／ビットでイメージデータのΩビット
の修飾を行うので、／プレーンで１種類の属性表現が可
能である。

第１メモリブレーン３へのイメージデータがパラレルロ
ードされるシフトレジスタ、ｔＡと５Ｂは、直列接続さ
れて７個のシフトレジスタを構成し、／ｌビットのＰ４
変換を行う。

これに対して、第コメモリブレーン３Ｂのデータがパラ
レルロードされるシフトレジスタ５Ｃと、３−Ｄは、属
性表現のモードでは並列接続され、合成表示のモードで
は直列接続されて、７個のシフトレジスタと同様なＰ４
変換を行う。

アンドゲート回路３Ｅは、属性表現と合成表示のモード
情報に応じて、シフトレジスタ５ＣとＳＤの接続を並列
接続と直列接続とに切換える回路である。

また、アンドゲート回路５　Ｆ　−，３−Ｈは、シフト
レジスタ左Ｃと３Ｄから出力されるデータを選択するゲ
ート回路である。

すなわち、属性表現のモードでは、インバータｊＭによ
る反転出力によって、アンドゲート回路５Ｇと５Ｈのゲ
ートが開かれる。そして、シフトレジスタ、ｔＣの属性
データが、アンドゲート回路！ｒＨから出力信号Ｖとし
てビデオコントローラへ送出され、同時に、シフトレジ
スタ５Ｄの属性データが、アンドゲート回路３Ｇから出
力信号１】とｂｒ同ｓにビデオコントローラへ送出され
て、イメージデータの属性制御が行われる。この間、ア
ンドゲート回路５Ｆは、インヒビット状態にされている
。

反対番こ、合成表示のモードでは、アンドゲート回路３
ＧとＳＩＩがインヒビット状態となり、アンドゲート回
路、ｔＦのゲートが開かれて、直列接続されたシフトレ
ジスタ、ｔＤからのイメージデータが、出力信号Ｓとし
てオアゲート回路５Ｌへ送出される。

オアゲート回路＆Ｌは、合成表示のモードてＣま、シフ
トレジスタ５Ｂから出力されるシ１」アルのイメージデ
ータｑと、シフトにジスタ、５−Ｄから出力されるシリ
アルのイメージデータＳとをオア処理し、出力信号ｔと
し、てビデオコントローラへ送出する。また、仏性表現
のモードでは、シフトレジスタ５Ｂからのイメージデー
タ（１だけが、出力信号ｔとされる。

なお、シフトレジスタ５Ｃと、ｔＤは、属性表現のモー
ドにより並列接続されるときは、他方の直列接続された
シフトレジスタＳＡと、５−Ｂのシフトクロックの７／
２．の周波数のシフトクロック信号で駆動される。アン
ドゲート回路３Ｉと５Ｊ、およびオアゲート回路ｊＫは
、このようなシフトクロック信号を発生させるための回
路である。

第２図の入出力信号３−　■は、次のとおりである。

ａはメモリブレーン３Ａと３Ｂへのアドレス入力信号、
ｂはデータ入力、Ｃは”　　”１５イ）制御信号群、ｅ
とｆは第１メモリブレーン３Ａのデータ出力で、ｅはそ
のＬバイト、ｆは１１バイト、ｇとｈは第コメモリブレ
ーン３Ｂのデータ出力で、ｇはそのＬバイ）、ｂはＨバ
イト−を示す。

ｌはディスプレイモードを表わす信号で、属性表現のモ
ードのときｊ　：＝　％　Ｌ　Ｉ、合成表示のモードの
ときｉ　＝　’Ｈ’で与えられる。

ｊは表示ドツト周期のシフトクロック信号、ｋはクロッ
ク信号ｊの／／／２の周波数のシフトクロック信号であ
る。

ｌは第１メ、モリブレーン３Ａと第コメモリブレーン３
Ｂから、シフトレジスタ、５−Ａ−，３−Ｄへパラレル
データ出力ｅ、ｈをロードするための条件信号で、ｌ＝
’ｌＮ’中のクロック信号」の立上りタイミングでシフ
トレジスタ、Ｓ−Ａ〜ＳＤはロードＢ山作を行う。

１１１はシフトレジスタＳＣと、ｔＤを駆動するシフト
クロツク信号で、属性表現のモード時にはクロック信号
にとされ、合成表示のモード時にはクロック信号ｊとさ
れる。

ｎはシフトレジスタ５Ａのシリアルデータ出力で、シフ
トレジスタ５Ｂのシリアル入力信号となっている。

０はシフトレジスタ５Ｃのシリアルデータ出力で、ｉ　
＝　’Ｌ’すなわぢ属性表現のモード時には、アンドゲ
ート回路５Ｈを介して後記の出力信号Ｖとなる。また、
ｉ　：＝’ｌ（”すなわち合成表示のモード時には、ア
ンドゲート回路ＪＥを介して出力信号ｐとなる。この出
力信号ｐは、シフトレジスタ５Ｄのシリアル入力信号と
される。

ｑはシフトレジスタ！ｒＢのシリアルデータ出力、ｒは
シフトレジスタ３Ｄのシリアルデータ出力で、属性表現
のｉ−′Ｌ″のときはアンドゲート回路３Ｇを介して後
記の出力信号Ｕとされ、また合成表示のｉ＝１■■′の
ときはアンドゲート回路ＪＥを介して信号Ｓとされる。

ｔはオアゲート回路＆Ｌから出力されるシリアルのイメ
ージデータ出力信号で、属性表現のモード時には、シフ
トレジスタＪＢのシリアルデータ出力ｑが、そのまま出
力信号ｔとされる。また、合成表示のモード時には、シ
フトレジスタ、ｔＢのシリアルデータ出力ｑと、シフト
レジスタ＆Ｄから出力さね、るシリアルのイメージデー
タｒがそのまま取出される、アンドゲート回路５Ｆの出
力信号Ｓ、との論理和すなわちオア出力が信号ｔとされ
る。

ＵとＶは、属性表現のモード時にのみ出力される信号で
、信号Ｕはシフトレジスタ５Ｄの出力、すなわち属性デ
ータのＬバイ１ｇのシリアルデータ出力であり、また信
号Ｖはシフトレジスタ５Ｃの出力、すなわ１′１属性デ
ータのＨバイト１１のシリアルデータ出力信号である。

第８図は、第１のディスプレイモード時における第コメ
モリブレーンの属性データと第１メモリブレーンのイメ
ージデータとの対応関係の一例を示す図である。

この第３図では、第１のディスプレイモード、すなわち
属性表現の場合に、第コメモリブレーン３ＢのＬバイト
とＨバイトのそれぞれ／ビットが、第１メモリブレーン
３Ａのイメージデータの２ビツトに対応して１．２種類
の属性表現を行うようにしている。

すなわち、第１メモリブレーン３ＡのＬバイトのイメー
ジデータｂ。（！：ｂ１に対して、第コメモリプレーン
３ＢのＬバイトとＨバイトの属性データｂ０が対応する
。以下、同様に、Ｌバイトのイメージデータｂ、とｈ３
に対して、属性データｂ１が対応し、Ｌバイトのイメー
ジデータｂ、とす、に対しては、属性データｂ、が対応
する。

また、Ｈバイトのイメージデータｂ。−ｂ７に対しても
、それぞれＬバイトとＨバイトの属性データｂ４〜ｂり
が対応する。

このように、属性データのＬバイトとＨバイトのそれぞ
れ／ビットを、イメージデータの２ビツトに対応させれ
ば、７個のメモリブレーン３Ｂへ、２種類のｐ属性デー
タを格納することができる。

例えば、第２メモリブレーン３ＢのＬバイトが点滅表示
、Ｈバイトが高輝度表示の践性データであるとすれば、
第１メモリブレーン３Ａのイメージデータは、これらの
属性データによって一種類の属性表現が可能となる。

第２図の第２メモリブレーン３Ｂの属性データと第１メ
そりブレーン３Ａのイメージデータとを、この第３図の
ように対応させることによって、イメージデータは属性
データによる属性で表示される。

第４図は、第７のディスプレイモードにおける第２図の
回路の動作を説明するタイムチャートである。各信号波
形に付けられた符号は、第２図の符号位置に対応してい
る。

すでに説明したように、第１のディスプレイモード、す
なわち属性表現の場合には、 （１）第１メモリブレーン３Ａのイメージデータは、シ
フトレジスタ、５−Ａと、ｔＢとによりｔ変換されてシ
リアルデータｑとなり、さらにオアゲート回路５Ｌを通
して、シリアルなイメージデータ信号ｔとしてビデオコ
ントローラ乙へ出力される。

（２）第１メモリブレーン３Ａの属性データは、Ｌバイ
トデータｇはシフトレジスタ５ＤによりＰ斥変換されて
シリアルデータｒとなり、アンドゲート回路５Ｇを介し
て、シリアルデータｕトｔ、テビデオコントローラ６へ
出力される。また、１１バイトデータｈは、シフトレジ
スタ、Ｓ−ＣによりＰＡ変換されてシリアルデータ０と
なり、アンドゲート回路！ｒＨを介して、シリアルデー
タＶとしてビデオコントローラ６へ出力される。

この場合に、属性表現のモードでは、シフトレジスタ５
Ａと、ｔｌｌのシフトクロツタ信号はｊであるが、シフ
トレジスタ３Ｃと５０のシフトクロック信号はｍである
。このシフトクロックｍはｍ＝にであるから、ｊの／／
、ｌの周波数のシフトクロック信号となる。

すなわち、シフトレジスタ＆Ａと＆Ｂが２回のシフト動
作を行う間に、シフトレジスタ３Ｃと３Ｄでは７回のシ
フト動作が行われる。

また、ｌは、メモリブレーン３Ａと３Ｂからシフトレジ
スタｊＡ−，Ｓ−Ｄへパラレルデータ出力ｅ〜ｈをロー
ドするための条件信号であり、このｌが１Ｈ′の間のシ
フトクロック信号ｊの立上りタイミングでロードされる
。

次のｅ、ｆ、ｇ、ｈにおける信号期間は、スクリーンメ
モリの各プレーン３Ａと３Ｂがデータを出力している期
間を示しており、Ｎ、Ｎ＋／は、表示画面上に表示され
る位置が順次進んで行くことを表わしている。

ｔは、オアゲート回路ｊＬから出力されるシリアルのイ
メージデータ出力で、　Ｎｏ　＋　Ｎｔ　＋　Ｎ２　＋
　・・・・−・・の添数字は、パラレル／６ビツトのメ
モリ出力の各ビット０−／左を示す。

Ｕはアンドゲート回路３Ｇから出力され、属性データの
Ｌバイトデータｇに対応するデータ信号であり、Ｎｏ、
　Ｎ１．　Ｎ、、・・・・・・はｔと同様である。

■は、アンドゲート回路！ｒＨから出力さね５、属性デ
ータのＨバイトデータｈに対応するデータ信号で、Ｎ８
．　Ｎ、、　Ｎ１゜、・・−・・・はｔと同様である。

この第グ図のｔとＵとＶとの関係は、 （１）ｔでは、θビット目から順に、０．／、コ。

・−・・・・、／３−と順次シリアルに出力される。

（２）ｕでは、Ｌバイトすなわちθ〜７のｇビ゛ノドが
、０．／、、２．・・・・・・、７と順次シリアルζこ
出力される。

（３）■では、Ｊ（バイトすなわちｇ〜／Ｓのｇビ゛ノ
ドが、ｇ、９，１０．・・・・・・、／、３−と順次シ
ＩＪアルに出力される。

そして、イメージデータ出力ｔのＯビ゛ノド目と／ビッ
ト目のコビットか出力されるタイミング゛で、属性デー
タのＬバイトｇのシリアルデータこ対応して発生される
１訝号Ｕのθビット目と、属性データのＨバイト１１に
対応する信号Ｖのｇビ゛ント目とが出力される。このよ
うな属性データ番こよってイメージデータの属性表現が
行われる。

次に、第２のディスプレイモード、すなわち合成表示の
場合には、メモリブレーン３Ａと３ＢｆＪｈらはイメー
ジデータが出力ｅ、ｆ、ｇ、ｈとして、シフトレジスタ
５Ａ−ｊＤヘロードされる。

この場合には、シフトレジスタ＆Ａと５Ｂのシフトクロ
ック信号ｊと、シフトレジスタ５ＣとＳＤのシフトクロ
ック信号ｍは、同一の周期のクロックである。すなわち
、表示ドツト周期のクロック信号である。

そして、シフトレジスタ、１−Ｃと、ｔＤとは、アンド
ゲート回路、ｔＥを介してシリアルに結合される。

そのため、第１メモリブレーン３Ａのデータがパラレル
ロードされる、他方のシフトレジスタ３ＡとｊＢの結合
と同様に、／６ビツトのシフトレジスタとなり、７６ビ
ツトのＰ／ｓ変換器を構成する。

したかつて、第１メモリブレーン３Ａのイメージデータ
のシリアル出力信号ｑと、第１メモリブレーン３Ａのイ
メージデータのシリアル出力信号ｒ（すなわちＳ）とが
、オアゲート回路、５−Ｌでオア処理さね、て、シリア
ルのイメージデータ出力ｔとして出力される。

このデ°−タ出力ｔは、第１図のビデオコントローラ６
へ出力されて、ビデオ信号となり、表示ユニット７へ与
えられる。

このような、オアゲート回路＆Ｌによるオア処理が、第
１メモリプレーン３Ａと第１メモリブレーン３Ｂとのデ
ータの合成であり、画面上に合成表示されるこ吉になる
。

なお、以上の実施例では、コ個のメモリブレーン３Ａと
３Ｂとが設けられている場合について説明した。しかし
、３個以−ヒの場合にも、実施できることはいうまでも
ない。

また、属１（Ｌデータの／ビットで、イメージデータの
ユビットをイ］陥飾しているが、／ビットでｔビットを
修飾することも可能であり、一般にｎビットを修飾する
ことができる。これらの場合には、７個のメモリブレー
ンへ格納される属性データの種類も、グや１１のように
増加する。

さらに、シフトレジスタ５Ａ−５０へｇビットずつロー
ドしているが、これらも−例であり、同様に、Ｐ／ｓ変
換器左も、他の回路で構成することが可能であり、実施
例の回路に限定されるものではない。

以上に詳細に説明したように、この発明のＣＲＴ表示装
置では、複数個のメモリブレーンのうも属性データを格
納することが可能なブレーンのデータを、パラレルロー
ドするシフトレジスタを複数個設け、かつこれらのシフ
トレジスタを並列接続と直列接続とに切換える切換え手
段を設けて、各メモリブレーンのデータケ画面上にどの
ように表現するかを指示するディスプレイモードに基づ
いて、切換え手段を制御するようにしている。

したがって、この発明のＣＲＴ表示装置によれば、属性
データを格納するメモリブレーンをイメージデータ用と
兼用することが可能となり、最少の数のメモリブレーン
を用いるだけで、属性表現や合成表示を行うことができ
る。ずなわも、従来のそれぞれ専用のメモリブレーンを
使用するものに比べて、ブレーンの数を大幅に節約する
ことができるので、コスト面からも大きな効果がイ０ら
れる。

【図面の簡単な説明】

第１図はこの発明のＣＲＴ表示装置における内部構成の
要部を示す機能ブロック図、第２図は同じくこの発明の
ＣＲＴ表示装置におけるスクリ−ンメモリとＰ／ｓ変換
器の一実施例を示す要部ブロック図、第３図は第１のデ
ィスプレイモード時における第コメモリブレーンの属性
データと第１メモリブレーンのイメージデータとの対応
関係の一例を示す図、第９図は第７のディスプレイモー
ドにおける第一図の回路の動作を説り」するタイムチャ
ートである。 図面において、３Ａはスクリーンメモリの第１ブレーン
、３Ｂは第ツブレーン、左はＰ／ｓ変換器で、左Ａ〜、
りＤはそれぞれシフトレジスタ、５Ｅ〜、ｔＪはアンド
ゲート回路、＆にと３Ｌはオアゲ−！−回路１．！ｔＭ
ｆｔインバータを示す。

Claims (1)

1. 【特許請求の範囲】 １、　画素単位でデータが格納されるスクリーンメモリ
   が複数個のブレーンを有し、これらのメモリブレーンか
   らデータを読出して表示するＣＲＴ表示装置において、
   メモリブレーンのうち属性データを格納することが可能
   なブレーンのデータがパラレルロードされるシフトレジ
   スタを複数個設け、かつこれらのシフトレジスタを並列
   接続と直列接続とに切換える切換え手段を備え、前記ス
   クリーンメモリの各ブレーンのデータを画面上にどのよ
   うに表現するかを指示するディスプレイモードに基づい
   て、前記切換え手段を制御することを特徴とするＣＲＴ
   表示装置。 ２　上記第１項記載のＣＲＴ表示装置において、スクリ
   ーンメモリのブレーンとして第１のブレーンと第コのブ
   レーンとを有し、第１のメモリブレーンのデータはイメ
   ージデータとして処理され、第２のメモリブレーンのデ
   ータは属性データとして処理される第１のディスプレイ
   モードと、第１のメモリブレーンおよび第コのメモリブ
   レーンともに、そのデータがイメージデータとして処理
   される第２のディスプレイモードとが設けられているこ
   とを特徴とするＣＲＴ表示装置。 ８、上記第２項記載のＣＲＴ表示装置において、第２の
   メモリブレーンのデータの／ビットが第１のメモリブレ
   ーンのデータのｎビットを修飾するようにされ、第コの
   メモリブレーンにｎ種類の属性データが格納されている
   とき、第コのメモリブレーンのデータを並外實列変換す
   るためのシフトレジスタのシフトクロツタを、第１のメ
   モリブレーンのデータを並夕ＩＪ／直列変換するための
   シフトレジスタのシフトクロックの’／ｎの周波数とす
   ることを４？徴とするＣＲＴ表示装置。 番、　上記第２項記載のＣＲＴ表示装置において、第コ
   のディスプレイモードにおいては、第１のメモリブレー
   ンのデータと第コのメモリブレーンのデータとを、画面
   上に合成表示することを特徴とするＣＲＴ表示装置。