JPH0417981Y2 - - Google Patents

Description

【考案の詳細な説明】 （技術分野） 本考案は、CRT画面上に縦方向にＸ個分、横
方向にＹ個分のキヤラクタが表示される場合にこ
のキヤラクタ単位がｘ×ｙドツトマトリクス（た
だし、ｘ×ｙドツトマトリクスは縦方向のドツト
数、横方向のドツト数）のドツトパターンで構成
されるような画像データを出力する画像データ出
力回路に関する。

（従来技術） 第２図は画像データ出力回路の全体ブロツク図
である。第２図において、１はCPU、２はCRT
コントローラ、３はセレクタである。４は表示メ
モリ、５な並列入力・直列出力形のシフトレジス
タである。表示メモリ４に画像データを書き込む
場合は、セレクタ３はCPU１と表示メモリ４と
を接続するようになつている。また、表示メモリ
４から画像データを読み出す場合は、セレクタ３
はCRTコントローラ２と表示メモリ４とを接続
するようになつている。このCRTコントローラ
２は、キヤラクタのCRT画面上での表示領域を
指定するリフレツシユメモリアドレスと、キヤラ
クタ単位における縦方向の走査線番号を指定する
ラスターアドレスとを発生する。そして、CRT
コントローラ２からセレクタ３を介して表示メモ
リ４に与えられるアドレスは、前記リフレツシユ
メモリアドレスである。

このような構成において、CPU１からのアド
レス指定により、表示メモリ４には該アドレスに
対応する位置に画像データが書き込まれる。また
CRTコントローラ２からのアドレス指定により、
表示メモリ４には、該アドレスに対応する位置に
書き込まれて記憶されている画像データ（並列画
像データ）が並列に読み出される。シフトレジス
タ５には、表示メモリ４からの並列画像データが
並列入力され、また入力された並列画像データは
図示しないCRTに直列出力される。

第３図は、従来例の画像データ出力回路の要部
ブロツク図であり、特にシフトレジスタ５の構成
について詳細に示している。第３図において、シ
フトレジスタ５は２個のシフトレジスタ５ａ，５
ｂから構成されている。表示メモリ４からは16ビ
ツト構成の画像データが出力される。各シフトレ
ジスタ５ａ，５ｂに、上位８ビツトの画像データ
と下位８ビツトの画像データとがそれぞれ与えら
れる。各シフトレジスタ５ａ，５ｂは、ドツトク
ロツクに応答して表示メモリ４から並列入力され
た画像データを右方向にシフトする。

第１シフトレジスタ５ａの入力部SIは接地さ
れ、その出力部QHは第２シフトレジスタ５ｂの
入力部SIに接続される。第２シフトレジスタ５ｂ
の出力部QHはCRTに接続される。各シフトレジ
スタ５ａ，５ｂは、前記ドツトクロツクが与えら
れるクロツク端子CKと、シフト動作を停止させ
るクロツク禁止信号が与えられるクロツク禁止端
子CKIとを備える。この場合、クロツク禁止端子
CKIは接地されている。

このような構成の画像データ出力回路では、第
４図のタイミングチヤートに示すように、各シフ
トレジスタ５ａ，５ｂに第４図１のドツトクロツ
クが与えられる。各シフトレジスタ５ａ，５ｂは
このドツトクロツクに応答してシフト動作する。
また、CPU１から表示メモリ４には、第４図２
のキヤラクタクロツクに応答するタイミングでか
つCPU１から指定される第４図３のアドレスに
対応するアドレスのところに画像データが書き込
まれる。更に、表示メモリ４に書き込まれた画像
データは、同じく第４図２のキヤラクタクロツク
に応答するタイミングでかつCRTコントローラ
２から指定される第４図３のアドレスに対応する
アドレスのところから読み出される。

シフトレジスタ５ａ，５ｂにラツチされていた
第４図５の画像データＡが直列出力された後、同
じく第４図５の画像データＢがシフトレジスタ５
ａ，５ｂにロードされる。したがつて、第１シフ
トレジスタ５ａの出力部QHからは第４図６に示
すように８，９，１０，……１４，１５の画像デ
ータが順次出力されて第２シフトレジスタ５ｂに
直列出力される。また、第２シフトレジスタ５ｂ
の出力部QHからは、第４図７に示すように０，
１，２，……１４，１５の画像データが順次出力
される。

ところで、第２シフトレジスタ５ｂからは１ビ
ツト／ドツトの画像データが直列出力される。こ
のような構成では、画像データの着色数として
は、シフトレジスタ５から２種類となる。したが
つて、例えば着色数を64種類にするには、このよ
うなシフトレジスタ５が６組必要となる。しか
も、表示メモリ４からの画像データの読み出しタ
イミングは、非常に高速になる。このことから、
従来例の画像データ出力回路では、着色数が増加
すると必要となるシフトレジスタ５の数が多くな
つてコストが高くつく。しかも、表示メモリ４か
らの画像データの読み出しタイミングを高速にす
る必要があるとともに、読み出しタイミングの変
更が必要となり、画像データの読み出し制御が困
難である。

（考案の目的） 本考案は、このような事情に鑑みてなされたも
のであつて、簡単な回路構成で、したがつて製造
コストが安くて済むとともに、表示メモリから読
み出しタイミングの変更の不要なものにすること
を目的とする。

（考案の構成） 本考案は、このような目的を達成するために、
着色数を増加させるか否かの情報を与えるカラー
モード信号に応答する着色数増加回路を備え、こ
の着色数増加回路は、ドツトクロツクが与えられ
るクロツク端子、前記シフトレジスタのクロツク
禁止端子に接続された出力端子、およびカラーモ
ード信号が与えられるクリア端子を有するフリツ
プフロツプ手段と、 少なくとも２つの入力部を有し、一方の入力部
は前記一方のシフトレジスタの出力部に接続され
他方の入力部にはカラーモード信号が与えられる
とともに、前記一方のシフトレジスタからの直列
画像データを出力する出力部を有するアンドゲー
ト手段とを含むことを特徴とするものである。

（実施例） 以下、本考案を図面に示す実施例に基づいて詳
細に説明する。第１図は、本考案の実施例に係る
画像データ出力回路の要部ブロツク図であり、第
３図と対応する部分には同一の符号を付す。ま
た、この実施例の回路は第２図のCPU１とCRT
コントローラ２とセレクタ３とを備えている。

即ち、実施例の画像データ出力回路は、CPU
１からのアドレス指定により、表示メモリ４に該
アドレスに対応する位置に画像データが書き込ま
れ、またCRTコントローラ２からのアドレス指
定により、該アドレスに対応する位置に書き込ま
れて記憶されている画像データが、表示メモリ４
から並列に読み出されるようになつている。ま
た、シフトレジスタ５には、表示メモリ４からの
画像データが並列入力され、ここに入力された並
列画像データをCRTに直列出力するようになつ
ている。この場合、シフトレジスタ５は並列入
力・直列出力の右シフトの８ビツト形ものであ
る。

このような構成は、第２図および第３図で示さ
れる従来例と同様である。この実施例は次の構成
に特徴を有する。即ち、実施例の画像データ出力
回路は、着色数を増加させるか否かの情報を与え
るカラーモード信号に応答する着色数増加回路６
を備えている。この着色数増加回路６は、ドツト
クロツクが与えられるクロツク端子CK、前記シ
フトレジスタ５ａ，５ｂのクロツク禁止端子CKI
に接続された出力端子Ｑ、およびカラーモード信
号が与えられるクリア端子CLRを有するフリツ
プフロツプ手段６ａ、例えばポジテイブエツジト
リガ形のJKフリツプフロツプ６ａを有している。

このJKフリツプフロツプ６ａは、クロツク端
子CKにドツトクロツクが与えられると、そのド
ツトクロツクの立ち上がりのタイミングで出力端
子Ｑの出力レベルが反転するようになつている。
また、JKフリツプフロツプ６ａは、クリア端子
CLRに与えられるカラーモード信号がローレベ
ルのときはクリアされるようになつている。

また、着色数増加回路６は、２つの入力部を有
し、一方の入力部は前記第１シフトレジスタ５ａ
の出力部QHに接続され、他方の入力部にはカラ
ーモード信号が与えられるとともに、前記第１シ
フトレジスタ５ａからの直列画像データを出力す
る出力部を有するアンドゲート手段６ｂを有して
いる。

次に、この実施例の作用について第４図のタイ
ミングチヤートを参照して説明する。第４図にお
いて１〜５までは前述と同様である。第４図８〜
１２が実施例の要部の動作説明に供するタイミン
グチヤートである。カラーモード信号がローレベ
ルのときは、着色数増加回路６のJKフリツプフ
ロツプ６ａはクリアされる。そうすると、JKフ
リツプフロツプ６ａの出力部Ｑの出力レベルはロ
ーレベルとなるので、シフトレジスタ５ａ，５ｂ
の各クロツク禁止端子CKIに与えられるクロツク
禁止信号はローレベルとなる。これにより、シフ
トレジスタ５ａ，５ｂはドツトクロツクに応答し
てシフト動作する。このような着色数増加モード
でない場合は、実施例の画像データ出力回路は、
従来例と同様に第１シフトレジスタ５ａからは
８，９，……１４，１５の画像データが直列出力
されて第２シフトレジスタ５ｂにその画像データ
が与えられる。また、第２シフトレジスタ５ｂか
らは０，１，２，……１４，１５の画像データが
直列出力される。

次に、カラーモード信号がハイレベルのとき
は、着色数増加回路６のJKフリツプフロツプ６
ａがクリアされなくなる。そうすると、JKフリ
ツプフロツプ６ａはクロツク端子CKに与えられ
るドツトクロツクに応答してその出力部Ｑの出力
レベルが反転する。これにより、シフトレジスタ
５ａ，５ｂのクロツク禁止端子CKIにはドツトク
ロツクの周期の２倍の周期を有するクロツク禁止
信号が与えられることになる。このようなクロツ
ク禁止信号が与えられると、シフトレジスタ５
ａ，５ｂは、結局、ドツトクロツクの２倍の周期
でシフト動作することになるので、第１シフトレ
ジスタ５ａからはドツトクロツクの２倍の周期で
８，９，……１４，１５の画像データが直列出力
されて第２シフトレジスタ５ｂに与えられ、第２
シフトレジスタ５ｂからは同じくドツトクロツク
の２倍の周期で０，１，……１４，１５の画像デ
ータが直列出力される。

一方、着色数増加回路６のアンドゲート手段６
ｂは、カラーモード信号がハイレベルであると、
第１シフトレジスタ５ａからの画像データを出力
させることができる。

以上の結果、第２シフトレジスタ５ｂからは
０，１，……の画像データ１が、また、アンドゲ
ート手段６ｂからは８，９，……の画像データ２
がそれぞれ直列出力されることになるので、実施
例の画像データ出力回路は、２ビツト／ドツトの
画像データを得ることができる。

つまり、従来例では１ビツト／ドツトであるの
が、実施例では２ビツト／ドツトである。このこ
とにより、例えば64種類の着色画像データを得る
には、従来例では第３図のようなシフトレジスタ
５ａ，５ｂの組が６組必要としたのを、実施例で
は第１図のようなシフトレジスタ５ａ，５ｂと着
色数増加回路６との組を３組で済むことになる。

なお、実施例では２個のシフトレジスタ５ａ，
５ｂと着色数増加回路６との１組で構成したが、
本考案はこれに限るものではなく、それらを２組
以上で構成したものにも同様に適用できることは
勿論である。

（考案の効果） 以上のように、本考案の画像データ出力回路
は、着色数を増加させるか否かの情報を与えるカ
ラーモード信号に応答する着色数増加回路を備え
ている。この着色数増加回路は、ドツトクロツク
が与えられるクロツク端子、表示メモリから並列
に画像データが入力される少なくとも２つのシフ
トレジスタの各クロツク禁止端子に接続された出
力端子、およびカラーモード信号が与えられるク
リア端子を有するフリツプフロツプ手段と、少な
くとも２つの入力部を有し、一方の入力部は一方
のシフトレジスタの出力部に接続され他方の入力
部にはカラーモード信号が与えられるとともに、
前記一方のシフトレジスタからの直列画像データ
を出力する出力部を有するアンドゲート手段とを
含むものである。したがつて、本考案によれば、
着色数を増加するときは、フリツプフロツプ手段
がクリアされないようにカラーモード信号をフリ
ツプフロツプ手段に与える。これにより、シフト
レジスタはドツトクロツクの少なくとも２倍の周
期でシフト動作することにより画像データが直列
出力されるとともに、アンドゲート手段からは同
じくドツトクロツクの少なくとも２倍の周期で画
像データが直列出力されることになる。このこと
から、シフトレジスタの数は、そのままでしかも
表示メモリからの画像データの読み出しタイミン
グ等の変更を要することなく、製造コスト的に有
利となる簡単な回路を付加するだけで、着色数を
増加させることができるようになつた。

【図面の簡単な説明】

第１図は本考案の実施例に係る画像データ出力
回路の要部ブロツク図、第２図は画像データ出力
回路の全体のブロツク図、第３図は従来例の画像
データ出力回路の要部ブロツク図、第４図は従来
例と実施例の動作説明に供するタイミングチヤー
トである。 １はCPU、２はCRTコントローラ、４は表示
メモリ、５はシフトレジスタ、６は着色数増加回
路、６ａはフリツプフロツプ手段、６ｂはアンド
ゲート手段。

Claims (1)

1. 【実用新案登録請求の範囲】 CPUからのアドレス指定により該アドレスに
   対応する位置に画像データが書き込まれ、また
   CRTコントローラからのアドレス指定により、
   該アドレスに対応する位置に書き込まれて記憶さ
   れている画像データ（並列画像データ）が並列に
   読み出される表示メモリと、表示メモリからの並
   列画像データが並列入力され、入力された並列画
   像データをCRTに直列出力する少なくとも２つ
   のシフトレジスタとを具備し、 前記各シフトレジスタの内、一方のシフトレジ
   スタのシリアル出力部は他方のシフトレジスタの
   シリアル入力部に接続され、前記各シフトレジス
   タはそれぞれクロツク端子に与えられるドツトク
   ロツクに応答してシフト動作するとともに、他方
   のシフトレジスタの出力部からの直列画像データ
   がCRTに与えられるようになつている画像デー
   タ出力回路において、 着色数を増加させるか否かの情報を与えるカラ
   ーモード信号に応答する着色数増加回路を備え、 この着色数増加回路は、ドツトクロツクが与え
   られるクロツク端子、前記シフトレジスタのクロ
   ツク禁止端子に接続された出力端子、およびカラ
   ーモード信号が与えられるクリア端子を有するフ
   リツプフロツプ手段と、 少なくとも２つの入力部を有し、一方の入力部
   は前記一方のシフトレジスタのシリアル出力部に
   接続され他方の入力部にはカラーモード信号が与
   えられるとともに、前記一方のシフトレジスタか
   らの直列画像データを出力する出力部を有するア
   ンドゲート手段とを含むことを特徴とする画像デ
   ータ出力回路。