JP2786202B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリを用いた信号処理に係り、特に特殊効
果（例えばズーム・ミラー反転等）を混合可能とするの
に好適な信号処理装置に関する。

〔従来の技術〕

従来、画面の左右を反転させる回路が特開昭62−1549
78号公報に示されている。この回路は１水平期間でのメ
モリアドレスの設定を、書き込み時と読み出し時とで選
択的に逆にできるようにして、画像信号の表示画面の左
右を反転するとなっていた。

〔発明が解決しようとする課題〕

映像信号をアナログ−ディジタル変換する場合、サプ
リング周波数は２倍のfsc（3.58MHz）以上が通例であ
る。しかし現在のダイナミックRAMのアクセスタイムは2
70nsec程度であるため、サンプリングされたデータを直
並列変換し、メモリへのデータ入力をアクセスタイム以
上とする。ここで動画に対する処理を考えるとメモリへ
の書き込み読み出しが同時に行える必要があり、一般的
にコンピュータ等に用いられる汎用RAMでは直並列変換
によりすくなくともアクセスタイムの２倍以上を確保し
なければならない。

従来技術においては、この動画処理に関する手段につ
いて明確にされていなかった。

また、画像に対する特殊な効果は１種のみでなく、さ
らにこれらを組み合わせた混合処理も考えられる。しか
しこの点に関しても従来においては考慮されていなかっ
た。

本発明は、動画かつ混合処理可能な信号処理装置を得
ることにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では以下の構成と
する。すなわち、 動画像信号をディジタル信号処理する信号処理装置に
おいて、 アナログビデオ信号の輝度信号成分と時分割多重され
た色差信号とをデジタル信号に変換するA/Dコンバータ
と、 該A/Dコンバータから出力されたデジタル信号の少な
くとも１水平期間分の画像データ部を記録する為のシリ
アルアクセスメモリ部と、該シリアルアクセスメモリ部
から一括データ転送される少なくとも１フィールド相当
分の画像データ部を記録する為のランダムアクセスメモ
リ部から成るデュアルポート画像メモリと、 該デュアルポート画像メモリのランダムアクセスメモ
リ部の出力であるデジタル信号を順次アナログ信号に変
換するD/Aコンバータと、 前記ジュアルポート画像メモリのランダムアクセスメ
モリ部の読み出しアドレスをコントロールするアドレス
回路と前記ランダムアクセスメモリ部から読み出したい
位置を指定する為の前記アドレス回路の水平及び垂直方
向の初期値を設定する位置設定手段とから成る読み出し
アドレス制御部と、 第一のモード指令により前記アドレス制御部の水平・
垂直アドレス更新速度を変更するズーム機能モードと、
第二のモード指令により前記アドレス制御部の水平方向
アドレス更新の増減方向を反転するミラー機能モード
と、第三のモード指令により前記アドレス制御部の水平
・垂直アドレス下位ｎビットを固定するモザイク機能モ
ードと、第四のモード指令により前記ランダムアクセス
メモリ部のデジタル出力信号を反転する輝度信号反転・
色信号反転機能モードと、第五のモード指令により前記
ランダムアクセスメモリ部のデジタル出力信号の下位ｐ
ビットを固定するソラリゼーション機能モードのうち少
なくとも複数のモードを同時に組み合わせて設定する特
殊効果制御手段と、を備えてなる構成とする。

〔作用〕

書き込みは、映像信号１水平走査線分をバッファメモ
リを介して一割して、アドレス設定によりランダムに読
み出し可能なメモリに転送，記憶する。したがって、転
送以外のタイミングにおいてデータの読み出しは可能で
あり、書き込みと読み出しの同時動作を実現できる。

また、ユーザの指定により、特殊効果の混合を可能と
することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第
１図中、１はクロック発生器、２はクランプ回路、３は
同期分離回路、4,5はアナログ−ディジタル変換器（以
後ADC）、６はメモリコントローラ、７は直並列変換
器、８は書き込み行アドレス回路、9,12はアドレス固定
回路、10,14はマルチプレクサ（以後MPX）、11は記憶回
路12,17は分周器、13はアドレス反転回路、15は並列直
列変換器、16はHDカウンタ、18はOR、19,23は設定値回
路、20は読み出し列アドレス回路、22はVDカウンタ、24
は読み出し行アドレス回路、25はＹ反転回路、26はＣ反
転回路、27はソラリゼーション回路、28,29はディジタ
ル−アナログ変換器（以後DAC）、41〜50は信号であ
る。

次に動作を説明する。映像信号43中の輝度信号成分は
クランプ回路２においてクランプされ、ADC4においてメ
モリコントローラ６からのクロックによりディジタル信
号に変換される。この信号は、記憶回路11に記憶するの
に最適なスピードに直並列変換器７において変換され
る。また映像信号43中の色信号成分はADC5においてメモ
リコントローラ６のクロックにより直並列変換器７の出
力と同じスピードでディジタル信号に変換される。記憶
回路11はメモリコントローラ６からの制御信号及びMPX1
0からのアドレスに従い、直並列変換器７及びADC5から
の出力信号を記憶する。

ここで記憶回路11の構成を第２図に示す。第２図中61
はシリアルアクセスメモリ（以後SAM）、62はランダム
アクセスメモリ（以後RAM）である。SAM61とRAM62で１
つの単位を成し、これが直並列変換器７とADC5の出力数
分記憶回路11に存在する。SAM61は直並列変換器７ある
いはADC5の出力信号を順次記憶し、メモリコントローラ
６からの指令により記憶したデータを一割してRAM62
に、MPX10で指定された行に転送する。RAM62はSAM61に
より転送されたデータを記憶し、メモリコントローラ６
からの指令によりMPX10で示されたデータをランダムリ
ードする。

従って記憶回路11は、データ書き込み時にはSAM61に
シリアルライト動作となり、読み出しはRAM62にランダ
ムリード動作となる。また、ライトSAM61に、リードはR
AM62からとなるため、リードライトの同時動作が可能で
ある。本記憶回路11は、一般に知られているデュアルポ
ートRAMあるいはマルチポートRAM等の名で呼ばれるメモ
リの一機能であり、より詳細説明は省く。

以上のようにメモリコントローラ６の指令により記憶
回路11は、直並列変換７及びADC5の出力信号をシリアル
ライトし、一方ではすでに書き込まれたデータをランダ
ムリードする。

記憶回路11より読み出されたデータ中輝度信号データ
はMPX14を介して直並列変換器15において直列データに
変換され、Ｙ反転回路25,ソラリゼーション回路27を介
してDAC28に入力し、アナログ映像信号48となる。

また、記憶回路11から読み出されてデータ中の色信号
データはＣ反転回路を介し、DAC29においてアナログ信
号48に変換される。

書き込み行アドレス回路８は同期分離回路３において
検出された垂直同期信号により初期化され、垂直同期信
号をカウントし、ライトアドレスを更新する。

クロック発生器１は、映像信号43中のサブキャリアを
てい倍したクロックを出力する。

メモリコントローラ６は、クロック発生器１及び同期
分離回路３の出力信号より各ブロックのコントロール信
号を発生する。

MPX10はメモリコントローラ６により水平同期信号が
検出される度に、書き込み行アドレス回路８の出力信号
を通過させる。

記憶回路11はメモリコントローラ６に制御され、直並
列変換器７及びADC5の出力データをシリアルライトす
る。そして、水平同期信号が同期分離回路３において検
出される度、MPX10を通過した書き込み行アドレス回路
８で指定された行アドレスに、第２図中のSAM61内のデ
ータをRAM62に一割して転送する。再びシリアルライト
をくり返すが、データの転送後最初のライトデータは列
アドレス０番地に書かれるものとする。

以上のようにして、RAM62、１行につき１水平走査線
分のデータを、水平同期信号を先頭にして書き込み。ま
た、垂直同期信号により初期化される書き込みアドレス
回路８で指定された行アドレスにSAM61のデータをRAM62
に転送することから、垂直同期信号を先頭にして、行ア
ドレス０番地から書き込まれる。

HDカウンタ16はクロック発生器１の出力信号をカウン
トし、水平同期信号の同期で動作する。HDカウンタ16よ
り水平走査線同期の２倍の信号を発生し、VDカウンタ22
はこれをカウントし、垂直同期信号の周期で動作する。

HDカウンタ16は、読み出し列アドレス回路20を動作周
期で初期化する。この初期化により、読み出し列アドレ
ス回路20は０番地となる。読み出し列アドレス回路20
は、アドレス反転回路13,アドレス固定回路９を介し、
メモリコントローラ６に制御されるMPX10を通過し、記
憶回路11のランダムリード時の列アドレスとなる。従っ
て、HDカウンタ16のカウント値より、記憶回路11からの
リードデータが水平同期信号からどの時点のものか知る
ことが可能である。

HDカウンタ16は水平ブランキング期間を示す信号をOR
18に、水平ブランキング期間終了点を示す信号を読み出
しアドレス回路20に出力する。

VDカウンタ22は、読み出し行アドレス回路24を動作周
期で初期化する。この初期化により、読み出し行アドレ
ス回路24は０番地になるものとする。また、初期化信号
は、分周器17を介して読み出し行アドレス回路24内のカ
ウンタのクロックとなる。読み出し行アドレス回路24の
出力は、アドレス固定回路21を介し、メモリコントロー
ラ６に制御されるMPX10を通過し、記憶回路11のランダ
ムリード時の行アドレスとなる。

記憶回路11からのリードデータの垂直ブランキング期
間及び終了点を示す信号を、VDカウンタ22において発生
する。垂直プランキング期間を示す信号は、OR18,分周
器17,アドレス固定21に、垂直ブランキング終了点を示
す信号は、読み出し行アドレス回路24に出力される。

分周器12はズーム指令信号42入力時に、垂直及び水平
ブランキング期間を示すOR18の出力信号以外において、
クロック発生器１の出力クロックを分周し、読み出し列
アドレス回路20に出力する。ここでズームとは、画面の
一部分を拡大表示する機能のことである。

読み出し列アドレス回路20は、HDカウンタ16からの信
号により初期化され、分周器12の出力信号をカウント
し、読み出し列アドレスを更新する。ミラー指令信号41
あるいはズーム指令信号42がハイレベルのときは、HDカ
ウンタ16からの水平ブランキング期間終了点において、
設定値19の出力信号を新しいカウント値としてロードす
る。このときの設定値回路19は、ズーム指令信号42によ
りズーム（拡大）状態のときにはズーム開始点のアドレ
ス値を、画面の左右反転を行うミラー指令信号41により
ミラー状態のときには反転開始点のアドレス値を、信号
41,42によりミラーかつズーム状態のときには、ミラー
かつズーム開始点を示すアドレス値を指定する。

アドレス反転回路13は信号41によりミラー状態にある
ときには、OR18の出力信号で示される水平及び垂直ブラ
ンキング期間外において、読み出し列アドレス回路20の
出力を変転し、ミラー状態以外においてはそのまま通過
させる。従って、読み出しアドレス回路20の出力がアッ
プカウントである場合、このアドレス反転回路13により
ミラー状態においてはダウンカウントへ変化する。

アドレス固定回路９はモザイク指令が信号44から入力
されたとき、OR18で示される水平及び垂直ブランキング
期間以外において、アドレス反転回路13より出力される
信号のLSBからｎビット目までをハイレベルあるいはロ
ーレベルに固定する。

アドレス固定回路９の出力信号は、記憶回路11からデ
ータを読み出すときの列アドレスとして、メモリコント
ローラ６に制御されるMPX10を通過する。

以上のようにしてつくられた列アドレスにより、次に
述べる効果が得られる。

信号41によりミラー状態となった場合、設定値19で指
令されたアドレス値から再びカウントを開始する読み出
しアドレス回路20の出力値をアドレス反転回路13により
反転し、記憶回路11に書き込んだ水平走査線のデータ
を、書き込み時と逆の順番で読み出すことになる。さら
に読み出されたデータ中輝度データ信号を、直並列変換
器７において変換した順番と逆の順番にMPX14において
並べかえて並直列変換器15へと出する。従って、TV画面
上水平走査線方向のデータの順番が反転するため、TV画
面を鏡に写して見た場合の様に左右反転した映像とな
る。

信号42によりズーム状態となった場合、設定値回路19
で指定された値から読み出し列アドレス回路20は、分周
期12で分周されたクロックをカウントすることとなる。
例えば２分周されたクロックをカウントする場合、読み
出しアドレス回路20の出力は通常の1/2のスピードで変
化し、記憶回路11から同一のデータが２度読み出され、
水平走査線データが２倍になったようにTV画面上に映し
出されるため２倍ズームの効果が得られる。

信号44によりモザイク状態となった場合、列アドレス
の下位ｎビットを固定するため、列アドレスはｎ＋１ビ
ット目が変化するまで同一となる。そのため記憶回路11
から読み出されるデータは、列アドレスのｎ＋１ビット
目が変化するまで同一データとなり、飛び飛びのデータ
をり返し読み出すこととなる。ここでｎは、１からアド
レスのビット数分までの間の任意の整数である。

以上のように、記憶回路11のランダムリード列アドレ
スは設定される。

分周期17は信号42によりズーム状態になると、HDカウ
ンタ16からの信号をVDカウンタ22で示される垂直ブラン
キング期間以外で分周し、ズーム以外のときには分周せ
ずそのまま通過させる。

読み出し行アドレス回路24は、分周期17からの信号を
カウントする。また信号42によりズームが指令された場
合、読み出し行アドレス回路24は、VDカウンタ22で示さ
れる垂直ブランキング終了点において設定値回路23の値
に設定される。設定値回路23の値は、ズーム時に拡大し
たい垂直方向のズーム開始行アドレスとなる。

アドレス固定回路21は信号44によりモザイクモードを
指令されると、読み出し行アドレス回路24の出力をLSB
からｍビットをハイレベルあるいはローレベルに固定す
る。下位ビットを固定したことにより、列アドレスの場
合と同様ｍ＋１ビット目が変化するまで同一のデータを
くり返すこととなる。ここでｍは、１からアドレスのビ
ット数までの任意の整数である。

アドレス固定回路21の出力は、MPX10を通過してリー
ド時の行アドレスとなる ズーム指令信号42により分周期12,17,20、設定回路1
9,23、読み出し列アドレス回路20読み出し行アドレス回
路24が前記説明のように動作すると、リード時の行列ア
ドレスが通常に比べゆっくりと変化し、TV画面上一部分
を拡大（ズーム）したような効果が得られる。

モザイク指令信号44によりアドレス固定回路921が動
作し、行アドレス，列アドレスそれぞれの下位ビットア
ドレスを固定する。これにより同一データが縦横くり返
され、俗に言うモザイク状の映像となる。

並直列変換期15は、MPX14の出力信号を並列直列変換
する。直列データに変換されたデータは信号45によりＹ
反転が指示されたとき、OR18で示される垂直，水平ブラ
ンキング期間以外において、Ｙ反転回路25で白黒反転を
行う。通常データをそのまま通過させる。

Ｙ反転回路25の出力信号はソラリゼーション回路にお
いて、ソラリゼーション指令（信号47）により垂直・水
平ブランキング期間外にて下位データｌビットをハイレ
ベルあるいはローレベルに固定される。通常はデータを
そのまま通過させる。

Ｃ反転回路26は、Ｃ反転指令信号46により制御され、
Ｃ反転時には垂直，水平ブランキング期間外において単
純なデータ反転を行い、色相を反転する。

以上説明の構成により、ミラー，ズーム，モザイク,Y
反転,C反転，ソラリゼーションはそれぞれの機能が独立
したブロックにおいて処理される。そのため、それぞれ
のモードの組み合わせが可能であり、混合モードを実現
できる。

第３図により分周器12の詳細な説明をする。第３図中
65はＤフリップフロップ、66はセレクタ、67はAND、68
はインバータである。

セレクタ66のY₀にはクロック発生器１の出力が、Y₁に
はクロック発生器１の出力信号をＤフリップフロップ65
において２分周した信号が入力する。Y₀,Y₁に入力した
信号は、Ｓに入力する信号、すなわちAND67の出力信号
により選択される。AND67はズーム指令信号42と垂直，
水平ブランキング期間を示すOR18の反転信号であるイン
バータ68の出力信号との論理積である。ズーム時信号42
はハイレベル，垂直，水平ブランキング期間中インバー
タ68出力もハイレベルとすると、AND67出力ローベル時
にはセレクタ66はY₀を選択し、ハイレベル時にY₁を選択
するように動作する。

以上により分周器12は、ズームかつ垂直，水平ブラン
キング期間以外においてクロック発生器１の信号を２分
周し、それ以外においては分周しない信号を通過させ
る。本実施例では２分周としたが、分周数は任意であ
る。

分周器12の他の一実施例を第４図に示す。図中70はフ
リップフロップ、71はNAND、72はインバータである。

クロック発生器１の出力が読み出し列アドレス回路20
内のカウンタのクロックとして直接入力され、読み出し
列アドレス回路20は動作するものとする。また、読み出
し列アドレス回路20内のカウンタのキャリー入力端子
に、Ｄフリップフロップの出力が入力するものとす
る。

信号42と、垂直，水平ブランキング期間中ハイレベル
を出力するOR18の反転（インバータ18にて反転）信号NA
ND72にてNANDし、この出力をＤフリップフロップ70のリ
セット端子Ｒに入力する。NAND71の出力は、信号42がハ
イレベル（ズーム時）かつインバータ72の出力がハイレ
ベルのときローレベルとなり、Ｄフリップフロップ70の
リセットを解除し、それ以外においてはリセットとな
る。

従って、ズーム、かつ垂直・水平ブラッキング期間以
外においてのみＤフリップフロップ70の出力はハイレ
ベル，ローレベルをくり返す。これにより読み出し列ア
ドレス回路20の内部カウンタは、Ｄフリップフロップ70
の出力ハイレベル固定時に対し、半分のスピードで動
作する。

以上、第３図，第４図において説明した２つの実施例
は分周器17にもあてはまり、OR18の信号がVDカウンタ22
からの垂直ブランキング期間を示す信号に入れ換わった
ものである。

第５図によりアドレス反転回路13についての詳細を述
べる。図中75はEXCLUSIVE−ORゲート群（以後EXORゲー
ト群）、76はAND、77はインバータである。

垂直，水平ブランキング期間ハイレベルを出力するOR
18をインバータ77で反転し、信号41とのANDをAND76にて
行う。AND76出力は、ミラーモード（信号41ハイレベ
ル）であり、かつ垂直，水平ブランキング期間外におい
てハイレベルとなる。

EXORゲート群75内には読み出し列アドレス回路20の出
力信号数分EXCLUSIVE−ORゲートが用意されており、AND
76がハイレベル時には読み出し列アドレス回路20の出力
信号の反転回路として、AND76がローレベル時にはその
まま信号を通過させる回路として動作する。従って読み
出し列アドレス回路20の出力がアップカウントで更新さ
れる信号である場合、AND76がハイレベルのときにはダ
ウンカウント信号としてアドレス反転器13により出力さ
れる。

以上によりミラー時には読み出し列アドレス回路20の
出力信号を反転させ、通常時のアドレス更新を逆方向に
（通常アップカウントであればダウンカウント、あるい
はその逆）する。このため、読み出し列アドレス回路20
が水平ブランキング期間終了点で設定値回路19により設
定する値は、反転したアドレスがミラー開始したい値と
なるよう設定する。

以上第５図で示したアドレス反転回路13は、Ｃ反転回
路26に用い、記憶回路11からのカラ信号の反転回路とす
ることも可能である。

第６図によりMPX14の詳細を説明する。図中78はスイ
ッチ群、79はAND、80はインバータ、81〜84は信号であ
る。

本実施例において直並列変換器７で並列変換し、記憶
回路11に１度のアクセスで記憶するデータ数は、ADC4の
出力データ１ビットにつき４とする。従って読み出し時
に１度のアクセスで記憶回路11より出力される１ビット
に相等するデータ数は４となる。MPX14においては、こ
の４つのデータをADC4でおこなった量子化数分だけ処理
することとなる。いまここで、１ビット分のデータ処理
についてのみに着眼し、MPX14について説明する。

スイッチ群78はAND79出力がローレベル時にはLo端子
に、ハイレベル時にはHi端子に接続されるものとする。
また、スイッチ群78中、a,b,c,dの４個のスイッチ出力
は並直列変換器15にて、ａ→ｂ→ｃ→ｄの順番に直列変
換される。

AND79は信号41と、OR18出力をインバータ80にて反転
した信号とのANDであり、ミラーモードかつ垂直，水平
ブランキング期間外にてハイレベルとなる。

記憶回路11から１度のアクセスで読み出される１ビッ
ト分のデータ４個は、スイッチ群78に入力する。AND79
の出力がローレベルのとき、スイッチ群78中ａからは信
号81が、ｂからは信号82、ｃからは信号83、ｄからは信
号84が出力され、並直列変換器15にて信号81→82→83→
84の順に直列変換される。AND79の出力がハイレベルの
とき、スイッチ群78中ａからは信号84、ｂから信号83、
ｃから信号82、ｄから信号81が出力され、並直列変換器
15にて信号84→83→82→81の順に直列変換される。

以上のようにしてMPX14により並直列変換器15の出力
データの順番を、直並列変換器７入力時と逆にする。

前記したようにMPX14内のスイッチ群は、ADC4にてア
ナログ信号を量子化したビット数分だけ用意する。ま
た、スイッチ群78内のスイッチ数を４個としたが、記憶
回路11より１度のアクセスで読み出される１ビット分の
データ数により増減することは明白である。

第７図によりＹ反転回路25について詳細を述べる。図
中90はOR、91はEXCLUSIVE−OR（以後EXOR）、92,96はイ
ンバータ、93はNANDゲート群、94はセレクタ、95はAND
である。また並直列変換器15の出力信号ｘビットに対
し、LSBからl₁…l_x-2,l_x-1,l_xとする。

NANDゲート群93は、ｘビット分のNANDゲートにより構
成される。セレクタ94はAND95の出力信号により制御さ
れ、ロールレベル時には並直列変換器15出力ｘビット分
を、ハイレベル時にはNANDゲート群93の出力ｘビット分
を選択し、Ｙ反転回路25の出力信号として次のブロック
に供給する。

AND95の出力信号は、Ｙ反転指令信号45（ハイレベル
時にＹ反転モード）とOR18出力をインバータ96にて反転
した信号とのANDである。従って、セレクタ94はＹ反転
モードかつ垂直，水平ブランキング期間以外においてNA
NDゲート群93の出力を、それ以外のときに並直列変換器
15の出力を選択する。

OR90,EXOR91,インバータ92の動作を説明する前に、AD
C4にて変換されたディジタル信号についての仕様を第８
図を用いて説明する。

ADC4においてアナログ映像信号をディジタル信号に変
換する際、ADC4のダイナミックレンジを有効に活用する
ために、一般的にダイナミックレンジ下限レベル映像信
号中の同期信号下端をクランプ回路２により固定し、ア
ナログ映像信号の振幅の上限をダイナミックレンジ上限
ぎりぎりにAGC（オートゲインコントロール）等により
設定する。

アナログ映像信号は第８図に示すように、ペデスタル
レベルから同期信号の下端までを40とすると、ペデスタ
ルレベルから映像信号の上限までは100となる（昭和60
年11月 放送技術P.145 図5b記載）。

従ってADC4によりディジタル信号に変換されたデータ
のうち40/140以下のものは同期信号となる。40/140≒0.
29であり、全体の約1/4となる。

輝度反転とは白黒の反転を行うものであり、ペデスタ
ルレベルにあるものは輝度レベルの最高点に、輝度レベ
ル最高点にあるものはペデスタルレベルに変換する。並
直列変換器15の出力データを単純に反転した場合、ペデ
スタルレベルは、ペデスタルレベルと同期信号下端まで
のレベル差の分だけ輝度レベル最高点から落ちたデータ
に、輝度レベル最高点のデータは同期信号下端レベルに
変換される。そこで単純に反転した信号に対し、ペデス
タルレベルから同期信号下端までのレベル差の分だけ加
算することにより輝度反転データを得る。

並直列変換器15の出力信号のMSBから３ビット目以下
のデータはNANDゲート群93に入力し、OR90の出力信号が
ハイレベルのとき反転され、セレクタ94に入力する。MS
Bから２ビット目は輝度レベルの最高点に対して1/4の大
きさを示すデータであり、インバータ92により反転する
ことでこのビットにデータを１加算したこととなる。EX
OR91は、MSBから２ビット目の反転データとのEXCLUSIVE
ORをとる。これによりMSBから２ビット目からのけた
上げデータとMSBとの加算データがEXOR91より出力され
る。

以上のようにしてデータの反転かつペデスタルレベル
と同期信号下端までのレベル差分の加算が行われ、AND9
5の出力ハイレベル時にセレクタ94より出力される。

ここでAND95がハイレベルのときは水平及び垂直ブラ
ンキング期間外を示し、輝度映像信号はペデスタルレベ
ル以上のものしかない。しかし、ノイズ等によりペデス
タルレベル以下の信号があった場合、ディジタル信号で
言えばMSBとMSBから２ビット目両方がローレベルの場
合、前述したEXOR91,シンバータ92,NANDゲート群93によ
り同期信号レベルに変換されてしまう。そこで、本来輝
度信号レベルはディジタル信号でMSBあるいはMSBから２
ビット目がハイレベルの状態であり、これをOR90により
検出し、どちらもローレベルのときOR90出力はローレベ
ルとなるためNANDゲート群93の出力はすべてハイレベル
となる。

以上示した一実施例の構成により、ミラー，ズーム，
モザイク，ソラリゼーション,Y反転,C反転がそれぞれ独
立したブロックにより行われ、そのため、それぞれの効
果が組み合わせで得られる。

本実施例において、アドレス固定回路９とアドレス反
転回路13の構成順、及びＹ反転回路25とソラリゼーショ
ン回路27との構成順の入れ換えは可能であり、明白であ
る。

他の実施例について述べる。

記憶回路11の１回のアクセスタイムは一般的に約280n
secであるが、色信号のADC5におけるディジタル変換は
この倍のサンプリングで充分であると言われている。そ
のため、ADC5への色信号データ入力を、約280nsecでＲ
−Y,B−Ｙ（色差信号）をスイッチングしたデータとし
て、記憶回路11に入力する。そのため、ズーム，モザイ
クのような読み出しの列アドレスを固定して効果を実現
するモードは次のようになる。

アドレス固定回路９はLSBは固定せず、LSBから２ビッ
ト目以後固定とする。これにより、記憶回路11は２回の
アクセスで、必ずLSBがハイレベル，ローレベルとなる
２つのデータを読み出す。従って、記憶回路11よりＲ−
Y,B−Ｙの色信号を得ることができる。しかし、記憶回
路11からは２つの輝度信号データが出力される。そこ
で、MPX14の前にラッチを設け、アドレス固定回路９に
おいてLSBを固定した場合と同じ出力信号を得る。ここ
でMPX14の前としたが、並直列変換器15あるいはＹ反転
回路25,ソラリゼーション回路27,DAC28それぞれのブロ
ックのどの前でもよいことは明白である。

また、記憶回路11から１回のアクセスで読み出される
データが並直列変換器15において直列変換されるデータ
数がｋ個ある場合、並直列変換器15において用いられる
変換クロックをｋ個を１単位として分周し、（例えばｋ
個入力して、ｋ個休み）、上記ラッチのかわりとするこ
とが可能であることは明白である。

〔発明の効果〕

本発明によれば、シリアルライト・ランダムリードに
よりメモリへの書き込み読み出しを同時に行い、ミラ
ー，ズーム，モザイク，ソラリゼーション,Y反転,C反転
の効果がそれぞれ独立したブロックにおいて読み出しの
アドレス，データ操作を行うことにより得られるよう構
成し、動画もそれぞれの効果の混合を可能とした。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
記憶回路の具体的ブロック図、第３図および第４図は分
周器の具体的ブロック図、第５図はアドレス反転回路の
具体的ブロック図、第６図はMPXの具体的ブロック図、
第７図はＹ反転回路の具体的ブロック図、第８図は映像
信号の波形図である。 ２はクランプ回路、 4,5はADC、 ６はメモリコントローラ、 ８は書き込み行アドレス回路、 11は記憶回路、 12,17は分周器、 16はHDカウンタ、 19,23は設定値回路、 23はVDカウンタ、 20は読み出し列アドレス回路、 24は読み出し行アドレス回路、 9,21はアドレス固定回路、 13はアドレス反転回路、 14はMPX、 25はＹ反転回路、 26はＣ反転回路、 27はソラリゼーション回路、 28,29はDAC。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大坪 宏安 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 山内 浩人 茨城県勝田市大字稲田1410番地 株式会 社日立製作所東海工場内 (56)参考文献 特開 昭62−203488（ＪＰ，Ａ) 特開 昭62−151987（ＪＰ，Ａ) 特開 昭61−131976（ＪＰ，Ａ) 特開 昭62−154978（ＪＰ，Ａ) 特開 昭63−123284（ＪＰ，Ａ) 特開 昭63−42283（ＪＰ，Ａ) 特開 昭61−283281（ＪＰ，Ａ) 特開 昭61−130989（ＪＰ，Ａ) 特開 昭60−138594（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/262

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】動画像信号をディジタル信号処理する信号
   処理装置において、 アナログビデオ信号の輝度信号成分と時分割多重された
   色差信号とをデジタル信号に変換するA/Dコンバータ
   と、 該A/Dコンバータから出力されたデジタル信号の少なく
   とも１水平期間分の画像データ部を記録する為のシリア
   ルアクセスメモリ部と、該シリアルアクセスメモリ部か
   ら一括データ転送される少なくとも１フィールド相当分
   の画像データ部を記録する為のランダムアクセスメモリ
   部から成るデュアルポート画像メモリと、 該デュアルポート画像メモリのランダムアクセスメモリ
   部の出力であるデジタル信号を順次アナログ信号に変換
   するD/Aコンバータと、 前記デュアルポート画像メモリのランダムアクセスメモ
   リ部の読み出しアドレスをコントロールするアドレス回
   路と前記ランダムアクセスメモリ部から読み出したい位
   置を指定する為の前記アドレス回路の水平及び垂直方向
   の初期値を設定する位置設定手段とから成る読み出しア
   ドレス制御部と、 第一のモード指令により前記アドレス制御部の水平・垂
   直アドレス更新速度を変更するズーム機能モードと、第
   二のモード指令により前記アドレス制御部の水平方向ア
   ドレス更新の増減方向を反転するミラー機能モードと、
   第三のモード指令により前記アドレス制御部の水平・垂
   直アドレス下位ｎビットを固定するモザイク機能モード
   と、第四のモード指令により前記ランダムアクセスメモ
   リ部のデジタル出力信号を反転する輝度信号反転・色信
   号反転機能モードと、第五のモード指令により前記ラン
   ダムアクセスメモリ部のデジタル出力信号の下位ｐビッ
   トを固定するソラリゼーション機能モードのうち少なく
   とも複数のモードを同時に組み合わせて設定する特殊効
   果制御手段と、 を備えてなることを特徴とする信号処置装置。