JP2943195B2 - 子画面情報記憶用集積回路 - Google Patents
子画面情報記憶用集積回路Info
- Publication number
- JP2943195B2 JP2943195B2 JP34289289A JP34289289A JP2943195B2 JP 2943195 B2 JP2943195 B2 JP 2943195B2 JP 34289289 A JP34289289 A JP 34289289A JP 34289289 A JP34289289 A JP 34289289A JP 2943195 B2 JP2943195 B2 JP 2943195B2
- Authority
- JP
- Japan
- Prior art keywords
- signals
- output
- line
- circuit
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は子画面情報記憶用集積回路に関し、特にTV受
像機の親画面中に一部に別の画像を表示するために用い
られる子画面情報記憶用集積回路に関する。
像機の親画面中に一部に別の画像を表示するために用い
られる子画面情報記憶用集積回路に関する。
近年、ディジタル技術の進歩により、家庭用のTV受像
機にも、TV受像管の画像表示面体を使用して表示する親
画面の一部に別の画像を表面する、いわゆるPIP（Pictu
re in Picture）機能の付加が盛んに実施されるように
なって来た。
機にも、TV受像管の画像表示面体を使用して表示する親
画面の一部に別の画像を表面する、いわゆるPIP（Pictu
re in Picture）機能の付加が盛んに実施されるように
なって来た。
PIP機能を実現するためには、親画面と子画面との走
査範囲、走査タイミング等が相違するために、子画面の
ビデオ情報を一時記憶しておき所定のタイミングで出力
するための子画面情報記憶用集積回路が必要である。
査範囲、走査タイミング等が相違するために、子画面の
ビデオ情報を一時記憶しておき所定のタイミングで出力
するための子画面情報記憶用集積回路が必要である。
第２図はこの種の子画面情報記憶用集積回路の従来例
を示す構成図である。
を示す構成図である。
直並列変換回路1A,1Bは、ラインメモリ2A、フィール
ドメモリ3Aのアクセスタイムが遅いために設けられたも
ので、直並列変換回路1Aは、それぞれｎビットである第
１、第２の輝度信号Y1、Y2および第１、第２の色差信号
Ｒ−Ｙ、Ｂ−Ｙが所定の順序で直列に配列され伝達され
た子画面用ビデオ信号V1を入力し、２系列のｎビットの
並列出力に変換する。さらに、直並列変換回路1Bは、ラ
インメモリ2Aからの２系列のｎビットの出力信号を４系
列のｎビットの信号に変換する。ラインメモリ2Aは、フ
ィールドメモリ3Aの子画面情報の読出しが、子画面の画
像が完全に表示されるように書込みに対して優先するた
めに、同一ラインのアドレスに対して読出しと書込みが
重なったときには新しい画面の情報がフィールドメモリ
3Aに書込めないので、この新しい画面の情報を失なわな
いように一時記憶するもので、水平走査線１本分の子画
面用ビデオ信号を２系列でｎビットずつ並列に順次記憶
し、所定のタイミングで出力する。
ドメモリ3Aのアクセスタイムが遅いために設けられたも
ので、直並列変換回路1Aは、それぞれｎビットである第
１、第２の輝度信号Y1、Y2および第１、第２の色差信号
Ｒ−Ｙ、Ｂ−Ｙが所定の順序で直列に配列され伝達され
た子画面用ビデオ信号V1を入力し、２系列のｎビットの
並列出力に変換する。さらに、直並列変換回路1Bは、ラ
インメモリ2Aからの２系列のｎビットの出力信号を４系
列のｎビットの信号に変換する。ラインメモリ2Aは、フ
ィールドメモリ3Aの子画面情報の読出しが、子画面の画
像が完全に表示されるように書込みに対して優先するた
めに、同一ラインのアドレスに対して読出しと書込みが
重なったときには新しい画面の情報がフィールドメモリ
3Aに書込めないので、この新しい画面の情報を失なわな
いように一時記憶するもので、水平走査線１本分の子画
面用ビデオ信号を２系列でｎビットずつ並列に順次記憶
し、所定のタイミングで出力する。
フィールドメモリ3Aは、直列並列変換回路1Bの４系列
のｎビットの出力信号を並列に１画面分記憶し、所定の
タイミングで出力する。このフィールドメモリ3Aの書込
み周波数は、親画面と子画面との大きさの比率に応じて
定まり、例えば読出し周波数を9MHzとし子画面の水平方
向を1/3に圧縮するものとすると3MHzとなる。
のｎビットの出力信号を並列に１画面分記憶し、所定の
タイミングで出力する。このフィールドメモリ3Aの書込
み周波数は、親画面と子画面との大きさの比率に応じて
定まり、例えば読出し周波数を9MHzとし子画面の水平方
向を1/3に圧縮するものとすると3MHzとなる。
なお、垂直方向の圧縮は、入力される子画面用ビデオ
信号VIが、例えば水平走査線３本に対して１本の割合で
伝達されているので1/3に圧縮されている。統合・配列
回路4Aは、フィールドメモリ3Aから読出された４系列の
ｎビットの信号を子画面用ビデオ信号VIの所定の順序と
同一の配列順で、第１、第２の輝度信号Y1、Y2を統合し
た輝度信号Ｙ（Y1＋Y2）及び第１、第２の色差信号Ｒ−
Y,B−Ｙを統合した色差信号（Ｒ−Ｙ）／（Ｂ−Ｙ）と
して出力する。そして、これら直並列変換回路1A、1B、
ラインメモリ2A、フィールドメモリ3A、統合・配列回路
4Aのそれぞれの動作タイミングは、制御回路5Aにより制
御されている。そして、ラインメモリ2A、フィールドメ
モリ3A及びその他の回路は、それぞれ別々の集積回路で
構成されていた。
信号VIが、例えば水平走査線３本に対して１本の割合で
伝達されているので1/3に圧縮されている。統合・配列
回路4Aは、フィールドメモリ3Aから読出された４系列の
ｎビットの信号を子画面用ビデオ信号VIの所定の順序と
同一の配列順で、第１、第２の輝度信号Y1、Y2を統合し
た輝度信号Ｙ（Y1＋Y2）及び第１、第２の色差信号Ｒ−
Y,B−Ｙを統合した色差信号（Ｒ−Ｙ）／（Ｂ−Ｙ）と
して出力する。そして、これら直並列変換回路1A、1B、
ラインメモリ2A、フィールドメモリ3A、統合・配列回路
4Aのそれぞれの動作タイミングは、制御回路5Aにより制
御されている。そして、ラインメモリ2A、フィールドメ
モリ3A及びその他の回路は、それぞれ別々の集積回路で
構成されていた。
上述した従来の子画面情報記憶用集積回路は、直並列
回路1A、1Bが２段構成となっており、ラインメモリ2A、
フィールドメモリ3A等が別々の集積回路で構成されてい
るので、動作タイミングの制御が複雑になり、かつ回路
規模が巨大化し１個の集積回路に集約することが困難で
あり、また実現してもコスト高になるという欠点があ
る。
回路1A、1Bが２段構成となっており、ラインメモリ2A、
フィールドメモリ3A等が別々の集積回路で構成されてい
るので、動作タイミングの制御が複雑になり、かつ回路
規模が巨大化し１個の集積回路に集約することが困難で
あり、また実現してもコスト高になるという欠点があ
る。
本発明の目的は、動作タイミングの制御を簡潔にし、
かつ回路規模を縮小することができ、１個の集積回路に
集約することが容易となりコストの低減をはかることが
できる子画面情報記憶用集積回路を提供することにあ
る。
かつ回路規模を縮小することができ、１個の集積回路に
集約することが容易となりコストの低減をはかることが
できる子画面情報記憶用集積回路を提供することにあ
る。
本発明の子画面情報記憶用集積回路は、 並列ｎ（ｎは２以上の整数）ビットの第１、第２の輝
度信号および第１、第２の色差信号が所定の順序で順次
伝達されるｎビットの入力バスと、 入力バスから前記各信号を入力し、制御信号に基づい
て第１のタイミングで第１、第２の輝度信号と、第１の
色差信号とをそれぞれｎビットの第１、第２、第３の接
続線に出力し、第２のタイミングで第１、第２の輝度信
号と第２の色差信号とをそれぞれ第１、第２、第３の接
続線に出力する直並列変換回路と、 第１、第２、第３の接続線に出力された各信号を水平
走査線１本分記憶し、記憶した水平走査線１本分の各信
号を制御信号に基づいたタイミングで第４、第５、第６
の接続線にそれぞれ出力するラインメモリと、 第４、第５、第６の接続線にそれぞれ出力された各信
号の水平走査線１本分を１画面分になるまで記憶し、制
御信号に基づいたタイミングで第７、第８、第９の接続
線にそれぞれ出力するフィールドメモリと、 第７、第８、第９の接続線に出力された各信号を入力
し、前記子画面用ビデオ信号の所定の順序と同一の出力
順序で、第１、第２の輝度信号を統合、配列した輝度信
号を第１の出力ラインに、第１、第２の色差信号を統
合、配列した色差信号を第２の出力ラインに出力する統
合・配列回路と、 前記直並列変換回路、ラインメモリ、フィールドメモ
リが統合・配列回路の動作タイミングを制御する制御回
路とを有する。
度信号および第１、第２の色差信号が所定の順序で順次
伝達されるｎビットの入力バスと、 入力バスから前記各信号を入力し、制御信号に基づい
て第１のタイミングで第１、第２の輝度信号と、第１の
色差信号とをそれぞれｎビットの第１、第２、第３の接
続線に出力し、第２のタイミングで第１、第２の輝度信
号と第２の色差信号とをそれぞれ第１、第２、第３の接
続線に出力する直並列変換回路と、 第１、第２、第３の接続線に出力された各信号を水平
走査線１本分記憶し、記憶した水平走査線１本分の各信
号を制御信号に基づいたタイミングで第４、第５、第６
の接続線にそれぞれ出力するラインメモリと、 第４、第５、第６の接続線にそれぞれ出力された各信
号の水平走査線１本分を１画面分になるまで記憶し、制
御信号に基づいたタイミングで第７、第８、第９の接続
線にそれぞれ出力するフィールドメモリと、 第７、第８、第９の接続線に出力された各信号を入力
し、前記子画面用ビデオ信号の所定の順序と同一の出力
順序で、第１、第２の輝度信号を統合、配列した輝度信
号を第１の出力ラインに、第１、第２の色差信号を統
合、配列した色差信号を第２の出力ラインに出力する統
合・配列回路と、 前記直並列変換回路、ラインメモリ、フィールドメモ
リが統合・配列回路の動作タイミングを制御する制御回
路とを有する。
直並列変換回路が入力した子画面ビデオ信号を３系列
の信号として出力してから統合配列回路が入力するまで
すべて３系列の信号として扱っているので、動作タイミ
ングの制御が簡潔になりかつ回路規模を縮小することが
できるので、１個の集積回路に容易に集約することがで
きる。
の信号として出力してから統合配列回路が入力するまで
すべて３系列の信号として扱っているので、動作タイミ
ングの制御が簡潔になりかつ回路規模を縮小することが
できるので、１個の集積回路に容易に集約することがで
きる。
〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の子画面情報記憶用集積回路の一実施
例を示す構成図である。
例を示す構成図である。
直並列変換回路１は、それぞれｎビットの第１、第２
の輝度信号Y1,Y2及び第１、第２の色差信号Ｒ−Y,B−Ｙ
が所定の順序で直列に配列（例えば、Y1,R−Y,Y2,−,
Y1,B−Y,Y2,−）され伝達された子画面用ビデオ信号VI
を、第１の輝度信号Y1、第１及び第２の色差信号（Ｒ−
Ｙ）／（Ｂ−Ｙ）、第２の輝度信号Y2のを３つに順次分
離して並列に出力する。ラインメモリ２は、直並列変換
回路１の３系列のｎビットの出力信号を、並列に水平走
査線１本分一時記憶し、所定のタイミングで出力する。
フィールドメモリ３は、ラインメモリ２の３系列のｎビ
ットの出力信号を、並列に１画面分記憶し、所定のタイ
ミングで出力する。統合配列回路４は、フィールドメモ
リ３から読出された３系列のｎビットの信号を、子画面
用ビデオ信号VIの所定の順序と同一の配列順で、第１、
第２の輝度信号Y1,Y2を統合、配列した（例えば、Y2,
−,Y2,−,Y1,−,Y2,−）輝度信号Ｙとして、また第１、
第２の色差信号Ｒ−Y,B−Ｙを統合、配列した（例え
ば、−,R−Y,−，−，−,B−Y,−，−）色差信号（Ｒ−
Ｙ）／（Ｂ−Ｙ）として出力する。制御回路５は、これ
ら直並列変換回路１、ラインメモリ２、フィールドメモ
リ３のアクセスタイムが遅いのをカバーすることがで
き、かつ直並列変換回路１が１段構成あるので、それぞ
れのタイミングの制御が簡潔になり、全体の回路規模が
縮小されるので、１個の集積回路に集約するのが容易と
なる。
の輝度信号Y1,Y2及び第１、第２の色差信号Ｒ−Y,B−Ｙ
が所定の順序で直列に配列（例えば、Y1,R−Y,Y2,−,
Y1,B−Y,Y2,−）され伝達された子画面用ビデオ信号VI
を、第１の輝度信号Y1、第１及び第２の色差信号（Ｒ−
Ｙ）／（Ｂ−Ｙ）、第２の輝度信号Y2のを３つに順次分
離して並列に出力する。ラインメモリ２は、直並列変換
回路１の３系列のｎビットの出力信号を、並列に水平走
査線１本分一時記憶し、所定のタイミングで出力する。
フィールドメモリ３は、ラインメモリ２の３系列のｎビ
ットの出力信号を、並列に１画面分記憶し、所定のタイ
ミングで出力する。統合配列回路４は、フィールドメモ
リ３から読出された３系列のｎビットの信号を、子画面
用ビデオ信号VIの所定の順序と同一の配列順で、第１、
第２の輝度信号Y1,Y2を統合、配列した（例えば、Y2,
−,Y2,−,Y1,−,Y2,−）輝度信号Ｙとして、また第１、
第２の色差信号Ｒ−Y,B−Ｙを統合、配列した（例え
ば、−,R−Y,−，−，−,B−Y,−，−）色差信号（Ｒ−
Ｙ）／（Ｂ−Ｙ）として出力する。制御回路５は、これ
ら直並列変換回路１、ラインメモリ２、フィールドメモ
リ３のアクセスタイムが遅いのをカバーすることがで
き、かつ直並列変換回路１が１段構成あるので、それぞ
れのタイミングの制御が簡潔になり、全体の回路規模が
縮小されるので、１個の集積回路に集約するのが容易と
なる。
以上説明したように本発明は、子画面用ビデオ信号を
第１の輝度信号、第１及び第２の色差信号、第２の輝度
信号の３系列の並列処理とすることにより、動作タイミ
ングの制御が簡潔になり、かつ回路規模を縮小すること
ができるので、１個の集積回路に容易に集約することが
でき、コストの低減をはかることができる効果がある。
第１の輝度信号、第１及び第２の色差信号、第２の輝度
信号の３系列の並列処理とすることにより、動作タイミ
ングの制御が簡潔になり、かつ回路規模を縮小すること
ができるので、１個の集積回路に容易に集約することが
でき、コストの低減をはかることができる効果がある。
第１図は本発明の個画面情報記憶用集積回路の一実施例
を示す構成図、第２図は従来例を示す構成図である。 1,1A,1B……直並列変換回路、 2,2A……ラインメモリ、 3,3A……フィールドメモリ、 4,4A……統合配列回路、 5,5A……制御回路。
を示す構成図、第２図は従来例を示す構成図である。 1,1A,1B……直並列変換回路、 2,2A……ラインメモリ、 3,3A……フィールドメモリ、 4,4A……統合配列回路、 5,5A……制御回路。
Claims (1)
- 【請求項１】並列ｎ（ｎは２以上の整数）ビットの第
１、第２の輝度信号および第１、第２の色差信号が所定
の順序で順次伝達されるｎビットの入力バスと、 入力バスから前記各信号を入力し、制御信号に基づいて
第１のタイミングで第１、第２の輝度信号と、第１の色
差信号とをそれぞれｎビットの第１、第２、第３の接続
線に出力し、第２のタイミングで第１、第２の輝度信号
と第２の色差信号とをそれぞれ第１、第２、第３の接続
線に出力する直並列変換回路と、 第１、第２、第３の接続線に出力された各信号を水平走
査線１本分記憶し、記憶した水平走査線１本分の各信号
を制御信号に基づいたタイミングで第４、第５、第６の
接続線にそれぞれ出力するラインメモリと、 第４、第５、第６の接続線にそれぞれ出力された各信号
の水平走査線１本分を１画面分になるまで記憶し、制御
信号に基づいたタイミングで第７、第８、第９の接続線
にそれぞれ出力するフィールドメモリと、 第７、第８、第９の接続線に出力された各信号を入力
し、前記子画面用ビデオ信号の所定の順序と同一の出力
順序で、第１、第２の輝度信号を統合、配列した輝度信
号を第１の出力ラインに、第１、第２の色差信号を統
合、配列した色差信号を第２の出力ラインに出力する統
合・配列回路と、 前記直並列変換回路、ラインメモリ、フィールドメモリ
が統合・配列回路の動作タイミングを制御する制御回路
とを有する子画面情報記憶用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34289289A JP2943195B2 (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34289289A JP2943195B2 (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204284A JPH03204284A (ja) | 1991-09-05 |
| JP2943195B2 true JP2943195B2 (ja) | 1999-08-30 |
Family
ID=18357324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34289289A Expired - Lifetime JP2943195B2 (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943195B2 (ja) |
-
1989
- 1989-12-29 JP JP34289289A patent/JP2943195B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03204284A (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2607020B2 (ja) | テレビモードの自動変換装置 | |
| US5138455A (en) | Video signal processing circuit for compressed picture insertion function of television receiver | |
| US5726715A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| US5587744A (en) | Image display apparatus | |
| US5029326A (en) | Picture display system | |
| JPH0547025B2 (ja) | ||
| US5715013A (en) | Double picture producing apparatus for wide screen television | |
| JP2943195B2 (ja) | 子画面情報記憶用集積回路 | |
| JPH0468685A (ja) | 映像信号処理装置 | |
| US6266101B1 (en) | Y/C separator | |
| JPS63203070A (ja) | 映像回路 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JP3410117B2 (ja) | 信号処理アダプタ | |
| JP2809322B2 (ja) | Ｍｕｓｅ信号の子画面表示回路 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| JPH02203680A (ja) | 親子画面表示用テレビジョン受像機 | |
| KR0148187B1 (ko) | 더블스크린 및 픽쳐인픽쳐기능 겸용회로 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| JP3271443B2 (ja) | 撮像装置 | |
| JP2600451B2 (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータの時間軸変換回路 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPH0541816A (ja) | テレビカメラ装置 | |
| JPS6020690A (ja) | テレビジヨン受像機 | |
| JPH0246076A (ja) | ビデオ信号処理装置 | |
| JPS6047792B2 (ja) | ２画面カラ−テレビジヨン受信機 |