JPH02203680A - 親子画面表示用テレビジョン受像機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示画面上に親画面を表示するとともに、こ
の親画面の一部に、表示垂直方向の縮小率を前記親画面
の３分の１とした子画面を倍速表示方式（例えば、ノン
インタレース走査で１秒間に６０画面を表示する方式）
で表示するようにした親子画面表示用テレビジョン受像
機に関するものである。

［従来の技術］ 従来、表示垂直方向の縮小率を親画面の３分の１とした
子画面を表示する親子画面表示用テレビジョン受像機は
、走査線を３本に２本の割合で間引いていたので１表示
画面が粗くなり、文字放送受信時等において表示文字が
読みにくいという問題があった。一方、現行のＮＴＳＣ
方式の規格は変えず、受像機側のみで画質の改善を行う
方式として、倍速表示方式（例えば、ノンインタレース
走査で１秒間に６０画面を表示する方式）がある（例え
ば、Ｉ　Ｄ　Ｔ　Ｖ　（Ｉ＋ａｐｒｏｖｅｄ　Ｄｅｆｉ
ｎｉｔｉｏｎ　Ｔｅ１ｅｖｉｓｉ。

ｎ）受像機）、この倍速表示方式を子画面表示に利用し
て前述の問題を解決し、高画質な子画面を表示するよう
にした親子画面表示用テレビジョン受像機がある。すな
わち、データ処理回路によって。

子画面の奇数フィールドについては、第２図に示すよう
に、１本目の走査線の映像データはそのまま１本目の走
査線のデータとして出力し、２本目と３本目の走査線の
映像データは平均化して２本目の走査線のデータとして
出力し、４本目の走査線の映像データはそのまま３本目
の走査線のデータとして出力し、５本目と６本目の走査
線の映像データは平均化して４本目の走査線のデータと
して出力し、以下同様のデータ処理を繰り返す、そして
、このデータ処理回路から出力するデータを順次第２フ
ィールドメモリに書き込む、また、子画面の偶数フィー
ルドについては、データ処理回路によって、第３図に示
すように、１本目と２本目の走査線の映像データは平均
化して１本目の走査線のデータとして出力し、３本目の
走査線の映像データはそのまま２本目の走査線のデータ
として出力し、４本目と５本目の走査線の映像データは
平均化して３本目の走査線のデータとして出力し、６本
目の走査線の映像データはそのまま４本目の走査線のデ
ータとして出力し、以下同様の走査を繰り返す、そして
、このデータ処理回路から出力するデータを順次第２フ
ィールドメモリに書き込む、上述のようにして第２フィ
ールドメモリに書き込まれた映像データを所定のタイミ
ングで１走査線毎に読み出して第３ラインメモリに書き
込み、この第３ラインメモリから映像データを読みだし
て、第４図に示すように、表示画面１上に親画面２を表
示するとともに、この親画面２の一部に、表示垂直方向
の縮小率を前記親画面の３分の１とした子画面３（例え
ば面積縮小率が１／９の画面）を倍速表示方式で表示す
るようにしていた。

［発明が解決しようとする問題点］ しかしながら、従来の倍速表示方式で高画質な子画面を
表示する親子画面表示用テレビジョン受像機は、データ
処理回路の構成が複雑となり、必要とするメモリ容量が
多くなるので、専用のＬＳＩを用いなければならないと
いう問題点があった。

本発明は上述の問題点に鑑みなされたもので、データ処
理回路の構成を簡単にし、必要とするメモリ容量を少な
くシ、汎用のＩＣを用いて倍速表示方式で高画質な子画
面を表示することのできる親子画面表示用テレビジョン
受像機を提供することを目的とするものである。

［問題点を解決するための手段］ 本発明は、子画面用の入力映像信号をデジタル化し、そ
の映像データの連続する３本の走査線のデータ毎に、１
本の走査線のデータはそのまま出力し、残りの連続する
２本の走査線のデータは平均化して出力するデータ処理
回路を具備し、このデータ処理回路から出力する映像デ
ータを第２フィールドメモリに書き込み、この第２フィ
ールドメモリから１走査線ごとに読み出された映像デー
タまたはそのＤ／Ａ変換した映像信号と、主回路の親画
面用の映像データまたは映像信号とを第１切換回路で切
り換えて出力することによって、表示画面上に親画面を
表示するとともに、この親画面の一部に、表示垂直方向
の縮小率を前記親画面の３分の１とした子画面を倍速表
示方式で表示するようにした親子画面表示用テレビジョ
ン受像機において、前記データ処理回路は、制御回路と
、この制御回路で切り換え制御され、前記子画面用の入
力映像信号のＡ／Ｄ変換データを１走査線ごとに切り換
えて第１、第２、第３信号線に所定の順序で出力する第
２切換回路と、前記制御回路で読み書き制御され、前記
第２信号線に出力された映像データを記憶する第２ライ
ンメモリと、この第２ラインメモリの映像データと前記
第３信号線に出力された映像データとの平均データを演
算する平均化回路と、前記制御回路で切り換え制御され
、前記第１信号線に出力された映像データと前記平均化
回路で演算された平均データとを１走査線ごとに交互に
切り換えて前記第２フィールドメモリに出力する第３切
換回路とを具備してなることを特徴とするものである。

［作用］ データ処理回路は、まず子画面用の入力映像信号をデジ
タル化し、その映像データを第２切換回路に入力する。

第２切換回路は、映像データを１走査線毎に切り換えて
第１、第２．第３信号線に所定の順序で出力する。第２
ラインメモリは第２信号線に出力された映像データを記
憶する。平均化回路は、第２ラインメモリに記憶された
映像データと第３信号線に出力された映像データとを加
算し平均する演算を行う、第３切換回路は、第１信号線
に出力された映像データと平均化回路で演算された平均
データとを１走査線毎に交互に切り換えて第２フィール
ドメモリに出力する。上述のようにして、データ処理回
路は、映像データの連続する３本の走査線のデータ毎に
、１本の走査線のデータはそのまま第２フィールドメモ
リに出力し、残りの連続する２本の走査線のデータは平
均化して第２フィールドメモリに出力する。そして、第
２フィールドメモリに書き込まれた映像データは、従来
例と同様に、所定のタイミングで１走査線毎に読み出さ
れて第３ラインメモリに書き込まれる。そして、第３ラ
インメモリから読み出された映像データまたはそのＤ／
Ａ変換された映像信号と、主回路の親画面用の映像デー
タまたは映像信号とは、第１切換回路によって所定のタ
イミングで切り換えて出力され、表示画面上に親画面が
表示されるとともに、この親画面の一部に、表示垂直方
向の縮小率を親画面の３分の１とした子画面が倍速表示
方式で表示される。

［実施例］ 第１図は本発明による親子画面表示用テレビジョン受像
機の一実施例を示すもので、１０は表示画面１上に親画
面２を表示せしめる主回路、３０は親画面２の一部に１
表示垂直方向の縮小率を親画面の３分の１とした子画面
３を倍速表示方式で表示せしめる付加回路、６０は、前
記主回路１０と付加回路３０とを制御するマイコンであ
る。前記主回路１０は、親画面２用の映像入力信号及び
音声入力信号として、アンテナ１１で受信した信号の中
から特定チャンネルのテレビ信号を選局するチューナ回
路１２と、このチューナ回路１２の出力側に結合された
音声・映像ＩＦ検波回路１３と、この音声・映像ＩＦ検
波回路１３の音声ＩＦ検波出力側に順次結合された音声
多重復調回路１４．音声出力回路１５およびＲ，Ｌ用の
スピーカ１６．１７と、前記音声・映像ＩＦ検波回路１
３の映像ＩＦ検波出力側に結合されたＹ／Ｃ（輝度信号
／色信号）分離回路１８と、このＹ／Ｃ分離回路１８の
輝度信号出力側にＡ／ＤＣアナログ／デジタル）変換回
路１９を介して結合された第１フィールドメモリ２０の
第１８フイールドメモＩＪ２０ａと、前記Ｙ／Ｃ分離回
路１８の色信号出力側にＡ／Ｄ変換回路２１を介して結
合された第１フィールドメモリ２０の第１ｂフィールド
メモリ２０ｂと、前記第１８フィールドメモリ２０ａと
第１ｂフィールドメモリ２０ｂのそれぞれの出力側に結
合された第１ラインメモリ２２の第１ａラインメモリ２
２ａと第１ｂラインメモリ２２ｂと、この第１ａライン
メモリ２２ａと第１ｂラインメモリ２２ｂのそれぞれの
出方側に結合された第１切換回路２３の第１８切換回路
２３ａと第１ｂ切換回路２３ｂと、この第１８切換回路
２３ａと第１５切換回路２３ｂのそれぞれの出力側にＤ
／Ａ（デジタル／アナログ）変換回路２４と２５を介し
て結合されたマトリックス回路２６と、このマトリック
ス回路２６の出力側に映像出力回路２７を介して結合さ
れたＣＲＴ（陰極線管）２８と、前記音声・映像ＩＦ検
波回路１３の映像ＩＦ検波出力側に結合され、前記ＣＲ
Ｔ２ｇに水平、垂直偏向信号を出方する同期偏自回路２
９とからなっている。

前記付加回路３０は、子画面３用の映像入力信号として
のビデオ映像信号を出力するＶＴＲ（ビデオテープレコ
ーダ）３１と、このＶＴＲ３１の出力信号の中から水平
、垂直同期信号を分離して出力する同期処理回路３２と
、前記ＶＴＲ３１から出力する映像信号をデジタル化し
、その映像データの連続する３本の走査線のデータ毎に
、１本の走査線のデータはそのまま出力し、残りの連続
する２本の走査線のデータは平均化して出力する本発明
に特有のデータ処理回路４０と、このデータ処理回路４
０の出力側に結合された第２フィールドメモリ３４と、
前記第２フィールドメモリ３４を構成するデュアルポー
トメモリ３４ａ及び３４ｂと３４ｃ及び３４ｄとのそれ
ぞれの出力側に結合され、前記第１切換回路２３の第１
８切換回路２３ａと第１ｂ切換回路２３ｂどの他方の入
力側に映像データの輝度データと色データとを１走査線
単位で出力する第３ラインメモリ３５の第３ａラインメ
モリ３５ａと第３ｂラインメモリ３５ｂとからなってい
る。前記データ処理回路４０は、前記ＶＴＲ３１から出
力する映像信号を輝度信号と色信号に分離するＹ／Ｃ分
離回路４１と、このＹ／Ｃ分離回路４１の輝度信号出力
側にＡ／Ｄ変換回路４２を介して結合され、変換された
輝度データを１走査線毎に切り換えて第１、第２、第３
信号線Ｓ１ａ、Ｓ、ａ、Ｓ、ａに所定の順序で出力する
第２切換回路４３の第２８切換回路４３ａと、前記Ｙ／
Ｃ分離回路４１の色信号出力側にＡ／Ｄ変換回路４４を
介して結合され、変換された色データを１走査線毎に切
り換えて第１、第２、第３信号線ｓ、ｂ、　Ｓ、ｂ、Ｓ
、ｂに所定の順序で出力する前記第２切換回路４３の第
２ｂ切換回路４３ｂと、前記第２信号線Ｓ、ａと８２ｂ
のそれぞれに結合され、輝度データと色データとを１走
査線単位で記憶する第２ラインメモリ４５の第２ａライ
ンメモリ４５ａと第２ｂラインメモリ４５ｂと、この第
２ａラインメモリ４５ａと第２ｂラインメモリ４５ｂの
それぞれのデータを前記第２信号線Ｓ、ａと８２ｂとに
出力されたデータに加算する加算回路４６ａと４６ｂと
、この加算回路４６ａと４６ｂのそれぞれの出力側に結
合され、１／２倍する（例えば最下位ビットを除去する
）１／２係数回路４７ａと４７ｂと、この１／２係数回
路４７ａと４７ｂのそれぞれの出力データを前記第１信
号線Ｓ□ａと８１ｂとに出力されたデータと１走査線毎
に交互に切り換えて前記第２フィールドメモリ３４のデ
ュアルポートメモリ３４ａ及び３４ｂと３４ｃ及び３４
ｄとに出力する第３切換回路４８の第３８切換回路４８
ａと第３ｂ切換回路４８ｂと、前記マイコン６０に結合
され、このマイコン６０からの制御信号、前記同期偏向
回路２９からの同期信号および前記同期処理回路３２か
らの同期信号に基づいて、前記データ処理回路４０内の
それぞれの回路を制御するとともに、前記第２フィール
ドメモリ３４および前記第３ラインメモリ３５を制御す
る制御回路４９とがらなっている。

前記加算回路４６ａ、４６ｂと、前記１／２係数回路４
７ａ。

４７ｂとは、平均化回路５０を構成している。前記第２
フィールドメモリ３４のデュアルポートメモリ３４ａと
３４ｂは、例えば、８ビツトの輝度データを４ビツトの
データに分けて記憶する２５６キロビツトのメモリから
なり、前記第２フィールドメモリ３４のデュアルポート
メモリ３４ｃと３４ｄ例えば、８ビツトの色データを４
ビツトのデータに分けて記憶する２５６キロビツトのメ
モリからなっている。

つぎに、前記実施例の作用について説明する。

主回路１０のチューナ回路１２で選局されたテレビ信号
は、音声・映像ＩＦ検波回路１３で検波される。

音声ＩＦ検波出力は音声多重復調回路１４で復調され、
音声出力回路１５を介してＲ，Ｌ用のスピーカ１６．１
７に出力される。映像ＩＦ検波出力はＹ／Ｃ分離回路１
８でＹ（輝度信号）とＣ（色信号）に分離され、このＹ
とＣは、それぞれＡ／Ｄ変換回路１９と２１によって所
定ビット数（例えば１画素８ビツト）の輝度データと色
データとに変換され、第１３フィールドメモリ２０ａと
第１ｂフィールドメモリ２０ｂとに書き込まれる。前記
第１８フィールドメモリ２０ａと第１ｂフィールドメモ
リ２０ｂとに書き込まれた輝度データと色データとは、
１走査線毎に読み出されて第１ラインメモリ２２の第１
ａラインメモリ２２ａと第１ｂラインメモリ２２ｂとに
書き込まれる。この第１ａラインメモリ２２ａと第１ｂ
ラインメモリ２２ｂとに書き込まれた１本の走査線分の
輝度データと色データとは、それぞれ、同一のデータを
２回読み出す倍速読み出し方式により、２本の走査線分
の輝度データと色データとして、第１８切換回路２３ａ
と第１ｂ切換回路２３ｂの入力側に供給される。

付加回路３０のＶＴＲ３１から出力したビデオ映像信号
は、本発明に特有のデータ処理回路４０によって。

デジタル化され、かつ、その映像データの連続する３本
の走査線のデータ毎に、１本の走査線のデータはそのま
ま出力し、残りの連続する２本の走査線のデータは平均
化して出力する。すなわち、データ処理回路４０はつぎ
のように作用する。ＶＴＲ３１から出力したビデオ映像
信号はＹ／Ｃ分離回路４１で輝度信号と色信号に分離さ
れ、この輝度信号と色信号とは、それぞれ、Ａ／Ｄ変換
回路４２と４４とによって輝度データと色データとに変
換され。

第２ａ切換回路４３ａと４３ｂとに供給される。第２ａ
切換回路４３ａと４３ｂは、それぞれ、輝度データと色
データとを１走査線毎に切り換えて、第１、第２、第３
信号線Ｓ、ａ、Ｓ、ａ、Ｓ、ａとｓｉｂ、　ｓ、ｂ、ｓ
、ｂとに所定の順序で出力する。詳述すると、奇数フィ
ールドについては、１本目の走査線の輝度データと色デ
ータはそれぞれ第１信号線Ｓ□ａと８１ｂに出力され、
２本目の走査線の輝度データと色データはそれぞれ第２
信号線Ｓ２ａと８２ｂを介して第２ａラインメモリ４５
ａと第２ｂラインメモリ４５ｂに書き込まれ、３本目の
走査線の輝度データと色データはそれぞれ第３信号線Ｓ
、ａとＳ、ｂに出力される。

第２ａラインメモリ４５ａと第２ｂラインメモリ４５ｂ
に書き込まれた輝度データと色データは、それぞれ加算
回路４６ａと４６ｂによって第３信号線Ｓ、ａとＳ、ｂ
に出力された輝度データと色データに加算され、これら
の加算データはそれぞれ１／２係数回路４７ａと４７ｂ
によって平均化され、第３ａ切換回路４８ａと第３ｂ切
換回路４８ｂに供給される。この第３８切換回路４８８
と第３ｂ切換回路４８ｂは、それぞれ１／２係数回路４
７ａと４７ｂからの輝度データと色データと、第１信号
線Ｓ、ａと８１ｂに出力された輝度データと色データと
を、１走査線毎に交互に切り換えて前記第２フィールド
メモリ３４のデュアルポートメモリ３４ａ及び３４ｂと
３４ｃ及び３４ｄに出力する。このため、奇数フィール
ドについては、第２図に示すように、１本目の走査線の
輝度データと色データはそれぞれそのまま１本目の走査
線のデータとして出力し、２本目と３本目の走査線の輝
度データと色データはそれぞれ平均化して２本目の走査
線のデータとして出力し、４本目の走査線の輝度データ
と色データはそれぞれそのまま３本目の走査線のデータ
として出力し、５本目と６本目の走査線の輝度データと
色データはそれぞれ平均化して４本目の走査線のデータ
として出力し、以下同様のデータ処理を繰り返す、そし
て、このデータ処理回路４０から出力する輝度データと
色データは、それぞれ順次第２フィールドメモリ３４の
デュアルポートメモ１Ｊ３４ａ及び３４ｂと３４ｃ及び
３４ｄに書き込まれる。また、偶数フィールドについて
は、１本目の走査線の輝度データと色データはそれぞれ
第２信号ｍ５ｌａと８２ｂを介して第２ａラインメモリ
４５ａと第２ｂラインメモリ４５ｂに書き込まれ、２本
目の走査線の輝度データと色データはそれぞれ第３信号
線Ｓ、ａと８３ｂに出力される。３本目の走査線の輝度
データと色データはそれぞれ第１信号線Ｓ、ａと８１ｂ
に出力される。以下、前記奇数フィールドの場合と同様
に、加算回路４６ａと４６ｂとによってデータの加算が
行われ、１／２係数回路４７ａと４７ｂとによってデー
タの平均化が行われ、第３８切換回路４１１ａと第３ｂ
切換回路４８ｂとによって１走査線毎に交互に切り換え
られて、輝度データと色データとがそれぞれ第２フィー
ルドメモリ３４のデュアルポートメモリ３４ａ及び３４
ｂと３４ｃ及び３４ｄとに供給される。このため、偶数
フィールドでは、第３図に示すように、１本目と２本目
の走査線の輝度データと色データはそれぞれ平均化して
１本目の走査線のデータとして出力し、３本目の走査線
の輝度データと色データはそれぞれそのまま２本目の走
査線のデータとして出力し、４本目と５本目の走査線の
輝度データと色データはそれぞれ平均化して３本目の走
査線のデータとして出力し、６本目の走査線の輝度デー
タと色データはそれぞれそのまま４本目の走査線のデー
タとして出力し、以下同様のデータ処理を繰り返す、そ
して、このデータ処理回路４０から出力する輝度データ
と色データは、それぞれ順次第２フィールドメモリ３４
のデュアルポートメモリ３４ａ及び３４ｂと３４ｃ及び
３４ｄに書き込まれる。

上述のようにして、第２．フィールドメモリ３４のデュ
アルポートメモリ３４ａ及び３４ｂと３４ｃ及び３４ｄ
に書き込まれた輝度データと色データとは、それぞれ、
従来例と同様に所定のタイミングで１走査線毎に読み出
されて、第３ａラインメモリ３５ａと第３ｂラインメモ
リ３５ｂに書き込まれる。そして、この第３ａラインメ
モリ３５ａと第３ｂラインメモリ３５ｂに書き込まれた
輝度データと色データとは、それぞれ前記主回路１０の
第１８切換回路２３ａと第１ｂ切換回路２３ｂの他方の
入力側に供給される。第１ａラインメモリ２２ａと第１
ｂラインメモリ２２ｂとから供給された親画面用の映像
データである輝度データと色データと、第３ａラインメ
モリ３５ａと第３ｂラインメモリ３５ｂとから供給され
た子画面用の映像データである輝度データと色データと
は、それぞれ第１８切換回路２３ａと第１ｂ切換回路２
３ｂによって所定のタイミングで切り換えて出力され、
Ｄ／Ａ変換回路２４と２５とによって輝度信号と色信号
に変換され、ついでマトリックス回路２６によってＲ，
Ｇ。

Ｂ信号に変換され、映像出力回路２７を介してＣＲＴ２
８に供給される。このため、ＣＲＴＺ８の表示画面１上
に倍速表示方式で親画面２が表示されるとともに、この
親画面２の一部に１表示垂直方向の縮小率を親画面の３
分の１とした子画面３が倍速表示方式で表示される。

前記実施例では、親画面用の映像データと子画面用の映
像データとを第１切換回路で切り換えて出力してからＤ
／Ａ変換するようにしたが、本発明はこれに限るもので
なく、親画面用の映像データと子画面用の映像データと
をＤ／Ａ変換してから第１切換回路で切り換えて出力す
るようにしてもよい。

前記実施例では、親画面用の映像入力信号をテレビ映像
信号とし、子画面用の映像人力信号をビデオ映像信号と
したが、本発明はこれに限るものでなく、前者を第１チ
ヤンネルのテレビ映像信号とし後者を第３チヤンネルの
テレビ映像信号としたり、前者を第１ビデオ映像信号と
し後者を第２ビデオ映像信号としたり、または前者をビ
デオ映像信号とし後者をテレビ映像信号としてもよい。

前記実施例では、親画面も子画面と同様に倍速表示方式
で表示するようにしたが、本発明はこれに限るものでな
く、少なくとも子画面を倍速表示方式で表示するもので
あれば良い。

［発明の効果］ 本発明による親子画面表示テレビジョン受像機は、上記
のように、子画面用のデータ処理回路が、制御回路と、
第１、第２、第３信号線と、第２切換回路と、第２ライ
ンメモリと、平均化回路と、第３切換回路とを具備し、
子画面用の映像データの連続する３本の走査線のデータ
毎に、１本の走査線のデータはそのまま第２フィールド
メモリに出力し、残りの連続する２本の走査線のデータ
は平均化して第２フイールド・メモリに出力するように
構成したので、子画面用のデータ処理回路の構成を簡単
にして必要とするメモリ容量を少なくし、汎用のＩＣを
用いて倍速表示方式で高画質な子画面を表示することが
できる。

【図面の簡単な説明】

第１図は本発明による親子画面表示用テレビジョン受像
機の一実施例を示すブロック図、第２図と第３図はデー
タ処理回路の機能を説明する説明図、第４図は表示画面
を説明する説明図である。 １・・・表示画面、２・・・親画面（テレビ映像画面）
、８・・・子画面（ビデオ映像画面）、１０・・・主回
路、２０・・・第１フィールドメモリ、２３・・・第１
切換回路、３０・・・付加回路、３４・・・第２フィー
ルドメモリ、３５・・・第３ラインメモリ、４０・・・
データ処理回路、４３・・・第２切換回路、４５・・・
第２ラインメモリ、４８・・・第３切換回路、４９・・
・制御回路、５０・・・平均化回路、Ｓ　１ａ、　Ｓ　
、ｂ・・・第１信号線、Ｓ、ａ、Ｓ、ｂ−第２信号線、
　Ｓ、ａ、　Ｓ、ｂ・・・第３信号線。

Claims (1)

【特許請求の範囲】
1. （１）子画面用の入力映像信号をデジタル化し、その映
   像データの連続する３本の走査線のデータ毎に、１本の
   走査線のデータはそのまま出力し、残りの連続する２本
   の走査線のデータは平均化して出力するデータ処理回路
   を具備し、このデータ処理回路から出力する映像データ
   を第２フィールドメモリに書き込み、この第２フィール
   ドメモリから１走査線ごとに読み出された映像データま
   たはそのＤ／Ａ変換した映像信号と、主回路の親画面用
   の映像データまたは映像信号とを第１切換回路で切り換
   えて出力することによって、表示画面上に親画面を表示
   するとともに、この親画面の一部に、表示垂直方向の縮
   小率を前記親画面の３分の１とした子画面を倍速表示方
   式で表示するようにした親子画面表示用テレビジョン受
   像機において、前記データ処理回路は、制御回路と、こ
   の制御回路で切り換え制御され、前記子画面用の入力映
   像信号のＡ／Ｄ変換データを１走査線ごとに切り換えて
   第１、第２、第３信号線に所定の順序で出力する第２切
   換回路と、前記制御回路で読み書き制御され、前記第２
   信号線に出力された映像データを記憶する第２ラインメ
   モリと、この第２ラインメモリの映像データと前記第３
   信号線に出力された映像データとの平均データを演算す
   る平均化回路と、前記制御回路で切り換え制御され、前
   記第１信号線に出力された映像データと前記平均化回路
   で演算された平均データとを１走査線ごとに交互に切り
   換えて前記第２フィールドメモリに出力する第３切換回
   路とを具備してなることを特徴とする親子画面表示用テ
   レビジョン受像機。