JP2563414B2 - 倍速変換装置 - Google Patents
倍速変換装置Info
- Publication number
- JP2563414B2 JP2563414B2 JP62328523A JP32852387A JP2563414B2 JP 2563414 B2 JP2563414 B2 JP 2563414B2 JP 62328523 A JP62328523 A JP 62328523A JP 32852387 A JP32852387 A JP 32852387A JP 2563414 B2 JP2563414 B2 JP 2563414B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- conversion
- clock
- signal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はインタレース走査のテレビ信号を水平走査周
波数が２倍のノンインタレース走査の信号に変換して表
示するテレビ受像機（以下倍密テレビと略す）の外部入
力端子の１つであるRGB端子からの入力信号（以下RGB信
号と略す）のうちパソコン等のノンインタレース走査の
信号を２倍の水平走査周波数と信号に変換する倍速変換
装置に関するものである。
波数が２倍のノンインタレース走査の信号に変換して表
示するテレビ受像機（以下倍密テレビと略す）の外部入
力端子の１つであるRGB端子からの入力信号（以下RGB信
号と略す）のうちパソコン等のノンインタレース走査の
信号を２倍の水平走査周波数と信号に変換する倍速変換
装置に関するものである。
従来の技術 近年、ディジタル信号処理回路技術の進歩により、画
像の高画質化を図った倍密テレビが発売されている。
像の高画質化を図った倍密テレビが発売されている。
以下図面を参照しながら、上従した倍密テレビのRGB
信号の倍速変換装置の一例について説明する。
信号の倍速変換装置の一例について説明する。
第４図は従来の倍速変換装置のRGB信号の内の１信号
についてのブロック図を示すものである。第４図におい
て、１は入力端子ａに入力されるアナログ信号をクロッ
ク入力端子ｂに入力されるクロック周波数でA/D変換を
するA/D変換装置である。c1〜cnはA/D変換装置１の出力
端子である。２は入力端子d1〜dnに入力される情報を書
き込みクロック入力端子ｅに入力されるクロック周波数
で記憶し、読み出しクロック入力端子ｆに入力されるク
ロック周波数で記憶した情報を出力端子g1〜gnから読み
出すメモリ装置である。３は入力端子h1〜hnに入力され
るディジタル情報をクロック入力端子ｉに入力されるク
ロック周波数でD/A変換するD/A変換装置である。ｊはD/
A変換装置３の出力端子である。φ,2φはクロック信号
を示すもので、クロック信号２φの周波数はクロック信
号φの２倍の周波数である。一般に倍密テレビではクロ
ック信号φの周波数として、色副搬送波周波数の４倍の
約14.3MHzが使用されており、クロック信号φの周波数
を14.3MHz,クロック信号２φの周波数を28.6MHzとす
る。
についてのブロック図を示すものである。第４図におい
て、１は入力端子ａに入力されるアナログ信号をクロッ
ク入力端子ｂに入力されるクロック周波数でA/D変換を
するA/D変換装置である。c1〜cnはA/D変換装置１の出力
端子である。２は入力端子d1〜dnに入力される情報を書
き込みクロック入力端子ｅに入力されるクロック周波数
で記憶し、読み出しクロック入力端子ｆに入力されるク
ロック周波数で記憶した情報を出力端子g1〜gnから読み
出すメモリ装置である。３は入力端子h1〜hnに入力され
るディジタル情報をクロック入力端子ｉに入力されるク
ロック周波数でD/A変換するD/A変換装置である。ｊはD/
A変換装置３の出力端子である。φ,2φはクロック信号
を示すもので、クロック信号２φの周波数はクロック信
号φの２倍の周波数である。一般に倍密テレビではクロ
ック信号φの周波数として、色副搬送波周波数の４倍の
約14.3MHzが使用されており、クロック信号φの周波数
を14.3MHz,クロック信号２φの周波数を28.6MHzとす
る。
以上のように構成された倍速変換装置について、以下
その動作について説明する。
その動作について説明する。
まず、A/D変換装置１でRGB信号をクロック信号φでA/
D変換する。そして、A/D変換されたディジタル情報をク
ロック信号φでメモリ装置２に記憶する。
D変換する。そして、A/D変換されたディジタル情報をク
ロック信号φでメモリ装置２に記憶する。
次に、メモリ装置２に記憶された情報をクロック信号
２φで読み出す。ここで、メモリ装置２の読み出しのク
ロック信号２φは書き込みのクロック信号φの２倍の周
波数であるから、１走査線の情報を２倍の水平走査周波
数の２走査線の情報に変換できる。そして、メモリ装置
２から読み出した情報をD/A変換装置３でクロック信号
２φでD/A変換し、倍速のRGB信号を得る。
２φで読み出す。ここで、メモリ装置２の読み出しのク
ロック信号２φは書き込みのクロック信号φの２倍の周
波数であるから、１走査線の情報を２倍の水平走査周波
数の２走査線の情報に変換できる。そして、メモリ装置
２から読み出した情報をD/A変換装置３でクロック信号
２φでD/A変換し、倍速のRGB信号を得る。
発明が解決しようとする問題点 しかしながら上記のような構成では、クロック信号φ
の周波数が14.3MHzであるからサンプリング定理より約7
MHz以下のRGB信号成分しか倍速変換できないので、パソ
コンの水平方向に80文字を表示する時の約14MHzの周波
数のRGB信号を倍速変換することができないという問題
点を有していた。
の周波数が14.3MHzであるからサンプリング定理より約7
MHz以下のRGB信号成分しか倍速変換できないので、パソ
コンの水平方向に80文字を表示する時の約14MHzの周波
数のRGB信号を倍速変換することができないという問題
点を有していた。
また、クロック信号φの周波数を高くすると、より高
性能な部品を使用しなければならず装置の価格が高価に
なるという問題点を有していた。
性能な部品を使用しなければならず装置の価格が高価に
なるという問題点を有していた。
本発明は上記問題点に鑑み、高性能な部品を使用する
ことなく、14MHzのRGB信号を倍速変換できる倍速変換装
置を提供するものである。
ことなく、14MHzのRGB信号を倍速変換できる倍速変換装
置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の倍速変換装置
は、周波数φでA/D変換するA/D変換装置と、書き込み周
波数の２倍の周波数で読み出すことのできるメモリ装置
と、φの２倍の周波数でD/A変換するD/A変換装置と、上
記A/D変換装置とD/A変換装置の変換クロックの位相をフ
ィールド毎に反転するクロック装置という構成を備えた
ものである。
は、周波数φでA/D変換するA/D変換装置と、書き込み周
波数の２倍の周波数で読み出すことのできるメモリ装置
と、φの２倍の周波数でD/A変換するD/A変換装置と、上
記A/D変換装置とD/A変換装置の変換クロックの位相をフ
ィールド毎に反転するクロック装置という構成を備えた
ものである。
作用 本発明は上記した構成によって、変換周波数φのA/D
変換装置と変換周波数２φのD/A変換装置の変換クロッ
クの位相をフィールド毎に反転することにより、２倍の
周波数でA/D変換およびD/A変換するのと同等の効果を得
ることができる。よって、周波数φ＝14.3MHzでパソコ
ンの水平方向に80文字表示の約14MHzのRGB信号を倍速変
換することができることとなる。
変換装置と変換周波数２φのD/A変換装置の変換クロッ
クの位相をフィールド毎に反転することにより、２倍の
周波数でA/D変換およびD/A変換するのと同等の効果を得
ることができる。よって、周波数φ＝14.3MHzでパソコ
ンの水平方向に80文字表示の約14MHzのRGB信号を倍速変
換することができることとなる。
実施例 以下本発明の一実施例の倍速変換装置について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例における倍速変換装置のRG
B信号の内の１信号についてのブロック図を示すもので
ある。第１図において、1,2,3は従来のブロック図（第
４図）と同様で、A/D変換装置１及びD/A変換装置３は変
換クロックの立上りで変換する。４は、入力端子11,21
に入力されるクロック信号φ,2φの位相をフィールド毎
に反転しそれぞれ出力端子12,22より出力するクロック
装置である。このクロック装置４は、たとえば周波数２
φのクロック信号の極性を反転させる回路、この２φの
クロック信号と、極性が反転させられたクロック信号と
を垂直同期信号が加わる毎に切換えるスイッチ回路、こ
のスイッチ回路の出力を２分の１分周する分周回路によ
って構成することができ、スイッチ回路の出力を端子22
より、1/2分周回路の出力を端子12より出力すればよ
い。
B信号の内の１信号についてのブロック図を示すもので
ある。第１図において、1,2,3は従来のブロック図（第
４図）と同様で、A/D変換装置１及びD/A変換装置３は変
換クロックの立上りで変換する。４は、入力端子11,21
に入力されるクロック信号φ,2φの位相をフィールド毎
に反転しそれぞれ出力端子12,22より出力するクロック
装置である。このクロック装置４は、たとえば周波数２
φのクロック信号の極性を反転させる回路、この２φの
クロック信号と、極性が反転させられたクロック信号と
を垂直同期信号が加わる毎に切換えるスイッチ回路、こ
のスイッチ回路の出力を２分の１分周する分周回路によ
って構成することができ、スイッチ回路の出力を端子22
より、1/2分周回路の出力を端子12より出力すればよ
い。
以上のように構成された倍速変換装置について、以下
第１図〜第３図を用いてその動作を説明する。第２図は
ノンインタレース走査のRGB信号の走査線の一部を示す
もので、図中のS1〜S4は走査線の番号を示すものであ
る。第３図は第２図に示すRGB信号を倍速変換した信号
の走査線を示すもので、図中のS11,S12,S21,S22,S31,S3
2,S41,S42は走査線の番号を示すものである。また、ク
ロック信号φの周波数は従来例と同様に14.3MHzであ
る。
第１図〜第３図を用いてその動作を説明する。第２図は
ノンインタレース走査のRGB信号の走査線の一部を示す
もので、図中のS1〜S4は走査線の番号を示すものであ
る。第３図は第２図に示すRGB信号を倍速変換した信号
の走査線を示すもので、図中のS11,S12,S21,S22,S31,S3
2,S41,S42は走査線の番号を示すものである。また、ク
ロック信号φの周波数は従来例と同様に14.3MHzであ
る。
まず、クロック装置４は入力端子11のクロック信号φ
をフィールド毎に反転して出力端子12から出力するか
ら、出力端子12の信号がクロック信号φと同位相のフィ
ールドを第１フィールド、逆位相のフィールドを第２フ
ィールドとする。第１フィールドの期間は、クロック信
号φの立上りでA/D変換装置１によりRGB信号のA/D変換
を行う。第２フィールドの期間は、クロック信号φの逆
位相の信号の立上り、すなわち、クロック信号φの立下
りでA/D変換を行う。したがって、第１フィールドの期
間および第２フィールドの期間のA/D変換する変換点
は、それぞれ第２図の○及び×で示す点となる。そして
A/D変換されたディジタル情報をメモリ装置２に記憶す
る。
をフィールド毎に反転して出力端子12から出力するか
ら、出力端子12の信号がクロック信号φと同位相のフィ
ールドを第１フィールド、逆位相のフィールドを第２フ
ィールドとする。第１フィールドの期間は、クロック信
号φの立上りでA/D変換装置１によりRGB信号のA/D変換
を行う。第２フィールドの期間は、クロック信号φの逆
位相の信号の立上り、すなわち、クロック信号φの立下
りでA/D変換を行う。したがって、第１フィールドの期
間および第２フィールドの期間のA/D変換する変換点
は、それぞれ第２図の○及び×で示す点となる。そして
A/D変換されたディジタル情報をメモリ装置２に記憶す
る。
次に、メモリ装置２から書き込みクロック信号の２倍
の周波数で情報を読み出し、D/A変換装置３でD/A変換す
る動作は従来例と同様であるが、第１フィールドの期間
は、クロック装置４の出力端子22の信号がクロック信号
２φと同位相で、第２フィールドの期間は逆位相にす
る。よって、第１フィールドの情報はクロック信号２φ
の立上りでD/A変換装置３によりD/A変換を行う。第２フ
ィールドの情報はクロック信号２φの逆位相の信号の立
上り、すなわち、クロック信号の立下りでA/D変換を行
う。
の周波数で情報を読み出し、D/A変換装置３でD/A変換す
る動作は従来例と同様であるが、第１フィールドの期間
は、クロック装置４の出力端子22の信号がクロック信号
２φと同位相で、第２フィールドの期間は逆位相にす
る。よって、第１フィールドの情報はクロック信号２φ
の立上りでD/A変換装置３によりD/A変換を行う。第２フ
ィールドの情報はクロック信号２φの逆位相の信号の立
上り、すなわち、クロック信号の立下りでA/D変換を行
う。
ここで、第２図の走査線S1〜S4がそれぞれ第３図の走
査線S11とS12,S21とS22,S31とS32,S41とS42に変換され
るので、D/A変換装置３でのD/A変換の変換点は、第１フ
ィールドの情報は○で示す点に、第２フィールドの情報
は×で示す点になる（第３図）。
査線S11とS12,S21とS22,S31とS32,S41とS42に変換され
るので、D/A変換装置３でのD/A変換の変換点は、第１フ
ィールドの情報は○で示す点に、第２フィールドの情報
は×で示す点になる（第３図）。
以上の第１フィールドおよび第２フィールドの動作が
順次繰り返えされる。
順次繰り返えされる。
以上のように本実施例によれば、14.3MHzでA/D変換す
るA/D変換装置１と、上記A/D変換装置１からの情報を書
き込みクロック14.3MHzで記憶し、14.3MHzで記憶し、1
4.3MHzの２倍の28.6MHzの読み出しクロックで記憶した
情報を読み出すメモリ装置２と、上記メモリ装置２から
の情報を28.6MHzでD/A変換するD/A変換装置３と、上記A
/D変換装置１とD/A変換装置３の変換クロックの位相を
フィールド毎に反転するクロック装置４を設けることに
より、２倍の周波数でA/D変換およびD/A変換を行ったの
と同等の効果を得ることができ、パソコンの水平方向に
80文字を表示する信号（約14MHz）を倍速変換すること
ができる。
るA/D変換装置１と、上記A/D変換装置１からの情報を書
き込みクロック14.3MHzで記憶し、14.3MHzで記憶し、1
4.3MHzの２倍の28.6MHzの読み出しクロックで記憶した
情報を読み出すメモリ装置２と、上記メモリ装置２から
の情報を28.6MHzでD/A変換するD/A変換装置３と、上記A
/D変換装置１とD/A変換装置３の変換クロックの位相を
フィールド毎に反転するクロック装置４を設けることに
より、２倍の周波数でA/D変換およびD/A変換を行ったの
と同等の効果を得ることができ、パソコンの水平方向に
80文字を表示する信号（約14MHz）を倍速変換すること
ができる。
なお、実施例においてクロック信号φの周波数を14.3
MHzとしたが、クロック信号φの周波数は倍速変換した
いRGB信号の周波数より大きければよい。
MHzとしたが、クロック信号φの周波数は倍速変換した
いRGB信号の周波数より大きければよい。
発明の効果 以上のように本発明は周波数φでA/D変換するA/D変換
装置と、上記A/D変換装置からの情報を書き込みクロッ
ク周波数φで記憶し、φの２倍の周波数２φの読み出し
クロックで記憶した情報を読み出すメモリ装置と、上記
メモリ装置からの情報を周波数２φでD/A変換するD/A変
換装置と、上記A/D変換装置とD/A変換装置の変換クロッ
クの位相をフィールド毎に反転するクロック装置とを設
けることにより、２倍の周波数で倍速変換を行ったのと
同等の効果を得ることができ、周波数φの信号までを倍
速変換することができる。
装置と、上記A/D変換装置からの情報を書き込みクロッ
ク周波数φで記憶し、φの２倍の周波数２φの読み出し
クロックで記憶した情報を読み出すメモリ装置と、上記
メモリ装置からの情報を周波数２φでD/A変換するD/A変
換装置と、上記A/D変換装置とD/A変換装置の変換クロッ
クの位相をフィールド毎に反転するクロック装置とを設
けることにより、２倍の周波数で倍速変換を行ったのと
同等の効果を得ることができ、周波数φの信号までを倍
速変換することができる。
第１図は本発明の一実施例における倍速変換装置のブロ
ック図、第２図はRGB信号の走査線の一部を示す模式
図、第３図は倍速変換されたRGB信号の走査線の一部を
示す模式図、第４図は従来例の倍速変換装置のブロック
図である。 １……A/D変換装置、２……メモリ装置、３……D/A変換
装置、４……クロック装置。
ック図、第２図はRGB信号の走査線の一部を示す模式
図、第３図は倍速変換されたRGB信号の走査線の一部を
示す模式図、第４図は従来例の倍速変換装置のブロック
図である。 １……A/D変換装置、２……メモリ装置、３……D/A変換
装置、４……クロック装置。
Claims (1)
- 【請求項１】周波数φでA/D変換するA/D変換装置と、上
記A/D変換装置からの情報を書き込みクロック周波数φ
で記憶し、φの２倍の周波数２φの読み出しクロックで
記憶した情報を読み出すメモリ装置と、上記メモリ装置
からの情報を周波数２φでD/A変換するD/A変換装置と、
上記A/D変換装置とD/A変換装置の変換クロックの位相を
フィールド毎に反転するクロック装置とを備えたことを
特徴とする倍速変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328523A JP2563414B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328523A JP2563414B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01167887A JPH01167887A (ja) | 1989-07-03 |
| JP2563414B2 true JP2563414B2 (ja) | 1996-12-11 |
Family
ID=18211234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328523A Expired - Fee Related JP2563414B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563414B2 (ja) |
-
1987
- 1987-12-24 JP JP62328523A patent/JP2563414B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01167887A (ja) | 1989-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146345B1 (ko) | 수퍼임포즈장치 | |
| JPS6025949B2 (ja) | テレビ信号処理方式 | |
| JPH09107557A (ja) | コンピュータビデオ信号からテレビジョンカラー副搬送波周波数信号を導出する装置及び方法 | |
| US5691746A (en) | Digital video format conversion by upsampling decompressed data using on-the-fly interpolation and color conversion | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JP2563413B2 (ja) | 倍速変換装置 | |
| JP2563414B2 (ja) | 倍速変換装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2625683B2 (ja) | デジタル映像信号合成回路 | |
| JPS59221172A (ja) | インタ−レ−ス変換回路 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| KR900001644B1 (ko) | 다중영상디지탈 tv수상기용 다중영상 회로의 버퍼메모리용량 축소 방법 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP2748387B2 (ja) | スキャンコンバータ装置 | |
| JP2596042B2 (ja) | 固体撮像装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| KR900007637B1 (ko) | 더블 스캔장치 | |
| JP2692499B2 (ja) | 水平方向圧縮伸長回路及び信号処理回路 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPS63256065A (ja) | 映像処理方法 | |
| JPH0436505B2 (ja) | ||
| JPS62230289A (ja) | 映像信号処理装置 | |
| JPS63233698A (ja) | テレビジヨン受像機 | |
| JPH01226285A (ja) | 映像信号のデジタル記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |