JP2563413B2 - 倍速変換装置 - Google Patents
倍速変換装置Info
- Publication number
- JP2563413B2 JP2563413B2 JP62328521A JP32852187A JP2563413B2 JP 2563413 B2 JP2563413 B2 JP 2563413B2 JP 62328521 A JP62328521 A JP 62328521A JP 32852187 A JP32852187 A JP 32852187A JP 2563413 B2 JP2563413 B2 JP 2563413B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- conversion
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はインタレース走査のテレビ信号を水平走査周
波数が２倍のノンインタレース走査の信号に変換して表
示するテレビ受像機（以下倍密テレビと略す）の外部入
力端子の１つであるRGB端子からの入力信号（以下RGB信
号と略す）のうちパソコン等のノンインタレース走査の
信号を２倍の水平走査周波数の信号に変換する倍速変換
装置に関するものでる。
波数が２倍のノンインタレース走査の信号に変換して表
示するテレビ受像機（以下倍密テレビと略す）の外部入
力端子の１つであるRGB端子からの入力信号（以下RGB信
号と略す）のうちパソコン等のノンインタレース走査の
信号を２倍の水平走査周波数の信号に変換する倍速変換
装置に関するものでる。
従来の技術 近年、ディジタル信号処理回路技術の進歩により、画
像の高画質化を図った倍密テレビが発売されている。
像の高画質化を図った倍密テレビが発売されている。
以下図面を参照しながら、上述した倍密テレビのRGB
信号の倍速変換装置の一例について説明する。
信号の倍速変換装置の一例について説明する。
第４図は従来の倍速変換装置のRGB信号の内の１信号
についてのブロック図を示すものである。第４図におい
て、１は入力端子ａに入力されるアナログ信号をクロッ
ク入力端子ｂに入力されるクロック周波数φでA/D変換
をするA/D変換装置である。c1〜cnはA/D変換装置１の出
力端子である。２は入力端子d1〜dnに入力される情報を
書き込みクロック入力端子ｅに入力されるクロック周波
数φで記憶し、読み出しクロック入力端子ｆに入力され
るクロック周波数２φで記憶した情報を出力端子g1〜gn
から読み出すメモリ装置である。３は入力端子h1〜hnに
入力されるディジタル情報をクロック入力端子ｉに入力
されるクロック周波数２φでD/A変換するD/A変換装置で
ある。ｊはD/A変換装置３の出力端子である。φ,2φは
クロック信号を示すもので、クロック信号２φの周波数
はクロック信号φの２倍の周波数である。一般に倍密テ
レビではクロック信号φの周波数として、色副搬送波周
波数の４倍の約14.3MHzが使用されており、クロック信
号φの周波数を14.3MHz,クロック信号２φの周波数を2
8.6MHzとする。
についてのブロック図を示すものである。第４図におい
て、１は入力端子ａに入力されるアナログ信号をクロッ
ク入力端子ｂに入力されるクロック周波数φでA/D変換
をするA/D変換装置である。c1〜cnはA/D変換装置１の出
力端子である。２は入力端子d1〜dnに入力される情報を
書き込みクロック入力端子ｅに入力されるクロック周波
数φで記憶し、読み出しクロック入力端子ｆに入力され
るクロック周波数２φで記憶した情報を出力端子g1〜gn
から読み出すメモリ装置である。３は入力端子h1〜hnに
入力されるディジタル情報をクロック入力端子ｉに入力
されるクロック周波数２φでD/A変換するD/A変換装置で
ある。ｊはD/A変換装置３の出力端子である。φ,2φは
クロック信号を示すもので、クロック信号２φの周波数
はクロック信号φの２倍の周波数である。一般に倍密テ
レビではクロック信号φの周波数として、色副搬送波周
波数の４倍の約14.3MHzが使用されており、クロック信
号φの周波数を14.3MHz,クロック信号２φの周波数を2
8.6MHzとする。
以上のように構成された倍速変換装置について、以下
その動作について説明する。
その動作について説明する。
まず、A/D変換装置１でRGB信号をクロック信号φでA/
D変換する。そして、A/D変換されたディジタル情報をク
ロック信号φでメモリ装置２に記憶する。
D変換する。そして、A/D変換されたディジタル情報をク
ロック信号φでメモリ装置２に記憶する。
次に、メモリ装置２に記憶された情報をクロック信号
２φで読み出す。ここで、メモリ装置２の読み出しのク
ロック信号２φは書き込みのクロック信号φの２倍の周
波数であるから、１走査線の情報を２倍の水平走査周波
数の２走査線の情報に変換できる。そして、メモリ装置
２から読み出した情報をD/A変換装置３でクロック信号
２φでD/A変換し、倍速のRGB信号を得る。
２φで読み出す。ここで、メモリ装置２の読み出しのク
ロック信号２φは書き込みのクロック信号φの２倍の周
波数であるから、１走査線の情報を２倍の水平走査周波
数の２走査線の情報に変換できる。そして、メモリ装置
２から読み出した情報をD/A変換装置３でクロック信号
２φでD/A変換し、倍速のRGB信号を得る。
発明が解決しようとする問題点 しかしながら上記のような構成では、クロック信号φ
の周波数が14.3MHzであるからサンプリング定理より約7
MHz以下のRGB信号成分しか倍速変換できないので、パソ
コンの水平方向に80文字を表示する時の約14MHzの周波
数のRGB信号を倍速変換することができないという問題
点を有していた。
の周波数が14.3MHzであるからサンプリング定理より約7
MHz以下のRGB信号成分しか倍速変換できないので、パソ
コンの水平方向に80文字を表示する時の約14MHzの周波
数のRGB信号を倍速変換することができないという問題
点を有していた。
また、クロック信号φの周波数を高くすると、より高
性能な部品を使用しなければならず装置の価格が高価に
なるという問題点を有していた。
性能な部品を使用しなければならず装置の価格が高価に
なるという問題点を有していた。
本発明は上記問題点に鑑み、高性能な部品を使用する
ことなく、14MHzのRGB信号を倍速変換できる倍速変換装
置を提供するものである。
ことなく、14MHzのRGB信号を倍速変換できる倍速変換装
置を提供するものである。
問題点を解決するための手段 上記問題点を解決するための本発明の倍速変換装置
は、周波数φでA/D変換するA/D変換装置と、書き込み周
波数の２倍の周波数で読み出すことのできるメモリ装置
と、φの２倍の周波数でD/A変換するD/A変換装置と、上
記A/D変換装置とD/A変換装置の変換クロックの位相を走
査線毎に反転しかつフィールド毎にも反転するクロック
装置という構成を備えたものである。
は、周波数φでA/D変換するA/D変換装置と、書き込み周
波数の２倍の周波数で読み出すことのできるメモリ装置
と、φの２倍の周波数でD/A変換するD/A変換装置と、上
記A/D変換装置とD/A変換装置の変換クロックの位相を走
査線毎に反転しかつフィールド毎にも反転するクロック
装置という構成を備えたものである。
作用 本発明は上記した構成によって、変換周波数φのA/D
変換装置と変換周波数２φのD/A変換装置の変換クロッ
クの位相を走査線毎に反転しかつフィールド毎にも反転
することにより、２倍の周波数でA/D変換およびD/A変換
するのと同等の効果を得ることができる。よって、周波
数φ＝14.3MHzでパソコンの水平方向に80文字表示の約1
4MHzのRGB信号を倍速変換することができることとな
る。
変換装置と変換周波数２φのD/A変換装置の変換クロッ
クの位相を走査線毎に反転しかつフィールド毎にも反転
することにより、２倍の周波数でA/D変換およびD/A変換
するのと同等の効果を得ることができる。よって、周波
数φ＝14.3MHzでパソコンの水平方向に80文字表示の約1
4MHzのRGB信号を倍速変換することができることとな
る。
実施例 以下本発明の一実施例の倍速変換装置について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例における倍速変換装置のRG
B信号の内の１信号についてのブロック図を示すもので
ある。第１図において、1,2,3は従来のブロック図（第
４図）と同様で、A/D変換装置１及びD/A変換装置２は変
換クロックの立上りで変換する。４は、入力端子11,21
に入力されるクロック信号φ,2φの位相を走査線毎に反
転しかつフィールド毎に反転しそれぞれ出力端子12,22
より出力するクロック装置である。このクロック装置４
は、たとえば周波数２φの発振回路、２φのクロック信
号の極性を反転させる反転回路、この２φのクロック信
号と極性が反転せられたクロック信号とを1H毎、かつ1V
毎に切換えて出力するスイッチ回路、このスイッチ回路
の出力を1/2分周する分周回路によって構成することが
でき、スイッチ回路の出力を端子22より、1/2分周回路
の出力を端子12より出力すればよい。
B信号の内の１信号についてのブロック図を示すもので
ある。第１図において、1,2,3は従来のブロック図（第
４図）と同様で、A/D変換装置１及びD/A変換装置２は変
換クロックの立上りで変換する。４は、入力端子11,21
に入力されるクロック信号φ,2φの位相を走査線毎に反
転しかつフィールド毎に反転しそれぞれ出力端子12,22
より出力するクロック装置である。このクロック装置４
は、たとえば周波数２φの発振回路、２φのクロック信
号の極性を反転させる反転回路、この２φのクロック信
号と極性が反転せられたクロック信号とを1H毎、かつ1V
毎に切換えて出力するスイッチ回路、このスイッチ回路
の出力を1/2分周する分周回路によって構成することが
でき、スイッチ回路の出力を端子22より、1/2分周回路
の出力を端子12より出力すればよい。
以上のように構成された倍速変換装置について、以下
第１図〜第３図を用いてその動作を説明する。第２図は
ノンインタレース走査のRGB信号の走査線の一部を示す
もので、図中のS1〜S4は走査線の番号を示すものであ
る。第３図は第２図に示すRGB信号を倍速変換した信号
の走査線を示すもので、図中のS11,S12,S21,S22,S31,S3
2,S41,S42は走査線の番号を示すものである。また、ク
ロック信号φの周波数は従来例と同様に14.3MHzであ
る。
第１図〜第３図を用いてその動作を説明する。第２図は
ノンインタレース走査のRGB信号の走査線の一部を示す
もので、図中のS1〜S4は走査線の番号を示すものであ
る。第３図は第２図に示すRGB信号を倍速変換した信号
の走査線を示すもので、図中のS11,S12,S21,S22,S31,S3
2,S41,S42は走査線の番号を示すものである。また、ク
ロック信号φの周波数は従来例と同様に14.3MHzであ
る。
まず、第２図に示すRGB信号の走査線S1の期間で、ク
ロック装置４の出力端子12のクロック信号が入力端子11
のクロック信号φと同位相のフィールドを第１フィール
ドとする。クロック装置４は走査線毎にクロック信号φ
を反転して出力するから、第１フィールドの走査線S1,S
3の期間はA/D変換装置１の変換クロック信号がクロック
信号φと同位相で、走査線S2,S4の期間は逆位相とな
る。したがって、第１フィールドの期間にA/D変換装置
１でRGB信号をA/D変換する変換点は第２図の○で示す点
となる。また、クロック装置４は同一走査線の期間で、
フィールド毎にクロック信号φを反転して出力するか
ら、第１フィールドの次のフィールド（以下第２フィー
ルドと略す）のA/D変換装置１の変換クロック信号が各
走査線で第１フィールドと反転する。したがって、第２
フィールドの期間のA/D変換する変換点は第２図の×で
示す点となる。そして、A/D変換されたディジタル情報
をメモリ装置２に記憶する。
ロック装置４の出力端子12のクロック信号が入力端子11
のクロック信号φと同位相のフィールドを第１フィール
ドとする。クロック装置４は走査線毎にクロック信号φ
を反転して出力するから、第１フィールドの走査線S1,S
3の期間はA/D変換装置１の変換クロック信号がクロック
信号φと同位相で、走査線S2,S4の期間は逆位相とな
る。したがって、第１フィールドの期間にA/D変換装置
１でRGB信号をA/D変換する変換点は第２図の○で示す点
となる。また、クロック装置４は同一走査線の期間で、
フィールド毎にクロック信号φを反転して出力するか
ら、第１フィールドの次のフィールド（以下第２フィー
ルドと略す）のA/D変換装置１の変換クロック信号が各
走査線で第１フィールドと反転する。したがって、第２
フィールドの期間のA/D変換する変換点は第２図の×で
示す点となる。そして、A/D変換されたディジタル情報
をメモリ装置２に記憶する。
次に、メモリ装置２から書き込みクロック信号の２倍
の周波数で情報を読み出し、D/A変換装置３でD/A変換す
る動作は従来例と同様であるが、クロック装置４によ
り、クロック信号φと同位相のクロック信号でA/D変換
した情報（第１フィールドの走査線S1,S3および第２フ
ィールドの走査線S2,S4の情報）をメモリ装置２から読
み出し、D/A変換装置３でD/A変換するのは、クロック信
号２φと同位相のクロック信号で行う。また、クロック
信号φと逆位相のクロック信号でA/D変換した情報（第
１フィールドの走査線S2,S4および第２フィールドの走
査線S1,S3の情報）をメモリ装置２から読み出し、D/A変
換装置３でD/A変換するのは、クロック信号２φと逆位
相のクロック信号で行う。ここで、第２図の走査線S1〜
S4がそれぞれ第３図の走査線S11とS12,S21とS22,S31とS
32,S41とS42に変換されるので、D/A変換装置３でのD/A
変換の変換点は、第１フィールドの情報は○で示す点
に、第２フィールドの情報は×で示す点になる（第３
図）。
の周波数で情報を読み出し、D/A変換装置３でD/A変換す
る動作は従来例と同様であるが、クロック装置４によ
り、クロック信号φと同位相のクロック信号でA/D変換
した情報（第１フィールドの走査線S1,S3および第２フ
ィールドの走査線S2,S4の情報）をメモリ装置２から読
み出し、D/A変換装置３でD/A変換するのは、クロック信
号２φと同位相のクロック信号で行う。また、クロック
信号φと逆位相のクロック信号でA/D変換した情報（第
１フィールドの走査線S2,S4および第２フィールドの走
査線S1,S3の情報）をメモリ装置２から読み出し、D/A変
換装置３でD/A変換するのは、クロック信号２φと逆位
相のクロック信号で行う。ここで、第２図の走査線S1〜
S4がそれぞれ第３図の走査線S11とS12,S21とS22,S31とS
32,S41とS42に変換されるので、D/A変換装置３でのD/A
変換の変換点は、第１フィールドの情報は○で示す点
に、第２フィールドの情報は×で示す点になる（第３
図）。
以上の第１フィールドおよび第２フィールドの動作が
順次繰り返えされる。
順次繰り返えされる。
以上のように本実施例によれば、14.3MHzでA/D変換す
るA/D変換装置１と、上記A/D変換装置１からの情報を書
き込みクロック14.3MHzで記憶し、14.3MHzの２倍の28.6
MHzの読み出しクロックで記憶した情報を読み出すメモ
リ装置２と、上記メモリ装置２からの情報を28.6MHzでD
/A変換するD/A変換装置３と、上記A/D変換装置１とD/A
変換装置３の変換クロックの位相を走査線毎に反転しか
つフィールド毎にも反転するクロック装置４を設けるこ
とにより、２倍の周波数でA/D変換およびD/A変換を行っ
たのと同等の効果を得ることができ、パソコンの水平方
向に80文字を表示する信号（約14MHz）を倍速変換する
ことができる。
るA/D変換装置１と、上記A/D変換装置１からの情報を書
き込みクロック14.3MHzで記憶し、14.3MHzの２倍の28.6
MHzの読み出しクロックで記憶した情報を読み出すメモ
リ装置２と、上記メモリ装置２からの情報を28.6MHzでD
/A変換するD/A変換装置３と、上記A/D変換装置１とD/A
変換装置３の変換クロックの位相を走査線毎に反転しか
つフィールド毎にも反転するクロック装置４を設けるこ
とにより、２倍の周波数でA/D変換およびD/A変換を行っ
たのと同等の効果を得ることができ、パソコンの水平方
向に80文字を表示する信号（約14MHz）を倍速変換する
ことができる。
なお、実施例においてクロック信号φの周波数を14.3
MHzとしたが、クロック信号φの周波数は倍速変換した
いRGB信号の周波数より大きければよい。
MHzとしたが、クロック信号φの周波数は倍速変換した
いRGB信号の周波数より大きければよい。
発明の効果 以上のように本発明は周波数φでA/D変換するA/D変換
装置と、上記A/D変換装置からの情報を書き込みクロッ
ク周波数φで記憶し、φの２倍の周波数２φの読み出し
クロックで記憶した情報を読み出すメモリ装置と、上記
メモリ装置からの情報を周波数２φでD/A変換するD/A変
換装置と、上記A/D変換装置とD/A変換装置の変換クロッ
クの位相を走査線毎に反転しかつフィールド毎にも反転
するクロック装置とを設けることにより、２倍の周波数
で倍速変換を行ったのと同等の効果を得ることができ、
周波数φの信号までを倍速変換することができる。
装置と、上記A/D変換装置からの情報を書き込みクロッ
ク周波数φで記憶し、φの２倍の周波数２φの読み出し
クロックで記憶した情報を読み出すメモリ装置と、上記
メモリ装置からの情報を周波数２φでD/A変換するD/A変
換装置と、上記A/D変換装置とD/A変換装置の変換クロッ
クの位相を走査線毎に反転しかつフィールド毎にも反転
するクロック装置とを設けることにより、２倍の周波数
で倍速変換を行ったのと同等の効果を得ることができ、
周波数φの信号までを倍速変換することができる。
第１図は本発明の一実施例における倍速変換装置のブロ
ック図、第２図はRGB信号の走査線の一部を示す模式
図、第３図は倍速変換されたRGB信号の走査線の一部を
示す模式図、第４図は従来例の倍速変換装置のブロック
図である。 １……A/D変換装置、２……メモリ装置、３……D/A変換
装置、４……クロック装置。
ック図、第２図はRGB信号の走査線の一部を示す模式
図、第３図は倍速変換されたRGB信号の走査線の一部を
示す模式図、第４図は従来例の倍速変換装置のブロック
図である。 １……A/D変換装置、２……メモリ装置、３……D/A変換
装置、４……クロック装置。
Claims (1)
- 【請求項１】周波数φでA/D変換するA/D変換装置と、上
記A/D変換装置からの情報を書き込みクロック周波数φ
で記憶し、φの２倍の周波数２φの読み出しクロックで
記憶した情報を読み出すメモリ装置と、上記メモリ装置
からの情報を周波数２φでD/A変換するD/A変換装置と、
上記A/D変換装置とD/A変換装置の変換クロックの位相を
走査線毎に反転しかつフィールド毎にも反転するクロッ
ク装置とを備えたことを特徴とする倍速変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328521A JP2563413B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328521A JP2563413B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01167886A JPH01167886A (ja) | 1989-07-03 |
| JP2563413B2 true JP2563413B2 (ja) | 1996-12-11 |
Family
ID=18211211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328521A Expired - Fee Related JP2563413B2 (ja) | 1987-12-24 | 1987-12-24 | 倍速変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563413B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171087A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
| JP5441020B1 (ja) * | 2012-08-29 | 2014-03-12 | Ｔｏｔｏ株式会社 | 静電チャック |
-
1987
- 1987-12-24 JP JP62328521A patent/JP2563413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01167886A (ja) | 1989-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025949B2 (ja) | テレビ信号処理方式 | |
| JPS58212288A (ja) | テレビジヨン画像再生装置 | |
| JP2563413B2 (ja) | 倍速変換装置 | |
| JP2563414B2 (ja) | 倍速変換装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JP2625683B2 (ja) | デジタル映像信号合成回路 | |
| JPH0359632B2 (ja) | ||
| JP2529218B2 (ja) | 垂直解像度補正回路 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| KR0170803B1 (ko) | 디지탈 영상포멧 변환장치 | |
| KR900001644B1 (ko) | 다중영상디지탈 tv수상기용 다중영상 회로의 버퍼메모리용량 축소 방법 | |
| JP2615449B2 (ja) | 信号切換回路 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| KR0121239Y1 (ko) | 주사선 보간장치 | |
| JPS63256065A (ja) | 映像処理方法 | |
| JP2884648B2 (ja) | 映像信号の変換方法 | |
| JPH05268539A (ja) | 画像表示装置 | |
| JP2596042B2 (ja) | 固体撮像装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPS63196933A (ja) | ビデオウインドウ制御方式 | |
| JPS63142783A (ja) | スキヤンコンバ−タ | |
| JPS63233698A (ja) | テレビジヨン受像機 | |
| JPH01190180A (ja) | 非標準信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |