JPH01190180A - 非標準信号検出回路 - Google Patents

非標準信号検出回路

Info

Publication number
JPH01190180A
JPH01190180A JP63015097A JP1509788A JPH01190180A JP H01190180 A JPH01190180 A JP H01190180A JP 63015097 A JP63015097 A JP 63015097A JP 1509788 A JP1509788 A JP 1509788A JP H01190180 A JPH01190180 A JP H01190180A
Authority
JP
Japan
Prior art keywords
signal
standard
clock
output
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63015097A
Other languages
English (en)
Inventor
Ryoichi Masuoka
増岡 良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63015097A priority Critical patent/JPH01190180A/ja
Publication of JPH01190180A publication Critical patent/JPH01190180A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はI D T V (Improved Def
inition Te1evision)等に有用な非
標準信号検出回路に関するものである。
l米■玖± 第4図はIDTV装置の要部の構成をブロックで示して
いる。同図において、端子(1)に入力された映像信号
はアナログ・ディジタル変換器(2)でA/D変換され
、その変換された信号はライン形Y/C分離回路(3)
、フレーム形Y/C分離回路(4)、フレームメモリー
(5)そして動き検出回路(6)に入力される。ここで
は動き検出結果を基にして静止画の時にはフレーム形Y
/C分離回路(4)を、動画の時にはライン形Y/C分
離回路(3)を選択するように切り換え回路(7)にて
その切り換えを行っている。次に前記切り換え回路(7
)より出力された映像信号はライン形補間回路(8)、
  フィールド形補間回路(9)、フィールドメモリー
(10a) 。
そして動き検出回路(11)に入力される。ここでも動
き検出結果に基づき静止画ではフィールド形補間回路(
9)を、動画の時にはライン形補間回路(8)を選択す
るよう切り換え回路(12)にてその切り換えを行って
いる。そしてその映像信号は最終的に順次走査変換回路
(13)で順次走査変換されてディジタル・アナログ変
換回路(14)にてD/A変換された後、出力端子(1
5)へ導かれる。第4図(10b)(10c)はフィー
ルドメモリーである。
上述のようにI DTVは内部で動き適応処理(動き検
出結果に基づき静止部でフレームY/C分離、フィール
ド補間、動画部でラインY/C分離、ライン補間を行う
処理)を行っている。そして、動き検出は1フレーム、
2フレ一ム間の輝度信号(Y)と色信号(C)の動きを
検出しているので正確なフレーム差信号が必要となる。
発明が解決しようとする課題 ところで、このテレビ装置は単に放送信号を受信するだ
けでなく、VTRやビデオディスク、パソコン、ファミ
コンといった種々の入力信号を受信できるようになって
いる。しかしながら、これらのVTR等の映像信号には
ジッタが多(含まれているので、この信号をI DTV
で処理しようとすると動き検出回路が誤動作を起こす、
従ってVTR等の非標準信号を事前に検出し、もし検出
されたなら動き適応処理を強制的にラインY/C分離、
ライン補間に持って行くようにする必要がある。
本発明はこのような要請に好適に応えるための非標準信
号検出回路を提供することを目的とする。
i を1 するための 戸 上記の目的を達成するため本発明では、ノンインターレ
ス走査を行い高画質を得る高画質テレビジョン受像機の
入力映像信号が標準か非標準かを判別するための非標準
信号検出回路において、入力映像信号中の水平走査期間
を色副搬送波周波数の逓倍クロックパルスの数で計るこ
とによって前記入力映像信号が標準か非標準かを判別す
る手段を設けた構成としている。
作−里 このような構成によると、ジッタを含むVTR等の非標
準信号は確実に検出できる。従って、これをI DTV
に適用すると、動き検出回路の誤動作による不具合を好
適に解消できる。
11班 第1図は本発明を実施した非標準信号検出回路(18)
を示している。この非標準信号検出回路(18)は第3
図の端子(1)に与えられるアナログの映像信号からア
ナログ同期分離回路(17)で分離された水平同期信号
を利用してその水平走査期間を色副搬送波周波数の逓倍
クロックパルスの数で計ることによって非標準信号を検
出し、その非標準信号が検出されたときはライン形Y/
C分離回路(3)及びライン形補間回路(8)の出力を
それぞれ選択するように切り換え回路(7)(12)を
切り換える。
尚、第3図において、点線(16)で囲った部分が付加
されている点と、切り換え回路(7)(12)がその非
標準信号検出信号によって制御される点を除けば、他は
第4図と同一である。
第1図において、(Its)は端子(19)に与えられ
る水平同期信号であり、第2図(ロ)に示すように頁捲
性で与えられる。 (20)はこの水平同期信号を第2
図(ハ)の如くクロックパルス(CP)に同期させる第
1Dフリツプフロツプであり、そのQ出力はA分周回路
を構成する第2Dフリツプフロツプ(21)のクロック
端子(CK)に入力される。(22)はそのA分周出力
〔第2図(ニ)〕をデータ端子(D)に受ける第3Dフ
リツプフロツプであり、第2図(ホ)の如くクロック端
子(GK)に印加されるクロックパルス(CP)の1パ
ルス分だけ入力をシフトする役割を果たす。この第3D
フリツプフロツプ(22)のQ出力は第4.第5Dフリ
ツプフロツプ(23) (24)のデータ端子(D)に
入力されると共に、カウンタ(25)を構成する3個の
フリップフロップ(FFI)(FF2)(FF3)のロ
ード端子(L)へ印加される。カウンタ(25)はロー
ド端子(L)がハイレベルのときカウント動作を行い、
ローレベルで初期設定を行う。尚、カウンタ(25)の
アドレスはO番地から905番地に設定している。
前記第1.第3Dフリツプフロツプ(20) (22)
のクロック端子(CK)及びカウンタ(25)を構成す
るフリップフロップ(pp+)(ppz) (FF3)
のクロック端子(CK)には第2図(イ)に示す周期の
クロックパルス(CP)が入力されるが、このパルスは
色副搬送波周波数の逓倍クロック(14,3MHz )
であり、そのクロックパルスの910個がIHに相当し
ている。
従って、前記カウンタ(25)の出力、即ちフリップフ
ロップ(FF3)のりップルキャリ端子(RC)の出力
は第2図(へ)のようになる。そして、この出力をイン
バータ(26)で反転した信号(ト)を利用してシフト
レジスタ(27)により1クロック分シフトした信号(
チ)とマクロツク分シフトした信号(す)を作っている
。これらの信号(チ)(す)の立ち上がりはそれぞれ9
07クロンク、913クロンクに対応している。従って
、第3図のアナログ同期分離回路(17)を通った水平
同期信号のIHのパルス幅が906クロンク以下なら第
4Dフリツプフロツプ(23)の出力はハイレベル、第
5Dフリツプフロツプ(24)の出力はローレベルとな
り、ORゲート(28)で両者の出力のORをとると、
最終的な判別出力はハイレベルとなって非標準信号であ
ることを検出する。
そして、人力の水平同期信号のIHのパルス幅が907
クロツクから913クロツクまでの間にあるときは第4
Dフリツプフロツプ(23)の出力はローレベル、第5
Dフリツプフロツプ(24)の出力もローレベルとなり
、両方の出力のORはローレベルとなって標準信号であ
ること表す。
また、入力の水平同期信号のLHのパルス幅が914ク
ロツク以上なら第4Dフリソプフロンプ(23)の出力
はローレベルであり、第5Dフリツプフロツプ(24)
の出力はハイレベルとなる。その結果、ORゲート(2
8)の出力はハイレベルとなって非標準信号であること
を検出する。
尚、本実施例において、人力映像信号のIHの期間が9
07クロツクと913クロツクの範囲にあれば標準信号
と判断する如(標準信号に対して幅をもたせているのは
、一般にアナログ信号では標準信号であってもジッタが
少し含まれている場合があるので、それを配慮したこと
による。
光皿少重来 本発明によれば、入力映像信号中の水平走査期間を色副
搬送波周波数の逓倍クロックパルスの数で計ることによ
って非標準信号を検出するので、非標準信号の検出が確
実に行われる。また、VTR等の信号であってもジッタ
が殆ど無い信号に対しては標準信号として判断されるの
で、結果としてI DTVの機能に適した信号判断とな
り、IDTVにとって好都合である。
【図面の簡単な説明】
第1図は本発明を実施した非標準信号検出回路を示す回
路図であり、第2図はそのタイミングチャート図、第3
図はI DTVに適用した状態の回路構成図である。第
4図は従来のI DTVの回路構成図である。 (CP) −m−クロックパルス。 (18) −一非標準信号検出回路。 (23)−一第4Dフリップフロップ。 (24) −第5Dフリツプフロツプ。 (25) −カウンタ、    (27)−シフトレジ
スタ。 (28) −−−ORゲート。

Claims (1)

    【特許請求の範囲】
  1. (1)ノンインターレス走査を行い高画質を得る高画質
    テレビジョン受像機の入力映像信号が標準か非標準かを
    判別するための非標準信号検出回路において、入力映像
    信号中の水平走査期間を色副搬送波周波数の逓倍クロッ
    クパルスの数で計ることによって前記入力映像信号が標
    準か非標準かを判別する手段を設けたことを特徴とする
    非標準信号検出回路。
JP63015097A 1988-01-26 1988-01-26 非標準信号検出回路 Pending JPH01190180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63015097A JPH01190180A (ja) 1988-01-26 1988-01-26 非標準信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63015097A JPH01190180A (ja) 1988-01-26 1988-01-26 非標準信号検出回路

Publications (1)

Publication Number Publication Date
JPH01190180A true JPH01190180A (ja) 1989-07-31

Family

ID=11879339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63015097A Pending JPH01190180A (ja) 1988-01-26 1988-01-26 非標準信号検出回路

Country Status (1)

Country Link
JP (1) JPH01190180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502693A3 (ja) * 1991-03-04 1994-03-16 Sony Corp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502693A3 (ja) * 1991-03-04 1994-03-16 Sony Corp

Similar Documents

Publication Publication Date Title
KR0126658B1 (ko) 비표준 텔레비젼 신호처리를 위한 샘플률 변환장치
JPH0320115B2 (ja)
US5831684A (en) Subpicture image signal vertical compression circuit
JPH05183884A (ja) 映像信号処理回路
JPH01190180A (ja) 非標準信号検出回路
JPH0225599B2 (ja)
JPH0359632B2 (ja)
JP2563413B2 (ja) 倍速変換装置
JPH01264376A (ja) 複数画面を表示可能とする信号処理回路
JPS61123295A (ja) カラ−テレビジヨン信号のy/c分離回路
JPS6051091A (ja) テレビジヨン信号変換装置
JP2737149B2 (ja) 画像記憶装置
JP2615706B2 (ja) 倍速変換装置
JP3708165B2 (ja) デジタル映像信号処理装置
JP2563414B2 (ja) 倍速変換装置
KR0121239Y1 (ko) 주사선 보간장치
JP2692128B2 (ja) 画像処理回路
JPH0194788A (ja) 特殊画像装置
JP2860988B2 (ja) 画像記憶装置
JP2737148B2 (ja) 画像記憶装置
JPS63122376A (ja) 画像メモリの自動切換回路
JPS6367093A (ja) 磁気記録再生装置
JPH0532957B2 (ja)
JPH07123289B2 (ja) ビデオ信号処理装置
JPH0628443B2 (ja) 映像信号変換回路