JP2529218B2 - 垂直解像度補正回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン信号を倍速度変換するテレビ
ジョン受像機等に用いられ垂直方向の解像度を補正する
垂直補正回路に関するものである。

従来の技術 近年、テレビジョン信号のデジタル信号処理が進むに
従って、画像の質の向上のための回路が広く導入されて
いる。その一つとして倍速変換があり、ラインメモリや
フィールドもしくはフレームメモリを用いることによっ
て、走査線の密度を倍にし、よりきめの細かな画像を表
示するようになってきている。

以下図面を参照しながら、上述したような従来の倍速
変換回路の一例について説明する。第４図は従来例の倍
速変換回路のブロック図を示すものである。第４図にお
いて、１はA/D変換器、２は映像信号を復調するデジタ
ル映像信号復調回路、３は倍速変換回路、４〜６はD/A
変換器、７はRGB変換回路、８はCRT表示装置である。

以上のように構成された倍速変換回路において、ま
ず、映像信号ＡはA/D変換器１に加えられ、デジタル化
され、デジタル映像信号復調回路２に加えられ、輝度信
号Y1と色差信号U1,V1に復調される。さらに、信号Y1,U
1,V1は倍速変換回路３で倍速変換され、信号Y3,U3,V3を
得る。ここで倍速変換回路３の説明をより具体的に行
う。

ここで、倍速変換回路の構成について第５図に示す。
一般的に倍速変換としては、ラインメモリ（水平走査一
本のデータを記憶するもの）やフィールド・フレームメ
モリ（一画面および一枚の画のデータを記憶するもの）
を用いたものがあるが、第５図ではラインメモリを用い
た構成について以下説明する。

第５図ａにおいて、19はラインメモリであり、映像信
号の１水平走査期間のデータを記憶する。入力データD1
は第５図ｂに示されるような１水平走査の周期τをもつ
（一般には、63.5μｓ）書込基準パルスP1を基準とし
て、第５図ｃに示される書込クロックC1（周期Ｔ）を用
いてラインメモリ19にデータH1として書込まれる。書込
まれたデータは第５図ｅで示される周期がP1の半分のτ
/2である読出基準パルスP2を基準として、第５図ｆの読
出クロックC2によって、ラインメモリから読出される。
ここで、読出クロックC2は書込クロックC1の半分の周期
T/2であるため、読出されたデータD2は、第５図ｇに示
されるように期間τで１水平走査のデータHO′が２回読
出されることになる。このようにラインメモリを用いる
ことによって第５図ｈに示すように、実線で示された水
平走査信号の間に、破線で示された信号を補間すること
によって、走査信号を倍の密度にすることができる。

以上のように倍速変換された信号Y3,U3,V3は、D/A変
換器4,5,6によってアナログ信号Y5,U5,V5に変換され、R
GB変換回路７によってRGB信号に変換され、CRT表示装置
８に表示する。

発明が解決しようとする問題点 しかしながら、上記のような構成では、第５図ｈに示
すように、一本の水平走査信号HOと同じ信号HO′を単純
に二度表示するため、垂直解像度が劣化するという問題
点を有していた。

第６図に、垂直解像度の見え方の具体例を示す。第６
図ａは、通常のインターレース方式における画面上での
信号の見え方を示しており、横方向がフィールド変化を
示し、たて方向がライン変化を示している。また、黒丸
印が表示信号の黒レベルを示し、白丸印が白レベルを示
している。このとき、第６図ａでは、フィールド1,2毎
に走査線の垂直方向の位置が異なるため、フィールド間
の信号の重なりは出てこない。しかしながら、第６図ｂ
に示されるように倍速変換された場合、信号を二度表示
するためにフィールド間での信号の重なりが発生し、例
えば第６図ｂのＰ点およびＱ点において、Ｐ点ではフィ
ールド１では白を表示し、フィールド２では黒を表示す
るため、信号が目の積分効果によって中間調に見え、本
来、第６図ａで示されるように、白の表示とは異なり、
フィールド１のラインｎとｎ＋１、フィールド２のライ
ンｍとｍ＋１の間で垂直解像度の劣化が発生することに
なる。また、Ｑ点においては、本来、黒を表示するとこ
ろ、上記と同じ理由によって中間調に見え、垂直解像度
を劣化させる。特にＱ点の場合、CRT表示等では白黒の
はっきりした文字信号の場合等、白レベルが広がったよ
うに見え、垂直解像度の劣化を顕著に表わしている。

本発明は、上記問題点に鑑み、倍速変換方式において
垂直方向の解像度の劣化を補正する垂直解像度補正回路
を提供するものである。

問題点を解決するための手段 この目的を達成するために、本発明の垂直解像度補正
回路は、原信号を１水平走査期間遅延させる１ライン遅
延回路と、その出力と入力の差分をとり、垂直微分信号
をつくるための減算回路と、垂直微分信号を倍速変換す
る回路と、倍速変換された垂直微分信号の二回目の走査
信号だけを取り出すブランキング回路と、その出力を倍
速変換された原信号から減算する回路から構成されてい
る。

作用 この構成によって、本発明は、一つのフィールド内の
垂直微分された信号を倍速変換した後、信号が垂直方向
に変化する期間のみに着目して、その期間の２度書目の
信号を抑圧することによって、垂直方向の解像度劣化を
補正しようとするものである。

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。第１図は、本発明の一実施例における垂直
解像度補正回路のブロック図を示すものである。第１図
において、１はA/D変換器、２はデジタル信号復調回
路、３は倍速変換回路、４〜６はD/A変換器、７はRGB変
換回路、８はCRT表示装置、以上は第 図の構成と同じ
ものである。さらに、９は信号Y1を１水平走査遅延させ
る１ライン遅延回路、10は原信号Y1と１ライン遅延した
信号の差をとる減算器、11は信号の符号補正ゲート、12
は倍速変換回路、13は倍促信号の二度書目の信号を抜取
るためのブランキングパルス発生回路、14はブランキン
グのためのゲート、15は倍速変換された原信号Y3から、
補正信号D3を引き算する減算器である。

以上のように構成された垂直解像度補正回路について
以下その動作について説明する。

まず、映像信号ＡはA/D変換器１によってデジタル化
され、デジタル信号復調回路２で輝度・色差信号Y1,U1,
V1に変換される。第２図ａで示されるような輝度信号Y1
を、１ライン遅延回路９で１ライン遅延させることによ
って、第２図ｂに示される信号Y2を得る。信号Y2は説明
のためにフィールド毎に信号を表示すれば、第２図c,d
に示されるように、インターレース方式のため、0.5Hず
れた信号として記述され、実線部分が信号のある走査区
間で破線部分は、飛越走査の区間である。信号Y2は原信
号として１ライン前の信号Y1と減算器10で引算され、第
２図e,fのような垂直微分信号Y6を得る。信号Y6はゲー
ト11によって、正の区間のみ取り出され、差分信号D1を
得る。そして、原信号Y2および差分信号D1は、倍速変換
回路1,2でそれぞれ倍促信号に変換され、原信号Y3は第
２図g,h、差分信号D2は第２図i,jに示されるように、第
２図c,dで見られる破線区間も走査を行った信号が得ら
れる。

さらに、倍速変換された差分信号D2は、ブランキング
回路13によってブランキングされる。このブランキング
回路は、第２図q,rで示されるように、水平区間のパル
スP1を基準としてつくられ、詳しくは第３図ｃに示され
るように倍速変換の読出基準パルスP2の二度書目の区間
だけを取り出す信号Ｂを発生する。

ブランキング信号Ｂとゲート14によって差分信号D2
は、第２図k,lで示されるように、二度書目の区間のみ
が取り出される。この信号が補正信号D3であり、減算器
15によって適当な振幅だけ倍速された原信号Y3より引き
算され、第２図m,nに示されるような補正後の信号Y4を
得る。

第２図m,nの信号はフィールド毎の信号であり、これ
をCRT表示装置上で目の積分効果をもつと、第２図ｏの
ようになり、補正しない信号のとき（第２図ｐ）と比較
すると、ハッチングで示した部分の白レベルを抑えるこ
とができ、本来のインターレース方式での信号（第２図
ｂ）に近づけることができる。

以上のように、本実施例によれば、フィールド内の垂
直微分信号を用いることにより、倍速変換時における、
特に白文字に対して、垂直解像度の劣化を抑えることが
できる。

発明の効果 以上のように本発明は、垂直方向の信号を微分する１
ラインメモリをもち、その垂直微分信号を倍速変換した
後、倍速走査の二度書目の信号を取り出し、その信号を
倍速変換された原信号から引き算することによって、二
度書目の信号によって、垂直解像度が劣化するような、
特に白文字等の垂直解像度の劣化を補正することができ
る。また、本発明は、フィールドメモリ等の大がかりな
メモリを用いることなく、１ラインメモリのみで実現可
能であり、倍速変換における基本的な垂直解像度の劣化
という問題をCRT表示装置上の画像において解決するこ
とができ、その実用的効果は大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例における垂直解像度補正回路
のブロック図、第２図，第３図はその動作説明用の波形
図、第４図は従来例の倍速変換回路のブロック図、第５
図はその倍速変換動作の説明用の模式図、第６図はその
動作説明用の模式図である。 ９……１ライン遅延回路、10,15……減算回路、3,12…
…倍速変換回路、13……ブランキング回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１の映像信号を１水平走査期間遅延させ
   る記憶素子と、第１の映像信号と１水平走査期間遅延し
   た第２の映像信号との差を取る減算回路と、その減算回
   路の出力の第３の信号を水平方向に倍速度に変換し、上
   記１水平走査期間に２度倍速度の１水平走査信号を得る
   第１の倍速度変換回路と、前記２つの倍速度の水平走査
   信号のうち、２度目の１水平走査信号を得るためのブラ
   ンキング回路と、前記第２の信号を倍速度変換する第２
   の倍速度変換回路と、前記ブランキング回路の出力信号
   と、第２の倍速度変換回路の出力信号との差を取る減算
   器とを備え、インターレース方式に近い信号を得ること
   が可能であることを特徴とする垂直解像度補正回路。
2. 【請求項２】第３の信号のうち、正極性の信号を取り出
   す回路を備えたことを特徴とする特許請求の範囲第１項
   記載の垂直解像度補正回路。