JP2565190B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2565190B2 JP2565190B2 JP61127444A JP12744486A JP2565190B2 JP 2565190 B2 JP2565190 B2 JP 2565190B2 JP 61127444 A JP61127444 A JP 61127444A JP 12744486 A JP12744486 A JP 12744486A JP 2565190 B2 JP2565190 B2 JP 2565190B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- horizontal scanning
- crystal panel
- horizontal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は液晶表示装置に関し、例えば、テレビジヨン
受像機、OA（office automation）機器の表示装置に適
用し得るものである。
受像機、OA（office automation）機器の表示装置に適
用し得るものである。
Ｂ 発明の概要 本発明は液晶表示装置において、１水平走査期間の間
で液晶パネル上の連続する２本の水平走査ラインに同一
のビデオ信号を時間順次に供給するようにしたことによ
り、簡易な構成でフリツカ現象及び解像度を改善できる
ようにしたものである。
で液晶パネル上の連続する２本の水平走査ラインに同一
のビデオ信号を時間順次に供給するようにしたことによ
り、簡易な構成でフリツカ現象及び解像度を改善できる
ようにしたものである。
Ｃ 従来の技術 例えば、テレビジヨン受像機に用いられている液晶パ
ネルとして垂直方向の並設画素数が220個のものが市販
されている。これは、NTSC方式による525本の水平走査
ラインに比較して半分以下であるので、毎フイールドご
とに全ての画素をアクセスするようにしていた。
ネルとして垂直方向の並設画素数が220個のものが市販
されている。これは、NTSC方式による525本の水平走査
ラインに比較して半分以下であるので、毎フイールドご
とに全ての画素をアクセスするようにしていた。
また、最近の動向としては、垂直方向の解像度を高め
るため、垂直方向の並設画素数が440又は480である液晶
パネルが出現してきている。この場合においては、ほぼ
１フレーム分あるのでインタレース方式による走査が可
能である。しかしながら、液晶パネルにおいて画素の液
晶セルが注入電荷を十分な程度に保持し得る時間は、実
際上、１フイールド時間（1/60秒）より長く１フレーム
時間（1/30秒）より短かい。そのため、インタレース方
式により走査した場合には各画素のアクセスタイムが保
持時間より長くなるので、フリツカ現象が問題となる。
るため、垂直方向の並設画素数が440又は480である液晶
パネルが出現してきている。この場合においては、ほぼ
１フレーム分あるのでインタレース方式による走査が可
能である。しかしながら、液晶パネルにおいて画素の液
晶セルが注入電荷を十分な程度に保持し得る時間は、実
際上、１フイールド時間（1/60秒）より長く１フレーム
時間（1/30秒）より短かい。そのため、インタレース方
式により走査した場合には各画素のアクセスタイムが保
持時間より長くなるので、フリツカ現象が問題となる。
そこで、従来、垂直方向の並設画素数がほぼ１フレー
ム分にある液晶パネルについて、第３図に示すように、
奇数フイールド及び偶数フイールド共に垂直方向の隣合
う２本の水平走査ラインを同時にスキヤンすると共に、
奇数フイールドと偶数フイールドとでその同時にスキヤ
ンする２本の水平走査ラインの組合せを異なるようにし
（奇数フイールドではLH1及びLH2、LH3及びLH4、……LH
（2N−１）及びLH2N、……、偶数フイールドではLH2及
びLH3、LH4及びLH5、……、LH2N及びLH（2N＋１）、…
…）、各画素をフイールドごとにアクセスすると共に、
走査の中心線（２本の水平走査ラインの仮想上の中心
線）が奇数フイールド及び偶数フイールドでインタレー
スするようにして、アクセス時間及びフリツカ現象の問
題を解決するようにしたものが提案されている（例えば
特開昭57-201295号公報）。
ム分にある液晶パネルについて、第３図に示すように、
奇数フイールド及び偶数フイールド共に垂直方向の隣合
う２本の水平走査ラインを同時にスキヤンすると共に、
奇数フイールドと偶数フイールドとでその同時にスキヤ
ンする２本の水平走査ラインの組合せを異なるようにし
（奇数フイールドではLH1及びLH2、LH3及びLH4、……LH
（2N−１）及びLH2N、……、偶数フイールドではLH2及
びLH3、LH4及びLH5、……、LH2N及びLH（2N＋１）、…
…）、各画素をフイールドごとにアクセスすると共に、
走査の中心線（２本の水平走査ラインの仮想上の中心
線）が奇数フイールド及び偶数フイールドでインタレー
スするようにして、アクセス時間及びフリツカ現象の問
題を解決するようにしたものが提案されている（例えば
特開昭57-201295号公報）。
Ｄ 発明が解決しようとする問題点 ところで、カラーテレビジヨン受像機に用いられる液
晶パネルにおいて画素配列として第４図（Ａ）、
（Ｂ）、（Ｃ）に示すようなインライン配列、マトスク
ス配列、デルタ配列等がある。これら配列を水平解像度
の面からみると、インライン配列の場合、同一の原色用
画素が垂直方向に一直線上に並設されているため、他の
マトリクス配列、デルタ配列より劣つている。
晶パネルにおいて画素配列として第４図（Ａ）、
（Ｂ）、（Ｃ）に示すようなインライン配列、マトスク
ス配列、デルタ配列等がある。これら配列を水平解像度
の面からみると、インライン配列の場合、同一の原色用
画素が垂直方向に一直線上に並設されているため、他の
マトリクス配列、デルタ配列より劣つている。
しかしながら、上述のように、隣合う２本の水平走査
ラインを同時に走査する場合、第５図に示すように各画
素の液晶セルLCmn、LC(m+1)n、LCm(n+1)、LC(m+1)(n+1)
がマトリクス状に配列されている場合、水平方向に延長
する２本のライン（以下、水平ラインと呼ぶ）Ｈm、Ｈ
m+1を同時に選択すると共に、原色信号用の垂直方向に
延長する１本のライン（以下、垂直ラインと呼ぶ）Ｖn
を選択して液晶セルLCmn、LC(m+1)nに原色信号を供給す
るようにして行うことになる。従つて同一の垂直ライン
Ｖn又はＶn+1に接続された液晶セルLCmn、LC(m+1)n又は
LCm(n+1)、LC(m+1)(n-1)には同一の原色信号が供給され
るようになされ、そのため、配列は必然的にインライン
配列となる。なお、第５図において、SWmn、SWm(n+1)、
SW(m+1)n、SW(m+1)(n+1)は水平ラインＨm、Ｈm+1の選択
時においてオン動作するスイツチング素子である。
ラインを同時に走査する場合、第５図に示すように各画
素の液晶セルLCmn、LC(m+1)n、LCm(n+1)、LC(m+1)(n+1)
がマトリクス状に配列されている場合、水平方向に延長
する２本のライン（以下、水平ラインと呼ぶ）Ｈm、Ｈ
m+1を同時に選択すると共に、原色信号用の垂直方向に
延長する１本のライン（以下、垂直ラインと呼ぶ）Ｖn
を選択して液晶セルLCmn、LC(m+1)nに原色信号を供給す
るようにして行うことになる。従つて同一の垂直ライン
Ｖn又はＶn+1に接続された液晶セルLCmn、LC(m+1)n又は
LCm(n+1)、LC(m+1)(n-1)には同一の原色信号が供給され
るようになされ、そのため、配列は必然的にインライン
配列となる。なお、第５図において、SWmn、SWm(n+1)、
SW(m+1)n、SW(m+1)(n+1)は水平ラインＨm、Ｈm+1の選択
時においてオン動作するスイツチング素子である。
このように、アクセス時間、フリツカ現象の問題を解
決しようして、隣合う２本の水平走査ラインを同時にス
キヤンするようにすると、カラーテレビジヨン信号を取
扱う場合には、画素配列をインライン配列とせざるを得
ず、水平解像度が低下せざるを得ないという問題を生ず
る。
決しようして、隣合う２本の水平走査ラインを同時にス
キヤンするようにすると、カラーテレビジヨン信号を取
扱う場合には、画素配列をインライン配列とせざるを得
ず、水平解像度が低下せざるを得ないという問題を生ず
る。
また、同時に２本の水平走査ラインを走査するので、
ある時点においてアクセスする画素数は２個となり、そ
れだけ液晶パネルのドライブ回路を複雑、大型化してい
た。
ある時点においてアクセスする画素数は２個となり、そ
れだけ液晶パネルのドライブ回路を複雑、大型化してい
た。
本発明は以上の点を考慮してなされたもので、垂直解
像度及び水平解像度共に改善することができ、しかも、
フリツカ現象が目立たなくするようにできる簡易な構成
の液晶表示装置を提供しようとするものである。
像度及び水平解像度共に改善することができ、しかも、
フリツカ現象が目立たなくするようにできる簡易な構成
の液晶表示装置を提供しようとするものである。
Ｅ 問題点を解決するための手段 かかる問題点を解決するため、本発明においては、垂
直方向に隣接する画素に異なる色を割り当てて各画素を
配列した液晶パネル部（８、12〜14）と、１水平走査期
間に到来する原色信号Ｒ〜Ｂを１水平走査期間に２度繰
り返して出力するように変換する倍速変換手段（4R〜4
B、6R〜6B、9R〜9B）と、倍速変換手段（4R〜4B、6R〜6
B、9R〜9B）から与えられる赤、緑、青の原色信号RO〜B
Oを、対応する色が割り当てられた液晶パネル部（８、1
2〜14）の各画素に供給するように順次選択する切換手
段（11）と、第１フイールドにおける１水平走査期間に
液晶パネル部（８、12〜14）の連続する２本の水平走査
ラインを１本ずつ順次走査すると共に、第２フイールド
における１水平走査期間に第１フイールドとは組合せを
異にする液晶パネル部（８、12〜14）の連続する２本の
水平走査ラインを１本ずつ順次走査するように液晶パネ
ル部（８、12〜14）を制御する制御手段（５、７）とを
設けるようにする。
直方向に隣接する画素に異なる色を割り当てて各画素を
配列した液晶パネル部（８、12〜14）と、１水平走査期
間に到来する原色信号Ｒ〜Ｂを１水平走査期間に２度繰
り返して出力するように変換する倍速変換手段（4R〜4
B、6R〜6B、9R〜9B）と、倍速変換手段（4R〜4B、6R〜6
B、9R〜9B）から与えられる赤、緑、青の原色信号RO〜B
Oを、対応する色が割り当てられた液晶パネル部（８、1
2〜14）の各画素に供給するように順次選択する切換手
段（11）と、第１フイールドにおける１水平走査期間に
液晶パネル部（８、12〜14）の連続する２本の水平走査
ラインを１本ずつ順次走査すると共に、第２フイールド
における１水平走査期間に第１フイールドとは組合せを
異にする液晶パネル部（８、12〜14）の連続する２本の
水平走査ラインを１本ずつ順次走査するように液晶パネ
ル部（８、12〜14）を制御する制御手段（５、７）とを
設けるようにする。
Ｆ 作用 原色信号Ｒ〜Ｂを倍速変換手段（4R〜4B、6R〜6B、9R
〜9B）において倍速走査用に信号変換し、切換手段11を
介して原色信号ごとに順次液晶パネル部（８、12〜14）
に供給する。その供給された倍速の原色信号を、第１及
び第２フイールドで組合せを異にする連続する２本の水
平走査ラインについては同一の原色信号になるように制
御手段（５、７）によつて供給制御し、各水平走査ライ
ンを走査させる。
〜9B）において倍速走査用に信号変換し、切換手段11を
介して原色信号ごとに順次液晶パネル部（８、12〜14）
に供給する。その供給された倍速の原色信号を、第１及
び第２フイールドで組合せを異にする連続する２本の水
平走査ラインについては同一の原色信号になるように制
御手段（５、７）によつて供給制御し、各水平走査ライ
ンを走査させる。
その結果、液晶パネル部（８、12〜14）上の水平走査
ライン数を多くしても各画素はフイールドごとにアクセ
スされてフリツカ現象を防止することができる。また各
画素ごとにアクセスするようにしたので液晶パネル部
（８、12〜14）の画素配列は上述のように垂直方向に隣
接する画素が割り当てた色を異なるようにすることが可
能となり、水平解像度は良好となり、かつドライブ回路
10R〜10Bを簡易化することができる。
ライン数を多くしても各画素はフイールドごとにアクセ
スされてフリツカ現象を防止することができる。また各
画素ごとにアクセスするようにしたので液晶パネル部
（８、12〜14）の画素配列は上述のように垂直方向に隣
接する画素が割り当てた色を異なるようにすることが可
能となり、水平解像度は良好となり、かつドライブ回路
10R〜10Bを簡易化することができる。
Ｇ 実施例 以下、図面について本発明の一実施例を詳述する。
第１図において、１は全体として液晶表示装置を示
し、液晶表示装置１は到来する入力ビデオ信号VIDをYC
分離回路２を介して輝度信号Ｙ及び色信号Ｃに分離し、
マトリクス回路３を介して赤、緑、青の各原色信号Ｒ、
Ｇ、Ｂに変換して対応するアナログ／デイジタル変換回
路4R、4G、4Bに与える。
し、液晶表示装置１は到来する入力ビデオ信号VIDをYC
分離回路２を介して輝度信号Ｙ及び色信号Ｃに分離し、
マトリクス回路３を介して赤、緑、青の各原色信号Ｒ、
Ｇ、Ｂに変換して対応するアナログ／デイジタル変換回
路4R、4G、4Bに与える。
各アナログ／デイジタル変換回路4R〜4Bは、クロツク
発生回路５から与えられる水平同期信号、垂直同期信号
HD、VDに同期したクロツク信号WCKに基づき、到来する
原色信号Ｒ〜Ｂをデイジタルデータ（WDR〜WDB）に変換
して対応する画像メモリ6R〜6Bに与える。各画像メモリ
6R〜6Bは、コントローラ７が指示するアドレス信号WAD
のメモリエリアにクロツク信号WCKに基づきデータWDR〜
WDBを順次書き込んでいく。各画像メモリ6R〜6Bは、コ
ントローラ７が指示するアドレス信号RADのメモリエリ
アからクロツク信号RCKに基づきデータRDR〜RDBを読み
出していく。ここで、読出クロツク信号RCKの周波数
は、書込クロツク信号WCKの周波数に比べて２倍に選定
されている。また、読出アドレス信号RADは同一の水平
走査ラインについてのデータを続けて２回読み出すよう
に定められる。
発生回路５から与えられる水平同期信号、垂直同期信号
HD、VDに同期したクロツク信号WCKに基づき、到来する
原色信号Ｒ〜Ｂをデイジタルデータ（WDR〜WDB）に変換
して対応する画像メモリ6R〜6Bに与える。各画像メモリ
6R〜6Bは、コントローラ７が指示するアドレス信号WAD
のメモリエリアにクロツク信号WCKに基づきデータWDR〜
WDBを順次書き込んでいく。各画像メモリ6R〜6Bは、コ
ントローラ７が指示するアドレス信号RADのメモリエリ
アからクロツク信号RCKに基づきデータRDR〜RDBを読み
出していく。ここで、読出クロツク信号RCKの周波数
は、書込クロツク信号WCKの周波数に比べて２倍に選定
されている。また、読出アドレス信号RADは同一の水平
走査ラインについてのデータを続けて２回読み出すよう
に定められる。
すなわち、コントローラ７は第２図に示すように画像
メモリ6R〜6Bに与えられるデータWDR〜WDB（第２図
（Ａ））を液晶パネル８上を倍速スキヤンし、連続する
２本ごとの水平走査ラインに同一ビデオ信号を供給する
ように画像メモリ6R〜6Bからの読出しを制御して、連続
する２つの1/2水平走査期間で同一データを有する出力
データRDR〜RDB（第２図（Ｂ））を形成する。
メモリ6R〜6Bに与えられるデータWDR〜WDB（第２図
（Ａ））を液晶パネル８上を倍速スキヤンし、連続する
２本ごとの水平走査ラインに同一ビデオ信号を供給する
ように画像メモリ6R〜6Bからの読出しを制御して、連続
する２つの1/2水平走査期間で同一データを有する出力
データRDR〜RDB（第２図（Ｂ））を形成する。
各画像メモリ6R〜6Bから読み出されたデータRDR〜RDB
は、読出クロツク信号RCKに基づき対応するデイジタル
／アナログ変換回路9R〜9Bを介してアナログ信号に変換
された後、対応するドライブ回路10R〜10Bを介して液晶
パネル８上の液晶セル（第５図参照）を駆動し得る出力
信号RO、GO、BOに変換されてスイツチ回路11に与えられ
る。スイツチ回路11は、コントローラ７からの切換制御
信号CONに応じて赤、緑、青色の順に出力信号RO、GO、B
Oを選択してサンプルホールド回路12に与える。
は、読出クロツク信号RCKに基づき対応するデイジタル
／アナログ変換回路9R〜9Bを介してアナログ信号に変換
された後、対応するドライブ回路10R〜10Bを介して液晶
パネル８上の液晶セル（第５図参照）を駆動し得る出力
信号RO、GO、BOに変換されてスイツチ回路11に与えられ
る。スイツチ回路11は、コントローラ７からの切換制御
信号CONに応じて赤、緑、青色の順に出力信号RO、GO、B
Oを選択してサンプルホールド回路12に与える。
サンプルホールド回路12には、１水平走査ラインに並
設される画素数と等しい垂直ラインVL（……Ｖn、Ｖn+1
……）（第５図参照）が接続されており、水平方向シフ
トレジスタ（以下、Ｈシフトレジスタ）13からのクロツ
ク信号φＨに基づき何れかの垂直ラインだけを選択させ
てサンプルホールド出力を印加させる。また、水平ライ
ンHL（……Ｈm、Ｈm+1……）（第５図参照）は垂直方向
シフトレジスタ（以下、Ｖシフトレジスタ）14に接続さ
れており、Ｖシフトレジスタ14の出力により何れかの水
平ラインだけが有意になるように選択されている。かく
して、選択された垂直ライン及び水平ラインの両方に接
続れた液晶セルに出力信号RO〜BOに応じた電荷が注入さ
れてアクセスされる。
設される画素数と等しい垂直ラインVL（……Ｖn、Ｖn+1
……）（第５図参照）が接続されており、水平方向シフ
トレジスタ（以下、Ｈシフトレジスタ）13からのクロツ
ク信号φＨに基づき何れかの垂直ラインだけを選択させ
てサンプルホールド出力を印加させる。また、水平ライ
ンHL（……Ｈm、Ｈm+1……）（第５図参照）は垂直方向
シフトレジスタ（以下、Ｖシフトレジスタ）14に接続さ
れており、Ｖシフトレジスタ14の出力により何れかの水
平ラインだけが有意になるように選択されている。かく
して、選択された垂直ライン及び水平ラインの両方に接
続れた液晶セルに出力信号RO〜BOに応じた電荷が注入さ
れてアクセスされる。
ここでＨシフトレジスタ13は、１水平走査期間を２水
平走査ラインの画素数で割つた周期を有するクロツク発
生回路５から与えられるクロツク信号HSFに基づきシフ
トし、Ｖシフトレジスタ14は1/2水平走査期間を周期と
するクロツク発生回路５から与えられるクロツク信号VS
Fに基づきシフトする。すなわち、クロツク発生回路５
は１水平走査期間の間に連続する２つの水平走査ライン
上の各画素が１回ずつ順次アクセスされるようにシフト
クロツク信号HSF及びVSFを送出する。
平走査ラインの画素数で割つた周期を有するクロツク発
生回路５から与えられるクロツク信号HSFに基づきシフ
トし、Ｖシフトレジスタ14は1/2水平走査期間を周期と
するクロツク発生回路５から与えられるクロツク信号VS
Fに基づきシフトする。すなわち、クロツク発生回路５
は１水平走査期間の間に連続する２つの水平走査ライン
上の各画素が１回ずつ順次アクセスされるようにシフト
クロツク信号HSF及びVSFを送出する。
この実施例の場合、液晶パネル８上の各画素の配列は
垂直方向の並列画素数が480である第４図（Ｂ）に示す
マトリクス配列が適用されており、コントローラ７はＨ
シフトレジスタ13及びＶシフトレジスタ14にタイミング
制御信号HTIM及びVTIMを送出して、出力信号RO、GO、BO
が対応する色成分に割り当てられた画素の液晶セルに供
給されるように制御する。また、コントローラ７は、同
一のビデオ信号を供給する隣合う２本の水平走査ライン
が奇数フイールドと偶数フイールドとでずれるように、
画像メモリ6R〜6Bの読出アドレス信号RADを形成すると
共にＶシフトレジスタ14にタイミング制御信号VTIMを送
出する。
垂直方向の並列画素数が480である第４図（Ｂ）に示す
マトリクス配列が適用されており、コントローラ７はＨ
シフトレジスタ13及びＶシフトレジスタ14にタイミング
制御信号HTIM及びVTIMを送出して、出力信号RO、GO、BO
が対応する色成分に割り当てられた画素の液晶セルに供
給されるように制御する。また、コントローラ７は、同
一のビデオ信号を供給する隣合う２本の水平走査ライン
が奇数フイールドと偶数フイールドとでずれるように、
画像メモリ6R〜6Bの読出アドレス信号RADを形成すると
共にＶシフトレジスタ14にタイミング制御信号VTIMを送
出する。
例えば、奇数フイールドにおいては、第３図における
第１番目及び第２番目の水平走査ラインLH1及びLH2、第
３番目及び第４番目の水平走査ラインLH3及びLH4、…
…、第2N−１番目及び第2N番目の水平走査ラインLH（2N
−１）及びLH2N、……の隣合う２本ずつに同一のビデオ
信号を供給し、偶数フイールドにおいては、第２番目及
び第３番目の水平走査ラインLH2及びLH3、第４番目及び
第５番目の水平走査ラインLH4及びLH5、……第2N番目及
び第2N＋１番目の水平走査ラインLH2N及びLH（2N＋
１）、……の隣合う２本ずつに同一のビデオ信号を供給
するように制御する。
第１番目及び第２番目の水平走査ラインLH1及びLH2、第
３番目及び第４番目の水平走査ラインLH3及びLH4、…
…、第2N−１番目及び第2N番目の水平走査ラインLH（2N
−１）及びLH2N、……の隣合う２本ずつに同一のビデオ
信号を供給し、偶数フイールドにおいては、第２番目及
び第３番目の水平走査ラインLH2及びLH3、第４番目及び
第５番目の水平走査ラインLH4及びLH5、……第2N番目及
び第2N＋１番目の水平走査ラインLH2N及びLH（2N＋
１）、……の隣合う２本ずつに同一のビデオ信号を供給
するように制御する。
以上の構成において、ビデオ信号VIDが与えられる
と、画像メモリ6R〜6Bに対する書込み動作に比べて２倍
の速さで読出し動作を実行し、入力ビデオ信号における
同一の水平走査ラインに関するビデオ信号を２度ずつ繰
り返して読出す。この読み出されたビデオ信号は、コン
トローラ７の制御の下に各原色信号について順次切換選
択されてサンプルホールド回路12に与えられ、Ｈシフト
レジスタ13及びＶシフトレジスタ14による選択垂直ライ
ン及び選択水平ラインの双方に接続する液晶セルに対し
てサンプルホールドされた信号に応じた電荷が注入され
る。かくして、電荷が注入された液晶セルはビデオ信号
に応じて出力光量を制御し、所定輝度の赤、緑、又は青
色光を出射させる。
と、画像メモリ6R〜6Bに対する書込み動作に比べて２倍
の速さで読出し動作を実行し、入力ビデオ信号における
同一の水平走査ラインに関するビデオ信号を２度ずつ繰
り返して読出す。この読み出されたビデオ信号は、コン
トローラ７の制御の下に各原色信号について順次切換選
択されてサンプルホールド回路12に与えられ、Ｈシフト
レジスタ13及びＶシフトレジスタ14による選択垂直ライ
ン及び選択水平ラインの双方に接続する液晶セルに対し
てサンプルホールドされた信号に応じた電荷が注入され
る。かくして、電荷が注入された液晶セルはビデオ信号
に応じて出力光量を制御し、所定輝度の赤、緑、又は青
色光を出射させる。
アクセス画素はコントローラ７により制御され、奇数
及び偶数フイールド共に倍速で走査され、かくして、ビ
デオ信号に応じた画像が表示される。
及び偶数フイールド共に倍速で走査され、かくして、ビ
デオ信号に応じた画像が表示される。
上述の実施例によれば、垂直方向の並設画素数を増大
させたので垂直方向の解像度を高めることができ、しか
も、垂直方向解像度を高めたとしても液晶パネル８上の
各液晶セルを、倍速走査によつて電荷の保持時間より短
い毎フイールドごとにアクセスするようにしたので、フ
リツカ現象を実用上問題とならない程度にし得る。
させたので垂直方向の解像度を高めることができ、しか
も、垂直方向解像度を高めたとしても液晶パネル８上の
各液晶セルを、倍速走査によつて電荷の保持時間より短
い毎フイールドごとにアクセスするようにしたので、フ
リツカ現象を実用上問題とならない程度にし得る。
また、上述の実施例によれば、奇数フイールドと偶数
フイールドとで、同一ビデオ信号を走査する２本の水平
走査ラインの組合せをずらせた走査方式（これを擬似イ
ンタレース方式と呼ぶ）を採用しているので、送信され
てくるインタレース方式のビデオ信号VIDに良好に対応
でき、この面からも垂直方向解像度を高めることができ
る。
フイールドとで、同一ビデオ信号を走査する２本の水平
走査ラインの組合せをずらせた走査方式（これを擬似イ
ンタレース方式と呼ぶ）を採用しているので、送信され
てくるインタレース方式のビデオ信号VIDに良好に対応
でき、この面からも垂直方向解像度を高めることができ
る。
さらにまた、上述の実施例によれば、各液晶セルを毎
フイールドごとにアクセスするのに倍速走査方法を適用
して複数の水平走査ラインを同時に走査せずに、１本ず
つの水平走査ラインを走査するようにしているので、液
晶パネル８の同一の垂直ラインに接続された液晶セルを
有する画素を、任意の原色信号に割り当てることができ
る。従つて、上述のように配列としてマトリクス配列
（第４図（Ｂ））を適用でき、水平解像度を良好とする
ことができる。
フイールドごとにアクセスするのに倍速走査方法を適用
して複数の水平走査ラインを同時に走査せずに、１本ず
つの水平走査ラインを走査するようにしているので、液
晶パネル８の同一の垂直ラインに接続された液晶セルを
有する画素を、任意の原色信号に割り当てることができ
る。従つて、上述のように配列としてマトリクス配列
（第４図（Ｂ））を適用でき、水平解像度を良好とする
ことができる。
また、液晶セルの保持時間より短いアクセスを実行す
べく倍速走査を採用しているため、上述の実施例によれ
ば、アクセスする画素は１個で良く、そのためドライブ
回路10R〜10Bの構成を、２個の液晶セルを同時にアクセ
スする従来の方式より簡易にすることができる。
べく倍速走査を採用しているため、上述の実施例によれ
ば、アクセスする画素は１個で良く、そのためドライブ
回路10R〜10Bの構成を、２個の液晶セルを同時にアクセ
スする従来の方式より簡易にすることができる。
なお、上述の実施例においては、画素配列がマトリク
ス配列の液晶パネルに本発明を適用したものを示した
が、デルタ配列等の水平解像度上好ましい配列を有する
ものに広く適用することができる。
ス配列の液晶パネルに本発明を適用したものを示した
が、デルタ配列等の水平解像度上好ましい配列を有する
ものに広く適用することができる。
Ｈ 発明の効果 以上のように本発明によれば、垂直方向に隣接する画
素に異なる色を割り当てると共に、液晶パネルを倍速走
査するようにしたので、水平及び垂直方向の解像度共に
良好な、しかもフリツカ現象を実用上問題とならない程
度にし得る簡易な構成の液晶表示装置を得ることができ
る。
素に異なる色を割り当てると共に、液晶パネルを倍速走
査するようにしたので、水平及び垂直方向の解像度共に
良好な、しかもフリツカ現象を実用上問題とならない程
度にし得る簡易な構成の液晶表示装置を得ることができ
る。
第１図は本発明による液晶表示装置の一実施例を示すブ
ロック図、第２図はビデオ信号の倍速変換動作の説明に
供する信号波形図、第３図は奇数フイールドと偶数フイ
ールドの間で走査ラインだ異なることの説明に供する略
線図、第４図は各種画素配列を示す略線図、第５図は液
晶パネルの詳細接続構成を示す接続図である。 Ｒ、Ｇ、Ｂ……原色信号、4R〜4B……アナログ／デイジ
タル変換回路、５……クロツク発生回路、6R〜6B……画
像メモリ、７……コントローラ、８……液晶パネル、9R
〜9B……デイジタル／アナログ変換回路、10R〜10G……
ドライブ回路、11……スイツチ回路、12……サンプルホ
ールド回路、13……Ｈシフトレジスタ、14……Ｖシフト
レジスタ。
ロック図、第２図はビデオ信号の倍速変換動作の説明に
供する信号波形図、第３図は奇数フイールドと偶数フイ
ールドの間で走査ラインだ異なることの説明に供する略
線図、第４図は各種画素配列を示す略線図、第５図は液
晶パネルの詳細接続構成を示す接続図である。 Ｒ、Ｇ、Ｂ……原色信号、4R〜4B……アナログ／デイジ
タル変換回路、５……クロツク発生回路、6R〜6B……画
像メモリ、７……コントローラ、８……液晶パネル、9R
〜9B……デイジタル／アナログ変換回路、10R〜10G……
ドライブ回路、11……スイツチ回路、12……サンプルホ
ールド回路、13……Ｈシフトレジスタ、14……Ｖシフト
レジスタ。
Claims (1)
- 【請求項１】垂直方向に隣接する画素に異なる色を割り
当てて各画素を配列した液晶パネル部と、 １水平走査期間に到来する原色信号を１水平走査期間に
２度繰り返して出力するように変換する倍速変換手段
と、 上記倍速変換手段から与えられる赤、緑、青の原色信号
を、対応する色が割り当てられた上記液晶パネル部の各
画素に供給するように順次選択する切換手段と、 第１フイールドにおける１水平走査期間に上記液晶パネ
ル部の連続する２本の水平走査ラインを１本ずつ順次走
査すると共に、第２フイールドにおける１水平走査期間
に上記第１フイールドとは組合せを異にする上記液晶パ
ネル部の連続する２本の水平走査ラインを１本ずつ順次
走査するように上記液晶パネル部を制御する制御手段と を具えることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61127444A JP2565190B2 (ja) | 1986-06-02 | 1986-06-02 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61127444A JP2565190B2 (ja) | 1986-06-02 | 1986-06-02 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62284592A JPS62284592A (ja) | 1987-12-10 |
| JP2565190B2 true JP2565190B2 (ja) | 1996-12-18 |
Family
ID=14960081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61127444A Expired - Fee Related JP2565190B2 (ja) | 1986-06-02 | 1986-06-02 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565190B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600463B2 (ja) * | 1990-09-26 | 1997-04-16 | 日本ビクター株式会社 | 映像信号処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187270U (ja) * | 1983-05-30 | 1984-12-12 | 株式会社東芝 | 信号処理回路 |
| JPH0744669B2 (ja) * | 1983-09-02 | 1995-05-15 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1986
- 1986-06-02 JP JP61127444A patent/JP2565190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62284592A (ja) | 1987-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335728B1 (en) | Display panel driving apparatus | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2702941B2 (ja) | 液晶表示装置 | |
| CA1314095C (en) | Image storage using separately scanned wideband and narrowband variables | |
| US6271821B1 (en) | Interface for liquid crystal display | |
| JP2565190B2 (ja) | 液晶表示装置 | |
| JPH099180A (ja) | 液晶表示装置の駆動方法 | |
| JPH05100647A (ja) | 画像表示装置 | |
| JPH05260418A (ja) | 液晶表示装置 | |
| JPH04326323A (ja) | 表示制御装置 | |
| JP2590782B2 (ja) | 液晶表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
| JP2605261B2 (ja) | 液晶マトリクス・パネル駆動回路 | |
| JPH074008B2 (ja) | 表示装置 | |
| JPH05236435A (ja) | 表示装置 | |
| JP2805052B2 (ja) | 液晶表示パネルへのカラー画像の表示方法 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP3469596B2 (ja) | マトリクス型表示装置 | |
| JPH08336090A (ja) | 液晶表示装置 | |
| JPH01165280A (ja) | 倍速変換回路 | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPS62289893A (ja) | 液晶表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |