JPS59187270U - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はＣＣＤの等価回路を示す回路図、第２図はＣＣ
Ｄによる時間圧縮を説明する説明図、第３図は本考案に
係る信号処理回路の回路構成を示すブロック図、第４図
は制御信号を示す波形図、第５図はサンプリング動作を
説明する波形図、第一６図は回路各部の制御信号と出力
を示す波形図である。 １・・・入力端子、２．３．４．５・・−ＣＣＤ、　６
゜７・・・ループ、８・・・出力端子、ｓｌ、　ｓ２．
　ｓ３．　ｓ、、　ｓ５・・・スイッチ、φ８．φｈ・
・・クロック信号、Ｈｌ・・・水平周期ごとにハイレベ
ル、ローレベルを繰り返す制御信号。 第２図 １ ”　　　　ｌ：　　Ｈ；’／２Ｈ；

Claims (1)

1. 【実用新案登録請求の範囲】 インターレースされたビデオ信号を入力し順次走査信号
   に変換して出力するための信号処理回路であって、 ある一定周波数の第１のクロック信号とこの第１のりｂ
   ツク信号を２分周して得られる第２のクロッ−り信号で
   駆動されることが可能で、前記第１のクロック信号によ
   り水平期間の半分の遅延時間を有する第１及び第２の電
   荷移送素子を並列に接続し、前記第１及び第２のクロッ
   ク信号が水平周期ごとに交替する第３のクロック信号を
   前記第１の電荷移送素子に駆動パルスとして供給しかつ
   前記第３のクロック信号と逆相の第４のクロック信号を
   前記第２の電荷移送素子に駆動パルスとして供給し、前
   記第１及び第２の電荷移送素子の出力を第１のスイッチ
   回路にて前記第３或いは第４のクロック信号に同期して
   切り換えて出力する一方、前記入力ビデオ信号と前記第
   １のスイッチ回路の出力とを第２のスイッチ回路にて水
   平周期ごとに切り換えて入力するように構成された第１
   の電荷移送回路を有し、このような第１の電荷移送回路
   と等価な第２の電荷移送回路を用意し、これらの−第１
   図 ′ＩｆＩ＃　　　＊　　　＊　　　虎＊　　　＃第１１
   第２の電荷移送回路を並列に接続するように構成し、前
   記第１、第２の電荷移送回路の各出力を第３のスイッチ
   回路にて前記第２のスイッチ回路の場合と同一の水平周
   期ごとに切り換えて出“力し、−信号の時間軸を１７２
   に圧縮し１水平周期に２本の水平走査を行える信号を形
   成し、順次走査信号に変換するようにしたことを特徴と
   する信号処理回路。