JPS6219890A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS6219890A JPS6219890A JP60159340A JP15934085A JPS6219890A JP S6219890 A JPS6219890 A JP S6219890A JP 60159340 A JP60159340 A JP 60159340A JP 15934085 A JP15934085 A JP 15934085A JP S6219890 A JPS6219890 A JP S6219890A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- display
- field
- decoder
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- YQEZLKZALYSWHR-UHFFFAOYSA-N Ketamine Chemical compound C=1C=CC=C(Cl)C=1C1(NC)CCCCC1=O YQEZLKZALYSWHR-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/146—Flicker reduction circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は文字多重放送システム等において、垂直方向
の画像表示タイミングを制御する表示制御装置に関する
。
の画像表示タイミングを制御する表示制御装置に関する
。
画像メモリに格納された画像データをラスクスキャンに
同期して読み出してモニタ上に画像表示するシステムと
して１例えば文字多重放送システムがある。この文字多
重放送システムは、テレビジョン放送信号からこれに重
畳された文字信号を抽出し、この文字信号に含まれる画
像データを一旦画像メモリに格納した後、適宜読み出し
てモニタ上に静止画像を形成するものである。
同期して読み出してモニタ上に画像表示するシステムと
して１例えば文字多重放送システムがある。この文字多
重放送システムは、テレビジョン放送信号からこれに重
畳された文字信号を抽出し、この文字信号に含まれる画
像データを一旦画像メモリに格納した後、適宜読み出し
てモニタ上に静止画像を形成するものである。
文字多重放送システムにおける画像表示領域は、水平方
向２４８個、垂直方向２０４個の画素によって構成され
る。そして、画像表示方式がインターレース表示方式の
場合、第７図に示すように、垂直方向の１画素（Ｂ）は
、第１フイールドの走査ラインＬ１と第２フイールドの
走査ラインＬ、との２つの走査ラインだよって構成され
る。このインターレース表示方式の場合、画像メモリに
格納されている画像データは第１フイールドと第２フイ
ールドで兼用される。
向２４８個、垂直方向２０４個の画素によって構成され
る。そして、画像表示方式がインターレース表示方式の
場合、第７図に示すように、垂直方向の１画素（Ｂ）は
、第１フイールドの走査ラインＬ１と第２フイールドの
走査ラインＬ、との２つの走査ラインだよって構成され
る。このインターレース表示方式の場合、画像メモリに
格納されている画像データは第１フイールドと第２フイ
ールドで兼用される。
上述した文字多重放送システムにおいて、各種画像表示
タイミングを制御する表示制御装置は第８図のよりに構
成される。図において、水平方向の１画素単位の表示タ
イミングを規定する表示クロックＣＰをカウントするＨ
カウンタ１ノと、このＨカウンタ１ノのカウント値をデ
コードするＨデコーダ１２によって制御される、また、
垂直方向の各種画像表示タイミングは、Ｈデコーダ１２
から出力される水平周波数の２倍の周波数をもつクロッ
ク２ＨＤをカウントとする■カウンタ１３と、このＶカ
ウンタ１３のカウント値をデコードするＶデコーダ１４
によって制御される。
タイミングを制御する表示制御装置は第８図のよりに構
成される。図において、水平方向の１画素単位の表示タ
イミングを規定する表示クロックＣＰをカウントするＨ
カウンタ１ノと、このＨカウンタ１ノのカウント値をデ
コードするＨデコーダ１２によって制御される、また、
垂直方向の各種画像表示タイミングは、Ｈデコーダ１２
から出力される水平周波数の２倍の周波数をもつクロッ
ク２ＨＤをカウントとする■カウンタ１３と、このＶカ
ウンタ１３のカウント値をデコードするＶデコーダ１４
によって制御される。
なお、上記各種画像表示タイミングの制御とは１画像表
示領域の設定タイミングや画像メモリから画像データを
読み出すための表示アドレスデータを発生するカウンタ
のクリアタイミング、つまり表示アドレスデータの発生
開始タイミングを制御することを意味する。
示領域の設定タイミングや画像メモリから画像データを
読み出すための表示アドレスデータを発生するカウンタ
のクリアタイミング、つまり表示アドレスデータの発生
開始タイミングを制御することを意味する。
しかしながら、従来の表示制御装置においては、各種画
像表示タイミングの制御が固定であるため、次のような
問題を有していた。
像表示タイミングの制御が固定であるため、次のような
問題を有していた。
すなわち、モニタにおいては、第１フイールドの走査線
Ｌ１ と第２フイールドの走査線り。
Ｌ１ と第２フイールドの走査線り。
が先の第７図に示すように互いのちょうど真中に位置す
ることはめずらしく、一般には、偏向系の特性のばらつ
き等により、第９図あるいは第１０図に示すように、一
方のフィールド（図では第２フイールド）の走査線が図
中上方向あるいは下方向に片寄ることが多い。このよう
な状態が生ずるＫもかかわらず、上記の如く、従来の表
示制御装置では、各種画像表示タイミングの制御が固定
であるため、垂直方向の１画素を構成する第１フイール
ドと第２フイールドの走査線のペアも固定である。この
ため、第９図のようにペアとなる走査線り、、Ｌ、が近
づく方向にずれた場合には１表示画像の垂部方向の揺れ
は小さくなる方向に改善されるが、第１０図のようにペ
アとなる走査線り、、Ｌ、が離れる方向にずれた場合に
は、表示画像の垂直方向の揺れが目立ってしまう。特Ｋ
、文字放送システムにおいては、画１象メモリに格納さ
れている画像データを第１フイールドと第２フイールド
で兼用しているため、走査線に第１０図のよう々ずれが
生じた場合１画像品位の低下が著しい。
ることはめずらしく、一般には、偏向系の特性のばらつ
き等により、第９図あるいは第１０図に示すように、一
方のフィールド（図では第２フイールド）の走査線が図
中上方向あるいは下方向に片寄ることが多い。このよう
な状態が生ずるＫもかかわらず、上記の如く、従来の表
示制御装置では、各種画像表示タイミングの制御が固定
であるため、垂直方向の１画素を構成する第１フイール
ドと第２フイールドの走査線のペアも固定である。この
ため、第９図のようにペアとなる走査線り、、Ｌ、が近
づく方向にずれた場合には１表示画像の垂部方向の揺れ
は小さくなる方向に改善されるが、第１０図のようにペ
アとなる走査線り、、Ｌ、が離れる方向にずれた場合に
は、表示画像の垂直方向の揺れが目立ってしまう。特Ｋ
、文字放送システムにおいては、画１象メモリに格納さ
れている画像データを第１フイールドと第２フイールド
で兼用しているため、走査線に第１０図のよう々ずれが
生じた場合１画像品位の低下が著しい。
この発明は上記の事情に対処すべくなされたもので、モ
ニタの偏向系の特性のばらつき等による第１フイールド
と第２フイールドの走査線のずれに関係なく、垂直方向
の揺れが小さく安定した表示画面を得ることができる表
示制御装置を提供することを目的とする。
ニタの偏向系の特性のばらつき等による第１フイールド
と第２フイールドの走査線のずれに関係なく、垂直方向
の揺れが小さく安定した表示画面を得ることができる表
示制御装置を提供することを目的とする。
この発明は、水平走査周波数の２倍の周波数をもつクロ
ックをカウントするカウント手段のカウント値をデコー
ドするデコード手段の最下位ビットをプログラマブルに
することにょシ、使用するモニタの偏向系の特性のばら
つき等に関係なく、垂直方向の揺れが小さく安定した表
示画面を得ることができるようにしたものである、 〔発明の実施例〕 以下、図面を参照してこの発明の一実施例を説明する。
ックをカウントするカウント手段のカウント値をデコー
ドするデコード手段の最下位ビットをプログラマブルに
することにょシ、使用するモニタの偏向系の特性のばら
つき等に関係なく、垂直方向の揺れが小さく安定した表
示画面を得ることができるようにしたものである、 〔発明の実施例〕 以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明の一実施例の構成を示す回路図である
。図において、２１はｖカウンタでらる。このＶカウン
タ２ノは水平走査周波数の２倍の周波数をもつクロック
２ＨＤをカウントするもので、そのカウント値は垂直方
向の各種画像表示タイミングを制御するための基準とな
る。インターレース表示方式の場合、１Ｖ（Ｖ：１垂直
周期）は２６２．５Ｈ（Ｈ：１水平周期）である。した
がりて、２ＨＤｔ−クロックとするＶカウンタ２ノを５
２５進のカウンタとすれば、インターレース表示となる
。
。図において、２１はｖカウンタでらる。このＶカウン
タ２ノは水平走査周波数の２倍の周波数をもつクロック
２ＨＤをカウントするもので、そのカウント値は垂直方
向の各種画像表示タイミングを制御するための基準とな
る。インターレース表示方式の場合、１Ｖ（Ｖ：１垂直
周期）は２６２．５Ｈ（Ｈ：１水平周期）である。した
がりて、２ＨＤｔ−クロックとするＶカウンタ２ノを５
２５進のカウンタとすれば、インターレース表示となる
。
２２．２３はそれぞれ、垂部方向の表示領域を示すタイ
ミング４１号ＶＤＳＥの立上り及び立ち下がジを決める
デコーダあ夛、ｖカウンタ２１のカウント値が所定の値
になったとき、セット用パルスＰ８及びリセット用パル
スＰＲｉ発生する。
ミング４１号ＶＤＳＥの立上り及び立ち下がジを決める
デコーダあ夛、ｖカウンタ２１のカウント値が所定の値
になったとき、セット用パルスＰ８及びリセット用パル
スＰＲｉ発生する。
２４は■カウンタ２１の最下位ビットＶｏに対して、ｖ
ｏが１”のとき、セットデコーダ２２及びリセットデコ
ーダ２３をイネーブルにするか、またはＯ”のときイネ
ーブルにするかという１ビツトデータを格納しておくレ
ジスタである。
ｏが１”のとき、セットデコーダ２２及びリセットデコ
ーダ２３をイネーブルにするか、またはＯ”のときイネ
ーブルにするかという１ビツトデータを格納しておくレ
ジスタである。
２５はレジスタ２４に格納されたデータに従って、■カ
ウンタ２１の最下位ビット■。の値を変換する排他論理
和回路である。
ウンタ２１の最下位ビット■。の値を変換する排他論理
和回路である。
２６は、垂直方向の表示アドレスデータＡＹを発生する
Ｙカウンタ２フをクリアするクリア回路でおる。このク
リア回路２６はＤフリップフロン１回路２６１，２６２
，２６３、ノア回路２６４、インバータ２６５から成シ
、上記セットデコーダ２２から出力されるセット用パル
スＰ８及び水平走査周波数をもつクロックＨＤ。
Ｙカウンタ２フをクリアするクリア回路でおる。このク
リア回路２６はＤフリップフロン１回路２６１，２６２
，２６３、ノア回路２６４、インバータ２６５から成シ
、上記セットデコーダ２２から出力されるセット用パル
スＰ８及び水平走査周波数をもつクロックＨＤ。
それに上記クロック２ＨＤを使って、上記Ｙカウンタ２
７のクリア信号ＹＣＬＲを発生する。
７のクリア信号ＹＣＬＲを発生する。
ナンド回路２８．２９はそれぞれ、上記セットデコーダ
２２、リセットデコーダ２３の出力から雑音成分を除去
するものである。
２２、リセットデコーダ２３の出力から雑音成分を除去
するものである。
３０は上記垂直方向の画像表示領域を示すタイミング信
号ＶＤＳＥを出力するタイミング信号発生回路である。
号ＶＤＳＥを出力するタイミング信号発生回路である。
このタイミング信号発生回路３０は、ＲＳフリップフロ
ップ回路３０１とＤフリップフロラプ回路３０２，３０
３によって構成される。Ｒ８フリッププロップ回路ｊ
０１は上記セットデコーダ２２から出力されるセットパ
ルスによってセットされ、リセットデコーダ２３から出
力されるリセットパルスによってリセットされることに
よフ、上記タイミング信号ＶＤＳＢを得る。Ｄフリップ
フロラプ回路３０２．３０３はこのようにして得られた
タイミング信号ＶＤＳＢをクロックＨＤＫ同期させるた
めのタイミング合わせのために設けられる。
ップ回路３０１とＤフリップフロラプ回路３０２，３０
３によって構成される。Ｒ８フリッププロップ回路ｊ
０１は上記セットデコーダ２２から出力されるセットパ
ルスによってセットされ、リセットデコーダ２３から出
力されるリセットパルスによってリセットされることに
よフ、上記タイミング信号ＶＤＳＢを得る。Ｄフリップ
フロラプ回路３０２．３０３はこのようにして得られた
タイミング信号ＶＤＳＢをクロックＨＤＫ同期させるた
めのタイミング合わせのために設けられる。
上記セットデコーダ２２は第２図のように構成サレ、入
力値Ｉ″ｖ、■、■、■、■、ｖ４Ｖ、 Ｖ、 Ｖ、
Ｖ、／”が００００１１１００１”（１０進数で５７）
のときセットパルスＰ８を出力するようになりでいる。
力値Ｉ″ｖ、■、■、■、■、ｖ４Ｖ、 Ｖ、 Ｖ、
Ｖ、／”が００００１１１００１”（１０進数で５７）
のときセットパルスＰ８を出力するようになりでいる。
上記リセットデコーダ２３け第・３図のように構成され
、入力値”ｖ、ｖ、ｖ、ｖ６ｖ、ｖ４Ｖ、Ｖ、Ｖ、Ｖ、
／”が”０１１１０１０００１″（１０進数で４６５）
のとき、リセットパルスＰＲを出力するようになってい
る。
、入力値”ｖ、ｖ、ｖ、ｖ６ｖ、ｖ４Ｖ、Ｖ、Ｖ、Ｖ、
／”が”０１１１０１０００１″（１０進数で４６５）
のとき、リセットパルスＰＲを出力するようになってい
る。
上記のように構成された本実施例の動作を説明する。
まず、レジスタ２４に１０”をセットした場合を説明す
る。このとき、排他的論理和回路２５の出力Ｖ、／ば、
■カウンタ２１の最下位ビットＶ。が′１”のとき１”
となシ、０”のときＯ”となる。これにより、Ｖカウン
タ２１のカウント値″ｖ、ｖｓｖ、ｖ、ｖ、ｖ４ｖ、
ｖ、 ｖ、 ｖｏ”が”００００１１１００１″（１０
進数で５７）のとき、セットデコーダ２２からセット用
パルスＰ８が出力される。このときの各部のタイミング
チャートを第４図に示す。第４図から明らかな如く、レ
ジスタ２４だ′０″をセットした場合は、タイミング信
号ＶＤＳＥやクリア信号ＹＣＬＲは第１フィールドＦ１
の方が第２フイールドＦ２よりも７ア「（但しｓ ｆ
Ｈは水平走査周波数）分だけ進んだ状態となる。この場
合、垂直方向の１画素は先の第７図に示すように、第１
フイールドＦ１の走査線Ｌｔ とその下にくる第２フイ
ールドＦ２の走査線り、によって構成される。したがっ
て、使用するモニタの偏向系が先の第９図に示すような
特性をもっている場合は、２踵の走査線り、、Ｌ、で兼
用され石側像データの垂直方向の表示位置の間隔が小さ
く、表示画面の垂直方向の揺れが小さいものとなる。一
方、使用するモニタの偏向系が先の第１０図に示すよう
な特性をもっている場合には、画像データの表示位置の
垂直方向の間隔が大きく、表示画面の垂直方向の揺れも
大きくなる。
る。このとき、排他的論理和回路２５の出力Ｖ、／ば、
■カウンタ２１の最下位ビットＶ。が′１”のとき１”
となシ、０”のときＯ”となる。これにより、Ｖカウン
タ２１のカウント値″ｖ、ｖｓｖ、ｖ、ｖ、ｖ４ｖ、
ｖ、 ｖ、 ｖｏ”が”００００１１１００１″（１０
進数で５７）のとき、セットデコーダ２２からセット用
パルスＰ８が出力される。このときの各部のタイミング
チャートを第４図に示す。第４図から明らかな如く、レ
ジスタ２４だ′０″をセットした場合は、タイミング信
号ＶＤＳＥやクリア信号ＹＣＬＲは第１フィールドＦ１
の方が第２フイールドＦ２よりも７ア「（但しｓ ｆ
Ｈは水平走査周波数）分だけ進んだ状態となる。この場
合、垂直方向の１画素は先の第７図に示すように、第１
フイールドＦ１の走査線Ｌｔ とその下にくる第２フイ
ールドＦ２の走査線り、によって構成される。したがっ
て、使用するモニタの偏向系が先の第９図に示すような
特性をもっている場合は、２踵の走査線り、、Ｌ、で兼
用され石側像データの垂直方向の表示位置の間隔が小さ
く、表示画面の垂直方向の揺れが小さいものとなる。一
方、使用するモニタの偏向系が先の第１０図に示すよう
な特性をもっている場合には、画像データの表示位置の
垂直方向の間隔が大きく、表示画面の垂直方向の揺れも
大きくなる。
次に、レジスタ２４に′１″をセットした場合について
説明する。この場合、排他的論理和回路２５の出力ｖ０
′はＶカウンタ２１の最下位ビットｖ０が０”のとき′
１″となシ、′″ｌ″のとき′０”となる。これによシ
、Ｖカウンタ２１のカウント値”ｖ、ｖ、ｖ、ｖ、ｖ、
ｖ。
説明する。この場合、排他的論理和回路２５の出力ｖ０
′はＶカウンタ２１の最下位ビットｖ０が０”のとき′
１″となシ、′″ｌ″のとき′０”となる。これによシ
、Ｖカウンタ２１のカウント値”ｖ、ｖ、ｖ、ｖ、ｖ、
ｖ。
Ｖ、 ＶＩＶ。″が”００００１１１０００″（１０進
数５６）のとき、セットデコーダ２２からセットパルス
Ｐ８が出力される。このときの各部のタイミングチャー
トを第５図に示す。
数５６）のとき、セットデコーダ２２からセットパルス
Ｐ８が出力される。このときの各部のタイミングチャー
トを第５図に示す。
第５図から明らかな如く、レジスタ２４に１”をセット
した場合は、タイミング信号ＶＤ８Ｅやクリア信号ＹＣ
ＬＲは、′０″′をセットする場合とは逆に、第１フイ
ールドＦ１よシ第２フ、 １ イールドＦ２の方か１アＴだけ進んだ状態となる。この
場合、垂直方向の１画素は、第６図に示すように、第１
フイールド）１の走査線り。
した場合は、タイミング信号ＶＤ８Ｅやクリア信号ＹＣ
ＬＲは、′０″′をセットする場合とは逆に、第１フイ
ールドＦ１よシ第２フ、 １ イールドＦ２の方か１アＴだけ進んだ状態となる。この
場合、垂直方向の１画素は、第６図に示すように、第１
フイールド）１の走査線り。
とその上にくる第２フイールドＦ２の走査線り、によっ
て構成される。したがって、使用するモニタの偏向系が
先の第９図に示すような特性をもつている場合には、２
種の走査線Ｌ１＋Ｌ、で兼用される画像データの垂直方
向の表示位置の間隔が大きく、表示画面の垂直方向の揺
れが太きくなる。一方、使用するモニタの偏向系が先の
第１０図に示すような特性をもっている場合には１画像
データの表示位置の垂直方向の間隔が小さくなるため、
表示画面の垂直方向の揺れが小さくなる方向に改善され
る。
て構成される。したがって、使用するモニタの偏向系が
先の第９図に示すような特性をもつている場合には、２
種の走査線Ｌ１＋Ｌ、で兼用される画像データの垂直方
向の表示位置の間隔が大きく、表示画面の垂直方向の揺
れが太きくなる。一方、使用するモニタの偏向系が先の
第１０図に示すような特性をもっている場合には１画像
データの表示位置の垂直方向の間隔が小さくなるため、
表示画面の垂直方向の揺れが小さくなる方向に改善され
る。
以上から、使用するモニタの偏向系の特性に応じてレジ
スタ２４にセットするデータの値を決めれば、垂直方向
の１画素を構成する第１フイールドＦ１と第２フイール
ドＦ２の走査線り、、Ｌ、のベアをその垂直方向の間隔
の小さいものを選ぶことができる。したがって、使用す
るモニタの偏向系の特性によらず、垂直方向の揺れが小
さく安定した誹表示チ画面を得ることができる。
スタ２４にセットするデータの値を決めれば、垂直方向
の１画素を構成する第１フイールドＦ１と第２フイール
ドＦ２の走査線り、、Ｌ、のベアをその垂直方向の間隔
の小さいものを選ぶことができる。したがって、使用す
るモニタの偏向系の特性によらず、垂直方向の揺れが小
さく安定した誹表示チ画面を得ることができる。
なお、この発明は先の実施例に限定されるものではない
。
。
例えば、先の実施例において、レジスタ２４及び排、他
的論理和回路２５は、セットデコーダ２２にＶカウンタ
２１の最下位ビットｖ。の反転出力を与えるか非反転出
力を与えるかを切シ換えているものである。このような
構成は、例えば、上記最下位ビットｖ０をインバータに
通したものと通さないものをスイッ′ｆによりて択一的
に選択するようＩｃ構成してもよい。
的論理和回路２５は、セットデコーダ２２にＶカウンタ
２１の最下位ビットｖ。の反転出力を与えるか非反転出
力を与えるかを切シ換えているものである。このような
構成は、例えば、上記最下位ビットｖ０をインバータに
通したものと通さないものをスイッ′ｆによりて択一的
に選択するようＩｃ構成してもよい。
この他にも発明の要旨を逸脱しない範囲で種々様々菱形
実施可能なことは勿論である。
実施可能なことは勿論である。
このようにこの発明によれば、モニタの偏向系の特性の
ばらつき等による第１フイールドと第２フイールドの走
査線のずれに関係なく、垂直方向の揺れが小さく安定し
た表示画面を得る、仁とができる。
ばらつき等による第１フイールドと第２フイールドの走
査線のずれに関係なく、垂直方向の揺れが小さく安定し
た表示画面を得る、仁とができる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図及び第３図は第１図に示すセットデコーダ２２及びリ
セットデコーダ２３の具体的構成の一例を示す回路図、
第４図及び第５図は第１図の動作を説明するだめのタイ
ミングチャート、第６図は第１図の動作の一例を説明す
るための画面構成図、第７図はインターレース表示方式
を説明するだめの画面構成図、第８図は従来の表示制御
装置を示すブロック図、第９図及び第１０図は走査線の
ずれを示す画面構成図である。 ２１・・・■カウンタ、２２・・・セットデコーダ、２
３・・・リセットデコーダ、２４・・・レジスタ、２５
・・・排他的論理和回路、２６・・・リセット回路、２
７・・・Ｙカウンタ、２８．２９・・・ナンド回路、３
０・・・タイミング発生回路。 出願人代理人 弁理士 鈴 江 武 彦Ｖ締■
２■３■４ｖ５ｖ６■７ｖ８ｖ９Ｍ２図 ｖ晶Ｖ２Ｖ３Ｖ４Ｖ５Ｖ６Ｖ７ＶＢＶｇ第３図
図及び第３図は第１図に示すセットデコーダ２２及びリ
セットデコーダ２３の具体的構成の一例を示す回路図、
第４図及び第５図は第１図の動作を説明するだめのタイ
ミングチャート、第６図は第１図の動作の一例を説明す
るための画面構成図、第７図はインターレース表示方式
を説明するだめの画面構成図、第８図は従来の表示制御
装置を示すブロック図、第９図及び第１０図は走査線の
ずれを示す画面構成図である。 ２１・・・■カウンタ、２２・・・セットデコーダ、２
３・・・リセットデコーダ、２４・・・レジスタ、２５
・・・排他的論理和回路、２６・・・リセット回路、２
７・・・Ｙカウンタ、２８．２９・・・ナンド回路、３
０・・・タイミング発生回路。 出願人代理人 弁理士 鈴 江 武 彦Ｖ締■
２■３■４ｖ５ｖ６■７ｖ８ｖ９Ｍ２図 ｖ晶Ｖ２Ｖ３Ｖ４Ｖ５Ｖ６Ｖ７ＶＢＶｇ第３図
Claims (1)
- 【特許請求の範囲】 水平周波数の２倍の周波数をもつクロックをカウントす
るカウント手段と、 このカウント手段のカウント値をデコードするデコード
手段と、 このデコード手段のデコード出力に従って垂直方向の表
示アドレスデータの発生開始タイミングを示すタイミン
グ信号と垂直方向の画像表示領域を示すタイミング信号
を得るタイミング信号生成手段と、 上記カウント手段の最下位ビットを上記デコード手段に
供給するに当って、該最下位ビットの非反転出力及び反
転出力のどちらか一方を択一的に供給可能なデータ切換
え手段とを具備した表示制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159340A JPS6219890A (ja) | 1985-07-19 | 1985-07-19 | 表示制御装置 |
| US06/886,428 US4788540A (en) | 1985-02-20 | 1986-07-17 | Raster scan image data display controller including means for reducing flickering |
| DE19863624191 DE3624191A1 (de) | 1985-07-19 | 1986-07-17 | Steuerung fuer eine rasterbildanzeige mit einer einrichtung zur flimmerreduzierung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159340A JPS6219890A (ja) | 1985-07-19 | 1985-07-19 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6219890A true JPS6219890A (ja) | 1987-01-28 |
Family
ID=15691693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159340A Pending JPS6219890A (ja) | 1985-02-20 | 1985-07-19 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4788540A (ja) |
| JP (1) | JPS6219890A (ja) |
| DE (1) | DE3624191A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144445A (en) * | 1989-12-26 | 1992-09-01 | Sanyo Electric Co., Ltd. | Solid-state image pickup apparatus having a plurality of photoelectric transducers arranged in a matrix |
| US5745101A (en) * | 1991-02-14 | 1998-04-28 | Canon Kabushiki Kaisha | Method and apparatus for controlling image display |
| US5257103A (en) * | 1992-02-05 | 1993-10-26 | Nview Corporation | Method and apparatus for deinterlacing video inputs |
| TW376495B (en) * | 1994-05-17 | 1999-12-11 | Sega Enterprises Kk | Method and device for outputting image |
| KR0170621B1 (ko) * | 1995-05-15 | 1999-03-30 | 김광호 | 라스터 조절 회로 |
| US6104440A (en) * | 1996-03-08 | 2000-08-15 | Fuji Photo Optical Co., Ltd. | Prompter eliminating phase shift in sub-carriers |
| US5745106A (en) * | 1997-01-15 | 1998-04-28 | Chips & Technologies, Inc. | Apparatus and method for automatic measurement of ring oscillator frequency |
| US6346970B1 (en) | 1998-08-12 | 2002-02-12 | Focus Enhancements, Inc. | Two-dimensional adjustable flicker filter |
| JP4172096B2 (ja) | 1999-06-14 | 2008-10-29 | 三菱電機株式会社 | 画像信号発生装置、画像表示装置および画像表示装置の制御方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445114A (en) * | 1979-01-15 | 1984-04-24 | Atari, Inc. | Apparatus for scrolling a video display |
| JPS5714067A (en) * | 1980-07-01 | 1982-01-25 | Canon Inc | Printing device |
| JPS5745782A (en) * | 1980-09-02 | 1982-03-15 | Sony Corp | Flicker preventing circuit |
| DE3147617A1 (de) * | 1981-12-02 | 1983-06-09 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Monitor |
| NL8303347A (nl) * | 1983-09-30 | 1985-04-16 | Philips Nv | Schakeling voor het opwekken van een stuursignaal voor de rasterafbuiging in een beeldweergeefinrichting. |
| US4649378A (en) * | 1983-11-18 | 1987-03-10 | Sperry Corporation | Binary character generator for interlaced CRT display |
-
1985
- 1985-07-19 JP JP60159340A patent/JPS6219890A/ja active Pending
-
1986
- 1986-07-17 DE DE19863624191 patent/DE3624191A1/de active Granted
- 1986-07-17 US US06/886,428 patent/US4788540A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4788540A (en) | 1988-11-29 |
| DE3624191A1 (de) | 1987-01-29 |
| DE3624191C2 (ja) | 1990-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000338925A (ja) | 映像表示装置 | |
| JPS6061796A (ja) | 表示装置 | |
| JPH088674B2 (ja) | 表示装置 | |
| JPS6219890A (ja) | 表示制御装置 | |
| JPH01152497A (ja) | 画像表示装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH0267879A (ja) | 映像信号処理回路 | |
| KR100380991B1 (ko) | 비디오데이터에대한타이밍신호제공용제어기 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| US4903127A (en) | Field generator with incomplete line correction | |
| JPH0543565Y2 (ja) | ||
| KR100208374B1 (ko) | 영상신호처리 시스템에서 유효화면크기 가변회로 | |
| JPH0313178A (ja) | 垂直ブランキング信号発生回路 | |
| KR0123726B1 (ko) | 듀얼방송겸용 액정 디스플레이 제어 장치 | |
| JPH02261275A (ja) | 同期信号発生装置 | |
| JP2925669B2 (ja) | 同期信号発生装置 | |
| JP3109897B2 (ja) | マトリクス表示装置 | |
| JPS6133303B2 (ja) | ||
| JPS6021088A (ja) | Ｃｒｔ制御装置 | |
| JPS6388975A (ja) | 映像処理回路 | |
| JPH0817494B2 (ja) | マトリクス液晶表示体の駆動回路 | |
| JPH0795544A (ja) | 文字放送装置 | |
| JPS60200288A (ja) | 表示装置 | |
| JPS6160088A (ja) | 画像表示装置 |