JPS6388975A - 映像処理回路 - Google Patents
映像処理回路Info
- Publication number
- JPS6388975A JPS6388975A JP23389286A JP23389286A JPS6388975A JP S6388975 A JPS6388975 A JP S6388975A JP 23389286 A JP23389286 A JP 23389286A JP 23389286 A JP23389286 A JP 23389286A JP S6388975 A JPS6388975 A JP S6388975A
- Authority
- JP
- Japan
- Prior art keywords
- output
- memory
- field memory
- screen
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業−にの利用分野]
この)S−案は1画面用の映像信号を複数表示器で1画
像を現すように複数の映像信号に簡易的に走査変換する
映像信号を処理する回路に関するものである。
像を現すように複数の映像信号に簡易的に走査変換する
映像信号を処理する回路に関するものである。
[従来の技術及び問題点]
従来ビデオモニタ等の表示器を縦横に並べて1画像を拡
大、表示する場合、高機能を狙って、各表示器の画面ご
とにフィールドメモリを持つものがあったが、非常に高
価である。従って、lフィールド分データを記憶するフ
ィールドメモリ1つで各画面に対応できれば、大幅なコ
ストダウンと回路部品の簡略化が可能である。これを満
足するフィールドメモリの構成として、複数出力ボート
を持つメモリが考えられる。例えば、表示画面が4つの
場合、異なる4つのアドレスのデータを同時に読み出し
て、それぞれの表示器に表示すればよい。しかし、ビデ
オ信号は非常に高速であり、このようなフィールドメモ
リは回路が複雑になって構成が難しい。また表示画面が
例えば9画面になった場合には、簡単には対応できなか
った。
大、表示する場合、高機能を狙って、各表示器の画面ご
とにフィールドメモリを持つものがあったが、非常に高
価である。従って、lフィールド分データを記憶するフ
ィールドメモリ1つで各画面に対応できれば、大幅なコ
ストダウンと回路部品の簡略化が可能である。これを満
足するフィールドメモリの構成として、複数出力ボート
を持つメモリが考えられる。例えば、表示画面が4つの
場合、異なる4つのアドレスのデータを同時に読み出し
て、それぞれの表示器に表示すればよい。しかし、ビデ
オ信号は非常に高速であり、このようなフィールドメモ
リは回路が複雑になって構成が難しい。また表示画面が
例えば9画面になった場合には、簡単には対応できなか
った。
[問題点を解決するための手段]
この発明は従来のものの困難さを簡単な構成で達成する
ために成されたもので、第2図(イ)の入力画面と、第
2図(ロ)の出力画面との概念的な図に示すように、入
力と出力とでは情報量は全く同じであるので、フィール
ドメモリの入力出力を共に1ボートとし、出力ボートか
らデータを各画面用に時分割で読み出す。その時分割に
同期してそのデータを複数出力に切り替える。また、第
2図(ロ)に示すように、各表示器用の出力には同じデ
ータを複数回使用するので、何回でも読み出し可能なバ
ッファメモリ(IIメモリ)を各画面ごとに具備する。
ために成されたもので、第2図(イ)の入力画面と、第
2図(ロ)の出力画面との概念的な図に示すように、入
力と出力とでは情報量は全く同じであるので、フィール
ドメモリの入力出力を共に1ボートとし、出力ボートか
らデータを各画面用に時分割で読み出す。その時分割に
同期してそのデータを複数出力に切り替える。また、第
2図(ロ)に示すように、各表示器用の出力には同じデ
ータを複数回使用するので、何回でも読み出し可能なバ
ッファメモリ(IIメモリ)を各画面ごとに具備する。
すなわち、この発明は1系統のフィールドメモリで複数
の画面出力を得るとともに、縦横の画面数の変更にら簡
単に対応できる表示制御方式のスキャンコンバータを含
む映像処理回路を提供することを目的としている。
の画面出力を得るとともに、縦横の画面数の変更にら簡
単に対応できる表示制御方式のスキャンコンバータを含
む映像処理回路を提供することを目的としている。
[実施例コ
この発明の1実施例を図に基づいて説明する。
第1図において、Iは映像信号の1/2フレームである
1フイ一ルド分を記憶するフィールドメモリ、2は信号
をフィールドメモリlに書き込むためのアドレス発生器
、3は縦横の画面の拡大率を人力してフィールドメモリ
lの読み出しから最終出力までをコントロールする読み
出し制御回路、4は各画面用の読み出しアドレスを多重
化するアドレスマルチプレクサ、5a〜5dはフィール
ドメモリ■から各画面用の信号を読み出すためのアドレ
ス発生器、6はフィールドメモリ1から読み出した信号
を対応する画面用に分配するための分配スイッチ、7a
〜7dは最大でI I−I分の信号を記憶するI]メモ
リである。
1フイ一ルド分を記憶するフィールドメモリ、2は信号
をフィールドメモリlに書き込むためのアドレス発生器
、3は縦横の画面の拡大率を人力してフィールドメモリ
lの読み出しから最終出力までをコントロールする読み
出し制御回路、4は各画面用の読み出しアドレスを多重
化するアドレスマルチプレクサ、5a〜5dはフィール
ドメモリ■から各画面用の信号を読み出すためのアドレ
ス発生器、6はフィールドメモリ1から読み出した信号
を対応する画面用に分配するための分配スイッチ、7a
〜7dは最大でI I−I分の信号を記憶するI]メモ
リである。
次に、動作について第2図及び第3図を参考にして説明
する。入力信号は映像信号から分離された輝度信号又は
色信号のデジタル信号である。この人力信号は書き込み
アドレス発生器4によって垂直同期信号Vsync、水
平同期信号Hs y nC及びシステムクロックから各
画素ごとにアドレスが計算され、そのアドレスに従って
規則正しくフィールドメモリlに書き込まれる。
する。入力信号は映像信号から分離された輝度信号又は
色信号のデジタル信号である。この人力信号は書き込み
アドレス発生器4によって垂直同期信号Vsync、水
平同期信号Hs y nC及びシステムクロックから各
画素ごとにアドレスが計算され、そのアドレスに従って
規則正しくフィールドメモリlに書き込まれる。
さらに、フィールドメモリlの読み出しについて説明す
る。ここで出力を4画面とした場合の例で示す。フィー
ルドメモリlに第2図(イ)に示すような画素データA
−X(実際には極めて多数の画素である)が記憶されて
いるとする。出力としては第2図(ロ)に示すようなデ
ータを得られればよい。そこで、フィールドメモリlに
第3図イに示す読み出しアドレスを時系列に与える。こ
れは各画面に対応した読み出しアドレス発生器5a〜5
d個々から出力されるアドレスをアドレスマルチプレク
サ4により多重化したものであり、第3図(イ)では説
明のため実アドレスではなく画素データ名で示している
ので、これをフィールドメモリlから読み出される画素
データと見ることらできる。ここで、各読み出しアドレ
ス発生器5a〜5dは垂直同期信号Vsyncによって
初期化され、対応する画面ごとにそれぞれ独立したアド
レスを常時発生している。次に、読み出しアドレスをア
ドレスマルチプレクサで多重化した場合と全く逆の動作
が分配スイッチ6で行われる。
る。ここで出力を4画面とした場合の例で示す。フィー
ルドメモリlに第2図(イ)に示すような画素データA
−X(実際には極めて多数の画素である)が記憶されて
いるとする。出力としては第2図(ロ)に示すようなデ
ータを得られればよい。そこで、フィールドメモリlに
第3図イに示す読み出しアドレスを時系列に与える。こ
れは各画面に対応した読み出しアドレス発生器5a〜5
d個々から出力されるアドレスをアドレスマルチプレク
サ4により多重化したものであり、第3図(イ)では説
明のため実アドレスではなく画素データ名で示している
ので、これをフィールドメモリlから読み出される画素
データと見ることらできる。ここで、各読み出しアドレ
ス発生器5a〜5dは垂直同期信号Vsyncによって
初期化され、対応する画面ごとにそれぞれ独立したアド
レスを常時発生している。次に、読み出しアドレスをア
ドレスマルチプレクサで多重化した場合と全く逆の動作
が分配スイッチ6で行われる。
すなわちフィールドメモリ1から読み出されたデータは
各画面用の画素が多重化されているので、これを各画面
に対応するHメモリ7a〜7dに振り分けられる。これ
を第3図(ロ)〜(ホ)に示すが分配スイッチ6はI
Hで)Iメモリ7a、7bに交互に出力し、次の11.
1でIIメモリ7c、7dに交互に出力し、また次の1
■■でHメモリ7a。
各画面用の画素が多重化されているので、これを各画面
に対応するHメモリ7a〜7dに振り分けられる。これ
を第3図(ロ)〜(ホ)に示すが分配スイッチ6はI
Hで)Iメモリ7a、7bに交互に出力し、次の11.
1でIIメモリ7c、7dに交互に出力し、また次の1
■■でHメモリ7a。
7bに交互に出力する、という動作を繰り返し行う。
そこで、I■メモリ7a〜7dに振り分けられた画素デ
ータは第3図(へ)〜(す)に示すよ゛うに1/2のス
ピードのり[lツクでかつI II分2回読み出すこと
で横2倍縦2倍に拡大された画面用の信号が得られる。
ータは第3図(へ)〜(す)に示すよ゛うに1/2のス
ピードのり[lツクでかつI II分2回読み出すこと
で横2倍縦2倍に拡大された画面用の信号が得られる。
ここで用いたI(メモリ7a〜7dは容量が最大でI
11分のP I F O(F 1rst−1n−Fir
st−Out)形式のメモリで占き込み、読み出しのク
ロックが独立して人力され、第3図(ロ)〜(す)に↑
印で示しているように8(Sき込み及び読み出しのリセ
ットも可能である。また分配スイツチ6も実際にはこの
Hメモリのライトイネーブル端子に切り替え信号を供給
して代替えできる。
11分のP I F O(F 1rst−1n−Fir
st−Out)形式のメモリで占き込み、読み出しのク
ロックが独立して人力され、第3図(ロ)〜(す)に↑
印で示しているように8(Sき込み及び読み出しのリセ
ットも可能である。また分配スイツチ6も実際にはこの
Hメモリのライトイネーブル端子に切り替え信号を供給
して代替えできる。
なお、出力画面のオーバスキャンなどにより、拡大画面
の絵柄のつながりが悪い場合が考えられるが、この場合
は読み出しアドレス発生器5a〜5dの初期値を変更す
ることで、容易に位置合わせができる。
の絵柄のつながりが悪い場合が考えられるが、この場合
は読み出しアドレス発生器5a〜5dの初期値を変更す
ることで、容易に位置合わせができる。
以上の映像処理の説明で、4画面以外の場合の動作も明
らかであるが、例えば3X3=9画面の場合の動作を簡
単に説明する。まずフィールドメモリの読み出しは最初
のIHに上の3画面分、次の11−■に真中の3画面分
、その次のl Hに下の3両面分といった順序で繰り返
し行い、トIメモリの読み出しはクロックが1/3のス
ピードで3回繰り返し行うことになる。ここで4画面の
場合と比較して、追加される回路は各画面に対応した読
み出しアドレス発生器とト■メモリだけである。また画
面を何倍に拡大するかは第1図の読み出し制御回路3に
与えるが、縦横それぞれの拡大率は上記実施例のように
同じである必要はなく、互いに独立に設定でき、読み出
しアドレス発生器及び■]メモリの個数に関係なく設定
できる。これは例えば9画面のうら4画面だけを使って
拡大を行ったり、拡大率を上げて入力画像の1部分だけ
を大きく拡大したり、あるいは縦長、横長に拡大するな
どのことが簡単にできることを示している。
らかであるが、例えば3X3=9画面の場合の動作を簡
単に説明する。まずフィールドメモリの読み出しは最初
のIHに上の3画面分、次の11−■に真中の3画面分
、その次のl Hに下の3両面分といった順序で繰り返
し行い、トIメモリの読み出しはクロックが1/3のス
ピードで3回繰り返し行うことになる。ここで4画面の
場合と比較して、追加される回路は各画面に対応した読
み出しアドレス発生器とト■メモリだけである。また画
面を何倍に拡大するかは第1図の読み出し制御回路3に
与えるが、縦横それぞれの拡大率は上記実施例のように
同じである必要はなく、互いに独立に設定でき、読み出
しアドレス発生器及び■]メモリの個数に関係なく設定
できる。これは例えば9画面のうら4画面だけを使って
拡大を行ったり、拡大率を上げて入力画像の1部分だけ
を大きく拡大したり、あるいは縦長、横長に拡大するな
どのことが簡単にできることを示している。
さらに、他の実施例としてフィールドメモリを2個用い
る例を説明する。これはフィールドメモリを1個のみで
行うと、出力画面によっては1フイールド萌の画素と新
しい画素とが混在するという不都合かあるので、これを
避けるため、フィールドメモリを2個用いて書き込み/
読み出しのバンク切り替えを行ってデータの混在を避け
る方法である。
る例を説明する。これはフィールドメモリを1個のみで
行うと、出力画面によっては1フイールド萌の画素と新
しい画素とが混在するという不都合かあるので、これを
避けるため、フィールドメモリを2個用いて書き込み/
読み出しのバンク切り替えを行ってデータの混在を避け
る方法である。
また、第1図ではカラー映像信号の輝度信号又は色信号
ごとにそれぞれ4分配する例を示しているが、フィール
ドメモリ及びHメモリをその信号分だけ増加すればよく
、メモリ以外の制御回路は共用できる。
ごとにそれぞれ4分配する例を示しているが、フィール
ドメモリ及びHメモリをその信号分だけ増加すればよく
、メモリ以外の制御回路は共用できる。
[発明の効果]
以上のように、この発明によればI系統のフィールドメ
モリと出力画面数分の読み出しアドレス発生器とHメモ
リとを備えて、入力画像を縦横に拡大しかつ絵のつなが
りのよい1体化した画像が複数画面に得られる。またこ
れにより任意の出力画面数にも容易に対応できる。
モリと出力画面数分の読み出しアドレス発生器とHメモ
リとを備えて、入力画像を縦横に拡大しかつ絵のつなが
りのよい1体化した画像が複数画面に得られる。またこ
れにより任意の出力画面数にも容易に対応できる。
第1図はこの発明の一実施例による映像処理回路を示す
ブロック図、第2図はこの発明を説明するための概念図
、第3図はこの発明の詳細な説明のためのタイミングチ
ャートである。 l−−フィールドメモリ 5a〜5d−一読み出しアドレス発生器6一一分配スイ
ッチ 7a〜7d −−11メモリ
ブロック図、第2図はこの発明を説明するための概念図
、第3図はこの発明の詳細な説明のためのタイミングチ
ャートである。 l−−フィールドメモリ 5a〜5d−一読み出しアドレス発生器6一一分配スイ
ッチ 7a〜7d −−11メモリ
Claims (1)
- 書き込み/読み出しされるフィールドメモリと、このフ
ィールドメモリを読み出しするための複数の読み出しア
ドレス発生器と、前記フィールドメモリの読み出しデー
タを時系列に複数出力に切り替えるスイッチと、このス
イッチの出力のそれぞれに接続される1H(1水平走査
期間)メモリとを備えた映像処理回路であって、1画面
の映像信号を縦及び横方向に配置された複数画面に画像
の拡大画面を表示できるように走査変換したことを特徴
とする映像処理回路
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61233892A JPH0628428B2 (ja) | 1986-10-01 | 1986-10-01 | 映像処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61233892A JPH0628428B2 (ja) | 1986-10-01 | 1986-10-01 | 映像処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6388975A true JPS6388975A (ja) | 1988-04-20 |
JPH0628428B2 JPH0628428B2 (ja) | 1994-04-13 |
Family
ID=16962199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61233892A Expired - Lifetime JPH0628428B2 (ja) | 1986-10-01 | 1986-10-01 | 映像処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0628428B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03120584A (ja) * | 1989-10-04 | 1991-05-22 | Sanyo Electric Co Ltd | 多画面表示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59110287A (ja) * | 1982-12-16 | 1984-06-26 | Fujitsu Ltd | 大型表示装置 |
JPS59135496A (ja) * | 1983-01-17 | 1984-08-03 | 辰巳電子工業株式会社 | 複数の表示装置を用いた連続画面表示装置 |
-
1986
- 1986-10-01 JP JP61233892A patent/JPH0628428B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59110287A (ja) * | 1982-12-16 | 1984-06-26 | Fujitsu Ltd | 大型表示装置 |
JPS59135496A (ja) * | 1983-01-17 | 1984-08-03 | 辰巳電子工業株式会社 | 複数の表示装置を用いた連続画面表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03120584A (ja) * | 1989-10-04 | 1991-05-22 | Sanyo Electric Co Ltd | 多画面表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0628428B2 (ja) | 1994-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2558236B2 (ja) | 画像変換メモリ装置 | |
JPH02999A (ja) | 静止画編集装置 | |
US6144414A (en) | Image recording and reproduction apparatus | |
US5138307A (en) | Display device for multi moving pictures | |
JPS62142476A (ja) | テレビジョン受像機 | |
AU598678B2 (en) | Apparatus and method for video signal image processing under control of a data processing system | |
JPS63193180A (ja) | 映像表示装置 | |
US4888643A (en) | Special effect apparatus | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
CA2017600C (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
JPS6194479A (ja) | 表示装置 | |
CA2105131C (en) | Image processing apparatus | |
US5023602A (en) | Raster graphical display apparatus | |
JPS6388975A (ja) | 映像処理回路 | |
JPH01109890A (ja) | デマルチプレクサ | |
KR920002048B1 (ko) | 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법 | |
JPH03236097A (ja) | 画像表示方法および装置 | |
KR960012486B1 (ko) | 디지탈 방식 화상처리장치의 주사방식 전환장치 | |
KR900000538B1 (ko) | 멀티비젼시스템의 콘트롤러 | |
KR100208374B1 (ko) | 영상신호처리 시스템에서 유효화면크기 가변회로 | |
JP2994928B2 (ja) | ビデオプリンタ | |
JPS62284592A (ja) | 液晶表示装置 | |
JPH02230421A (ja) | 画像入力及び出力装置 | |
JPH0469908B2 (ja) | ||
JPH01185074A (ja) | 画像拡大装置 |