KR100380991B1 - 비디오데이터에대한타이밍신호제공용제어기 - Google Patents

비디오데이터에대한타이밍신호제공용제어기 Download PDF

Info

Publication number
KR100380991B1
KR100380991B1 KR1019970700462A KR19970700462A KR100380991B1 KR 100380991 B1 KR100380991 B1 KR 100380991B1 KR 1019970700462 A KR1019970700462 A KR 1019970700462A KR 19970700462 A KR19970700462 A KR 19970700462A KR 100380991 B1 KR100380991 B1 KR 100380991B1
Authority
KR
South Korea
Prior art keywords
sequence
image data
synchronization signal
image
signal
Prior art date
Application number
KR1019970700462A
Other languages
English (en)
Other versions
KR970705298A (ko
Inventor
노만 제임스 조단
존 마이클 아크볼드
Original Assignee
오스트레일리안 리서치 앤드 디자인 코포레이션 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스트레일리안 리서치 앤드 디자인 코포레이션 피티와이 리미티드 filed Critical 오스트레일리안 리서치 앤드 디자인 코포레이션 피티와이 리미티드
Publication of KR970705298A publication Critical patent/KR970705298A/ko
Application granted granted Critical
Publication of KR100380991B1 publication Critical patent/KR100380991B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G09G1/285Interfacing with colour displays, e.g. TV receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/641Multi-purpose receivers, e.g. for auxiliary information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

TV 스크린 상에 디스플레이 하기 위하여 비디오 신호를 동기화하는 제어기는 컴퓨터 발생 이메지 데이터용 제 1스퀀스의 수평 동기화 신호를 수신하기 위한 수평 입력 저장 수단; 컴퓨터 발생 이메지 데이터용 제 2스퀀스의 수직 동기화 신호를 수신하기 위한 수직 입력 저장 수단; 제 3스퀀스의 수평 동기화 신호 및 제 4스퀀스의 수직 동기화 신호를 발생하기 위한 제 1프로세서 수단; 제 5스퀀스의 수평 동기화 신호를 발생하기 위하여 제 1스퀀스의 수평 동기화 신호 및 제 3스퀀스의 수직 동기화 신호를 결합하고, 제 6스퀀스의 수직 동기화 신호를 발생하기 위하여 제 2스퀀스의 수직 동기화 신호 및 제 4스퀀스의 수직 동기화 신호를 결합하는 제 2프로세서 수단; 상기 제 2프로세서 수단에 의해 발생된 상기 제 5스퀀스의 수평 동기화 신호 및 상기 제 6스퀀스의 수직 동기화 신호는 상기 이메지 데이타가 TV 스크린 상에 디스플레이될 수 있도록 타이밍 스퀀스를 컴퓨터 발생 이메지 데이터에 제공하기 위하여 정렬된다.

Description

비디오 데이터에 대한 타이밍 신호 제공용 제어기
컴퓨터 발생 비디오 데이터는 컴퓨터 모니터 상에 디스플레이 되고 그러한 디스플레이를 위하여 특별히 포맷된다.
컴퓨터 발생 비디오 데이터는 전자 TV와는 호환되지 않는 포맷이기 때문에, TV 스크린 상에 컴퓨터(예를 들면 VGA 비디오 제어기) 발생 비디오 데이터를 디스플레이 하는 것은 불가능하다.
이러한 문제를 극복하기 위하여 개발된 장치는 컴퓨터로부터 비디오 데이터를 수신하고 전형적으로 완전한 프레임을 획득하고, 그것을 메모리에 저장하고 합성 신호를 통하여 상기 정보를 재디스플레이 하는 것이다. 정상적인 용량에서 TV는 RF 입력을 통하여 비디오 데이터를 수신하고, 상기 데이터는 RF 튜너로 공급되고 RF 튜너로부터 비디오 데이터를 복조하는 디코더로 공급되고 그것을 TV 스크린 드라이브에 의해 수신 가능한 형태로 전환한다. 상기 튜너로부터 디코더에 공급된 상기 비디오 데이터는 TV와 호환 가능한 소정 포맷이다. 상기 디코더는 TV 스크린 상에 디스플레이 할 수 있도록 상기 수신된 정보 모두를 포맷하기 때문에, 컴퓨터 소스로부터의 비디오 데이터는 TV 디코더에 의해 해석될 수 있는 디지털화된 형태로 되도록 처리된다.
컴퓨터 발생 비디오 신호 처리에 요구되는 처리양으로 인해, 궁극적으로 TV 스크린 상에 디스플레이 될 때 우수한 품질의 화면을 만드는 것이 불가능하다. 이뿐만 아니라 전 세계에서 이용되는 TV 형태가 3가지 즉, NTSC, PAL 및 SECAM 형태가 있기 때문에, 컴퓨터 및 TV 스크린을 인터페이스 하는 장치를 만드는 문제는 더 복잡해진다. 컴퓨터와 TV 스크린과 인터페이스 하는 장치를 연구하는데 비용이 들기 때문에, 다른 방법보다는 컴퓨터 모니터 상에 TV 비디오 데이터를 디스플레이 하는 것이 더 실행 가능한 것으로 생각된다.
본 발명은 독특하게 포맷된 컴퓨터 발생 비디오 데이터를 TV 스크린과 인터페이싱 하는 대안적인 방법을 제공하는 것이다.
본 발명은 TV 스크린 상에 비디오 데이터 디스플레이와 관련된 기술에 관한 것이다.
도 1은 본 발명의 제 1실시예에 따라서 인터페이스 유니트의 블록도;
도 2는 본 발명의 제 1실시예에 따라서 TV의 블록도;
도 3A는 인터페이스 유니트에 의해 발생된 신호의 짝수 필드를 나타내는 도면;
도 3B는 인터페이스 유니트에 의해 발생된 신호의 홀수 필드를 나타내는 도면;
도 3C는 인터페이스 유니트에 의해 발생된 단순한 신호를 나타내는 도면;
도 4A는 제 1실시예에 따라서 2진 카운터를 나타내는 도면;
도 4B는 제 1실시예에 따라서 PAL의 제 1부분을 나타내는 도면;
도 4C는 제 1실시예에 따라서 PAL의 제 2부분을 나타내는 도면;
도 4D는 제 1실시예에 따라서 제어 회로를 나타내는 도면;
도 4E는 5볼트에 접속된 PAL의 단자 및 접지를 나타내는 도면;
도 4F는 접지 단자에 접속된 지지 홀을 나타내는 도면;
도 5는 PAL의 입력 및 출력인 신호에 대한 제 1세트의 방정식을 나타내는 도면;
도 6은 PAL의 내부 신호에 대한 한 세트의 방정식을 나타내는 도면;
도 7은 도 4A내지 4F에서 도시된 다양한 신호에 대한 부호의 설명을 나타내는 도면;
도 8은 제 1실시예에 따른 인터페이스 유니트에 대한 소프트웨어와 관련된 수평 이미지 변조 알고리즘 흐름도;
도 9는 소프트웨어에 대한 수직 이미지 변조 알고리즘 흐름도;
도 10은 소프트웨어 대한 포스트 처리 알고리즘 흐름도;
도 11은 제 2실시예의 인터페이스 유니트의 회로도;
도 12는 제 2실시예의 PAL를 나타내는 도면;
도 13은 도 12에 도시된 PAL의 핀을 설명하는 도면.
본 발명의 한 측면에 따르면 TV 스크린 상에 디스플레이 하기 위하여 비디오 신호를 동기화 하기 위한 아래 사항을 포함하는 제어기를 제공한다.
컴퓨터 발생 비디오 데이터에 대한 제 1시퀀스의 수평 동기화 신호를 수신하기 위한 수평 입력 저장 수단;
컴퓨터 발생 비디오 데이터에 대한 제 2시퀀스의 수직 동기화 신호를 수신하기 위한 수직 입력 저장 수단;
제 3시퀀스의 수평 동기화 신호 및 제 4시퀀스의 수직 동기화 신호를 발생하기 위한 제 1프로세서 수단;
및 제 5시퀀스의 수평 동기화 신호를 발생하기 위하여 제 1시퀀스의 수평 동기화 신호와 제 3시퀀스의 수평 동기화 신호를 결합하고, 그리고 제 6시퀀스의 수직 동기화 신호를 발생하기 위하여 제 2시퀀스의 수직 동기화 신호와 제 4시퀀스의 수직 동기화 신호를 결합하기 위한 제 2프로세서 수단;
상기 제 2프로세서 수단에 의해 발생된 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호는 TV 스크린 상에서 디스플레이될 수 있는 컴퓨터 발생 이미지 데이터에 대한 타이밍 시퀀스를 제공하기 위하여 배열된다.
본 발명의 제 2측면에 따르면, TV 스크린 상에 디스플레이 하기 위한 이미지 데이터를 동기화 하는 방법을 제공하고, 상기 방법은 제 1프로세서 수단 및 제 2프로세서 수단을 사용하여 컴퓨터 발생 이미지 데이터와 관련된 제 1시퀀스의 수평 동기화 신호 및 수직 동기화의 제 2시퀀스를 수신하는 단계를 포함하는데, 상기 제 1프로세서 수단은 제 3시퀀스의 수평 동기화 신호 및 제 4시퀀스의 수직 동기화 신호를 발생하며, 상기 제 2프로세서 수단은 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호를 발생하기 위하여, 제 1시퀀스의 수평 동기화 신호 및 제 3시퀀스의 수평 동기화 신호를 결합하고, 그리고 제 2시퀀스의 수직 동기화 신호와 제 4시퀀스의 수직 동기화 신호를 결합하며, 전자 장치 스크린 상에 디스플레이될 수 있도록 타이밍 시퀀스를 컴퓨터 발생 이미지 데이터에 제공하기 위하여 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호를 출력하는 단계를 포함한다.
본 발명의 다른 측면에 따르면, VGA 제어기와 TV 스크린을 인터페이스 하기위한 시스템이 있고, 상기 시스템은 입력부 및 출력부를 갖기 위하여 정렬된 인터페이스 유니트를 포함하는데, 상기 입력부는 VGA 제어기에 의해 발생된 수평 및 수직 동기화 신호에 접속되고, 상기 출력부는 TV 스크린의 드라이브에 접속되고, VGA 제어기에 의해 인터페이스 유니트에 전송된 이미지 데이터는 인터페이스 유니트가 접속된 TV 스크린 드라이브의 타이밍 요구에 재형성되고 동기화 되기 위하여 정렬되고, VGA 제어기에 의해 전송된 이미지 데이터는 TV 스크린 상에 디스플레이될 수 있다.
본 발명의 또 다른 측면에 따르면, TV 스크린 상에 디스플레이 하기 위하여 비디오 신호를 동기화 하기 위해 제공된 제어기가 있고, 상기 제어기는 비디오 신호와 관련된 수평 동기화 신호를 수신하기 위한 제 1 입력부 및 상기 비디오 신호와 관련된 수직 동기화 신호를 수신하기 위한 제 2 입력부 및 상기 제 1 및 제 2입력부로부터 수평 및 수직 동기화 신호를 수신 및 처리 및 출력하기 위하여 TV의 드라이브에 결합된 동기화 신호를 만들기 위한 프로세서를 포함한다.
바람직하게 상기 수평 동기화 신호 및 수직 동기화 신호는 컴퓨터 VGA로부터 수신된다.
바람직하게 상기 제어기는 컴퓨터 및 TV 스크린을 상호 접속하기 위하여 정렬된 인터페이스 유니트이다.
상기 인터페이스 유니트는 결합된 동기화된 신호를 만들기 위하여 상기 프로세서에서 수직 및 수평 동기화 신호로 결합되기 위하여 정렬되는 내부 클럭을 포함할 수 있다.
상기 결합된 동기화 신호는 모자이크식 신호일 수 있다.
상기 인터페이스 유니트는 바람직하게 상기 결합된 동기화 신호를 만들기 위하여 수평 및 수직 동기화 신호로 결합되기 위하여 클럭 신호 수신용 제 3입력부를 포함한다.
바람직하게 상기 제어기는 빨강색, 녹색 및 파란색 비디오 신호용 제 4, 제 5 및 제 6입력부 및 TV 드라이브에 의해 수신하기에 적절한 형태인 변형된 빨강색, 녹색, 파란색 비디오 신호를 출력하기 위한 제 2, 제 3 및 제 4출력부를 포함한다.
상기 제어기는 바람직하게 상기 제 4, 제 5 및 제 6 입력부에서 수신된 빨강색, 녹색, 파란색 비디오 신호의 레벨을 가변하기 위한 증폭기를 포함한다.
상기 제어기는 바람직하게 상기 제 4, 제 5 및 제 6 입력부에서 수신된 입력 빨강색, 녹색, 파란색 비디오 신호용 임피던스 매칭 및 버퍼링 수단을 포함할 수 있다.
상기 임피던스 매칭 및 버퍼링 수단은 상기 제 4, 제 5 및 제 6 입력부에서 수신된 각 컬러 신호에 대한 3가지 입력부를 포함한다.
바람직하게 각 임피던스 및 버퍼링 수단 입력부는 에미터가 상기 제어기의 제 2, 제 3 및 제 4 출력부의 각 하나에 접속된 트랜지스터의 베이스에 접속된다.
상기 제어기는 바람직하게 상기 결합된 동기화 신호에 대한 전환 모드를 나타내는 신호를 프로세서에 입력하기 위하여 TV 모드 선택기를 포함할 수 있다.
상기 TV 모드 선택기는 바람직하게 어떤 형태의 TV(PAL, NTSC, SECAM)를 나타내는 지를 상기 프로세서에 신호를 입력하고 상기 출력부는 TV 모드 선택기에 접속된다.
상기 제어기는 VGA 제어기로부터 수평 및 수직 동기화 신호를 수신할 수 있다.
상기 TV 모드 선택기는 수평 및 수직 동기화 신호를 결합하기 위한 전환 모드를 나타내는 프로세서에 신호를 입력할 수 있다.
상기 TV 모드 선택기는 상기 제어기가 접속되는 TV의 전환 모드를 나타내는 외부 신호를 수신하기 위한 입력부를 포함한다.
상기 제어기는 만약 TV가 제어기에 부착되는지 그리고 VGA 모니터가 상기 제어기에 부착되는지를 나타내는 상태 표시기를 포함한다.
상기 상태 표시기는 상기 제어기가 TV에 접속될 때를 나타내기 위하여 TV로부터 신호를 수신하기 위하여 정렬된 제 1입력부를 포함할 수 있다.
바람직하게, 상기 상태 표시기는 상기 제어기가 VGA 모니터에 접속될 때를 나타내기 위하여 VGA 모니터로부터 신호를 수신하기 위하여 정렬된 제 2입력부를 포함한다.
상기 제어기는 컴퓨터 데이터가 TV 스크린 상에 디스플레이 되는지 또는 TV 데이터가 TV 스크린 상에 디스플레이 되는지 또는 컴퓨터 및 TV 양쪽으로부터의 데이터 결합이 TV 스크린 상에 디스플레이 되는지를 나타내는 프로세서에 신호를 제공하기 위하여 디스플레이 표시기를 포함한다.
바람직하게 상기 제어기는 TTL 논리 레벨로부터 12볼트 제어 레벨로 입력 신호를 전환하기 위한 전환 수단을 포함한다.
바람직하게 상기 프로세서는 결합될 수평 동기화 신호 및 수직 동기화 신호를 위하여 타이밍 신호를 제공하기 위하여 클럭 신호를 수신하고 분할하기 위하여 정렬된 2진 카운터를 포함한다.
바람직하게 상기 2진 카운터는 수직 동기화 신호의 펄스 주기 동안에 수평 동기화 신호의 펄스 주기 및 지속 기간을 나타내는 출력 신호에 정렬된다.
선택적으로 상기 2진 카운터는 수평 동기화 신호의 펄스 주기 동안에 수직 동기화 신호의 펄스 주기 및 지속 기간을 나타내는 출력 신호에 정렬된다.
수평 또는 수직 동기화 신호의 동기화 펄스 지속 기간 및 주기를 나타내는 상기 출력 신호는 상기 제어기(PAL/NTSC/SECAM) 및 인터레이스(interlace) 작동에 요구된 전환 모드를 나타내는 프로세서에 신호를 공급하기 위하여 정렬되는 상기 모드 선택기에 의해 바람직하게 제어된다.
상기 2진 카운터는 상기 프로세서에 의해 출력하기 위한 모자이크식 수평 및 수직 동기화 신호를 만들기 위하여 상기 2진 카운터에서 발생된 수평 동기화 신호 및 수직 동기화 신호로서 제 1 및 제 2 입력부에서 수신된 수평 동기화 신호 및 수직 동기화 신호를 결합하기 위하여 정렬된 PAL에 입력되기 위하여 정렬된 신호를 출력한다.
상기 수평 및 수직 동기화 신호의 지속 기간 및 주기는 제어기가 사용된 TV 시스템의 형태를 모니터링 함으로서 바람직하게 결정된다.
상기 2진 카운터로부터 만들어진 수평 동기화 신호는 640 도트 또는 800도트로 세트되고 및 상기 2진 카운터로부터 만들어진 수직 동기화 신호는 비-인터레이스 모드에서 240 라인 또는 200 라인 또는 비-인터레이스 모드에서 480 라인 또는 400 라인으로 세트되는 것이 바람직하다.
본 발명의 다른 측면에 따르면, RF 입력부, 튜너, 디코더, 드라이브 회로 및 TV 스크린을 포함하는 TV가 제공되고, 상기 소자는 RF 입력 신호를 수신하고 TV 스크린 상에 디스플레이 하기 위하여 서로 결합되고, 상기 드라이브는 결합된 동기화 신호 및 외부적으로 접속된 인터페이스 유니트로부터 파란색, 녹색 및 빨강 비디오 신호를 수신하기 위한 입력 포트를 가지고, 상기 TV는 인터페이스 유니트 또는 상기 튜너로부터 수신된 비디오 데이터로부터 비디오 데이터를 디스플레이할 수 있다.
본 발명의 다른 측면에 따르면, VGA 제어기 및 TV 스크린을 인터페이싱하기 위한 시스템이 있고, 상기 시스템은 VGA 제어기로 접속된 입력부 및 TV 스크린의 드라이브에 접속된 출력부를 갖기 위하여 정렬된 인터페이스 유니트를 포함하고, 상기 VGA 제어기에 의해 인터페이스 유니트로 전송된 비디오 데이터는 상기 인터페이스 유니트가 접속된 TV 스크린의 타이밍 요구에 동기화 하기 위하여 정렬되고, VGA 제어기에 의해 전송된 비디오 데이터는 TV 스크린 상에 디스플레이될 수 있다.
바람직하게 상기 VGA 제어기는 다수의 신호를 상기 인터페이스 유니트에 전송한다. 이러한 신호들은 수평 동기화 신호, 수직 동기화 신호, 아날로그 빨강색 신호, 아날로그 녹색 신호 및 아날로그 파란색 신호를 포함한다.
바람직하게 상기 다수의 입력 신호는 복합 동기화 신호, 증폭된 빨강 신호, 증폭된 녹색 신호 및 증폭된 파란색 신호를 만들기 위하여 인터페이스 유니트에 의해 처리된다.
바람직하게 상기 인터페이스 유니트는 TV(PAL/NTSC 또는 SECAM)모드 또는 전환을 표시하고 인터레이스된 작동이 요구되는지 여부를 나타내는 신호를 TV로부터 수신하기 위하여 정렬된다.
선택적으로 상기 전환 신호 모드는 모드 선택기 수단으로부터 통합적으로 발생된다.
바람직하게 상기 VGA 제어기는 도트 클록 신호를 인터페이스 유니트에 전송하고 상기 인터페이스 유니트는 복합 동기화 신호를 만들기 위하여 도트 클록 신호를 상기 동기화 신호와 결합한다.
본 발명의 다른 실시예에 따르면, 상기 언급한 어떤 하나의 실시예에 따라서 RF 입력부, 튜너, 디코더, 드라이브, TV 스크린 및 인터페이스 유니트를 포함하는 TV가 제공된다.
본 발명의 다른 실시예에 따라서, 상기 언급한 실시예의 어떤 하나에 따라서 인터페이스 유니트를 포함하는 VGA 제어기가 제공된다.
본 발명의 다른 실시예에 따라서, 컴퓨터로부터 수직 및 수평 동기화 신호를 수신하고 그리고 TV 드라이브에 전송하기 위하여 복합 수평 및 수직 동기화 신호를 만들기 위하여 선택된 내부 회로를 갖는 단일 집적 회로 칩을 포함하는 인터페이스 유니트가 있고, 상기 VGA 제어기에 의해 만들어진 비디오 데이터는 TV 스크린 상에 디스플레이 될 수 있다.
바람직하게 상기 인터페이스 유니트에 의해 만들어진 상기 결합된 동기화 신호는 수평 펄스 대 수직 펄스의 수가 4개보다 적다면 단순환 모자이크 신호이다.
상기 프로세서는 짝수 필드 결합된 동기화 신호 및 홀수 필드 결합된 동기화 필드를 만들기 위하여 정렬될 수 있다.
바람직하게 상기 프로세서에 의해 만들어진 상기 결합된 동기화 신호는 짝수 필드 및 홀수 필드 신호 성분을 포함한다.
본 발명의 바람직한 실시예는 아래의 도면을 참조로 설명될 것이다.
제 1도는 인터페이스 유니트 및 바람직한 입력 및 출력 신호의 블록 도를 나타낸다. 소자의 더 상세한 설명 및 인터페이스 유니트에서 수행된 처리는 도 4내지 도 4C를 참조로 후에 설명된다.
인터페이스 유니트(10)는 단자 1내지 11개로 된 11개의 입력부 및 단자 12 내지 22개로 된 11개의 출력부를 갖는 것이 도시된다. 상기 입력 단자는 컴퓨터 VGA 제어기의 상응하는 단자에 접속된다.
가장 단순한 형태에서 상기 인터페이스 유니트는 단자(9, 10, 11)에서 아날로그 빨강색, 녹색 및 파란색 신호(CR, CG 및 CB)를 수신한다. 수평 동기화 신호 및 수직 동기화 신호(CHSYNC 및 CVSYNC)가 단자(2,3)에서 수신된다. 기능을 증가시키기 위하여 부가적인 신호가 수신되고 이는 단자(1)에서 블랭킹 신호(CBLANK), 단자(4)에서 도트 클럭 신호(CCLK), 타이밍 신호를 TV 드라이브에 전송되도록 요구된 전환 모드(PAL/NTSC/SECAM) 상에 정보를 제공하는 단자(5, 6)에서 컴퓨터 구성 신호(CCOMFA, CCOMFB) 그리고 TV가 인터페이스 유니트에 접속되는지 및 상기 컴퓨터가 인터페이스 유니트에 접속되는지에 관한 상태 정보를 제공하는 단자(7, 8)에서 부가적인 신호(CSTSA, CSTSB)를 포함한다.
TV 드라이브를 구동하기 위하여 요구된 최소 신호 세트는 복합 동기화 신호(ICSYNC)(15) 및 단자(20, 21, 22)의 각각에서 출력되는 비디오 신호(IR, IG 및 IB) 이다. 상기 인터페이스 유니트에 의한 다른 신호 출력은 단자(12)로부터 TV 스크린(IBLANK) 상에 이미지의 블랭킹과 같은 부가적인 기능을 제공하고, RF에서 발생된 이미지가 TV 스크린 상에 나타나는지 또는 컴퓨터 발생 이미지가 단자(16, 17)의 각각에서 TV(ICTLA, ICTLB) 상에 나타나는 지와 같은 TV 작동 제어를 제공하고, 부착된 디스플레이 형태 및 요구된 작동 모드와 같은 TV 상태 상태에 관한 정보를 신호(ISTSA, ISTSB)로서 단자(18, 19)를 통하여 인터페이스 유니트에 역으로 공급된다. 단자(13, 14)에서 제공된 신호(IHSYNC, IVSYNC)가 진단 목적으로 이용할 수 있는 선택적인 출력이다.
컴퓨터 VGA에서 발생된 신호와 TV 스크린의 인터페이싱 문제를 풀기 위하여 이용된 선행 기술과는 달리, 본 발명은 비디오 데이터를 저장하여 비디오 데이터의완전한 프레임을 획득하고 TV 디코더에 의해 처리될 수 있는 합성 신호를 통하여 비디오 신호를 재디스플레이함으로써 작동하지 않는다. 대신에, 본 발명의 인터페이스 유니트는 VGA 제어기로부터 상기 비디오 및 타이밍 데이터를 수신하고, TV 회로내에 정보가 도입될 수 있도록 정확한 신호 및 타이밍을 발생시켜, 저장 및 합성신호로의 전환에 대한 필요성을 제거시킨다.
상기 인터페이스 유니트는 TV 드라이브의 빨강색, 녹색 및 파란색 신호 및 타이밍 정보와 정합하는 빨강색, 녹색 및 파란색 신호 및 타이밍 정보를 만들기 때문에, 이러한 정보를 포함하는 신호는 TV 디코더 대신에 TV 드라이브에 직접 공급되고, 이전에 이것은 생각할 수 없었다.
전 세계에서 TV 시스템의 주요 3가지 형태가 있다. 그것은 PAL, SECAM 및 NTSC 시스템이다. 이러한 시스템의 각각은 TV 스크린 상에 이미지를 형성하기 위하여 요구되는 수평 및 수직 동기화 신호의 지속 기간 및 주기에 의해 구분할 수 있다. 상기 인터페이스 유니트는 TV가 작동하는 시스템의 형태를 나타내는 TV로부터 정보를 수신하기 위하여 프로그램될 수 있고 상기 인터페이스 유니트는 상기 컴퓨터 소스로부터 디스플레이 되는 비디오 데이터와 관련된 수평 및 수직 신호에 대한 정확한 타이밍 시퀀스를 만들기 위하여 이러한 정보를 사용할 수 있다. 후에 기술될 상기 인터페이스 유니트는 엘트라 EPM 7064LC44와 상응하는 프로그램 가능한 논리 장치로 구성되고, 그리고 입력 신호의 전환 및 입력 신호의 변형된 타이밍을 갖는 출력 신호에 관련된 타이밍을 수행하기 위하여 내부 래치, 카운터 및 논리 엘리먼트를 포함한다.
바람직한 실시예에 따라서, 상기 인터페이스 유니트는 PAL 장치 번호 EPM5016PC-15T로 구성되고, 공급자는 엘트라 회사이다.
부가적으로 이러한 개별 소자는 상기 요구된 인터페이스 레벨에 논리 신호의 레벨을 전환하기 위하여 사용된다. 개별 소자는 TV 드라이브에서 요구된 레벨에 컴퓨터 발생 RGB 신호를 종결하고 버퍼하기 위하여 사용된다. 신호가 다양한 소자로 납땜된 와이어를 사용한 직접 접속 또는 플러그 및 소켓 장치를 사용한 직접 접속에 의해 컴퓨터와 TV사이에서 전송되는 것은 가능하다.
선행 인터페이스 유니트에 의해 선택된 방법과 반대로, 본 발명은 TV 드라이브와 직접 호환될 수 있는 형태로 컴퓨터 소스로부터 비디오 데이터를 제공하려고 한다. 대신에 상기 비디오 데이터가 처리되고, 비디오 데이터를 상기 TV 디코더에 의해 기록될 수 있는 형태로 처리된 후에 남아 있는 데이터가 어떤 종류일지라도 상기 스크린이 디스플레이 하기 위하여 특별히 설계된 비디오 데이터의 포맷에 상관없이 TV 스크린 상에 디스플레이된다.
전형적인 TV에 대해 비디오 이미지는 수평 해상도에서 640도트 매트릭스 및 (PAL, SECAM에 대해) 수직 해상도에서 240 라인 및 NTSC에서 200라인을 형성하는 복합 수평 및 수직 신호로부터 만들어진다. 이러한 해상도는 인터레이스된 모드가 선택될 때 PAL, SECAM에서 480라인 및 NTSC에서 400라인으로 2배가 된다.
VGA 제어기로부터 수신된 비디오 데이터 및 타이밍 신호를 갖는 인터페이스 유니트는 이러한 정보를 TV 드라이브에 의해 수신할 수 있는 형태로 전환해야 하고, 그래서 상기 CVSYNC 및 CHSYNC는 TV의 안정적인 작동을 위하여 요구된 정확한모자이크식 ICSYNC 신호를 발생하기 위하여 사용된다. 좀 더 허용적인 TV세트에 대해, 상기 모자이크식 신호는 수직 펄스 대 수평 펄스의 수가 4개보다 적다면 단순화될 수 있다. 제 3A 내지 제 3C도에서, 제 3A도는 인터페이스에 의해 발생된 신호의 짝수 필드를 나타내고, 제 3B도는 인터페이스 유니트에 의해 발생된 신호의 홀수 필드를 나타내고 그리고 제 3C도는 인터페이스 유니트에 의해 발생된 단순화된 신호를 나타낸다. TV 스크린 상에 최종 비디오 이미지를 만들기 위하여 짝수 및 홀수 필드를 만드는 배경 이론은 당업자에 의해 잘 이해될 수 있고, 더 상세한 설명은 McGraw Hill에 의해 출판된 G. 허트슨의 책 제목 : 컬러 TV 이론 ISBN 00770942595에 설명되어 있다.
ICSYNC 높은 주기에 대한 타이밍, ICSYNC 낮은 주기 및 ICSYNC 지속 기간은 CVSYNC 및 CHSYNC 신호의 논리 조합에 의해 발생된다. 내부적으로 발생된 클럭 또는 외부적으로 공급된 CCLK는 기준 타이밍을 제공한다.
상기 IR, IG, IB신호는 에미터 팔로우(emitter followers)로서 구성된 트랜지스터를 사용하여 종결되고 버퍼된다. CR, CG, CB 신호의 레벨은 VGA 제어기 즉 디지털에서 아날로그 전환 칩(DAC)에서 프로그램될 수 있다. 팔레트 DAC 레벨은 상기 컬러를 TV에서의 어떤 변화에 정확히 매치하기 위하여 사용한다.
바람직한 실시예에 따른 제 2도에서 도시된 것은 디코더(13)에 접속된 튜너(12)에 접속된 RF 입력부(11)를 포함한다. 상기 디코더는 드라이브(14)에 접속되고, 제 2도는 문자(R, G, B 및 C)에 의해 나타난 빨강색, 녹색, 파란색 및 클럭 신호를 나타낸다. 드라이브(14)의 CRGB 단자는 각각 입력 단자(TVC, TVR, TVG 및TVB)에 직접 접속된다. 이러한 단자는 인터페이스 유니트의 상응하는 단자(15, 20, 21, 22)에 접속된다.
비록 도시되지 않았지만 상기 TV는 상기 인터페이스 유니트의 단자(12, 13, 14, 16, 17, 18)와 접속하기 위하여 접속된 단자로 구비될 수 있고, 상기 TV는 상기 인터페이스 유니트의 이러한 단자에서 신호 출력 또는 입력을 처리하기 위한 회로를 갖기 위하여 정렬된다.
제 4A도에서, 12단계 2진 카운터는 입력 타이밍 신호(CC 내지 CC9)를 PAL U404에 제공하기 위하여 VCLK 신호 및 CCLK 신호를 갖는 것이 도시되었다. 상기 2진 카운터는 IC의 U401--A, U401-B 및 U402-A로 표시된다. 상기 PAL은 수직 SYNC 주기 VSYNC동안에 수평 SYNC 펄스 HSYNC의 지속 기간 및 주기를 발생하기 위하여 카운터 출력(CC 내지 CC9)을 사용한다.
제 4E도는 입력 신호(CTL12A)로부터 제어 신호(CTL12)를 얻기 위하여 요구된 회로를 나타내고, 한편 제 4E 및 제 4F도는 +5볼트 및 접지에 접속되는 구성 단자신호를 나타낸다. 제 4F도는 접지에 접속된 지지 홀 단자를 나타낸다.
제 5도 및 제 6도는 다양한 출력 신호를 얻기 위하여 요구되는 PAL의 내부 방정식을 나타낸다. 제 6도에서 HHSYNC는 제 5도에 도시된 HHSYNC에 상응한다.
비록 도면에 도시되지 않았지만, VGA 제어기로부터의 인터페이스 유니트에 의해 수신된 상기 빨강색, 파란색 및 녹색 신호는 5볼트 전원 공급 장치에 접속된 콜렉터 및 75오옴 1% 저항기를 통하여 접지에 접속된 에미터를 갖는 트랜지스터 Q402로 구성된 내부 회로를 갖는다. 상기 에미터로부터 나오는 출력 및 베이스에접속된 입력은 또한 75오옴 1% 저항기를 통하여 접지에 접속된다. 전형적으로 상기 트랜지스터는 2N3904NPN 트랜지스터이다.
본 발명의 다른 실시예에 따르면, 상기 인터페이스 유니트는 제 11도에 도시된 회로도를 사용하여 수행된다. 당업자는 이러한 회로에 대한 특별한 설명 없이도 제 11도에 도시된 소자 및 회로 설계를 갖는 인터페이스 유니트를 만드는 방법을 잘 이해할 것이다. 제 11도의 회로도에서 사용된 PAL(40)은 제 12도에 상세히 도시된다. 제 13도는 제 12도에 도시된 PAL에 대한 PIN 설명을 도시한다.
본 발명의 다른 실시예에 따라서, 상기 인터페이스 유니트(10)는 드라이브 소프트웨어, 수직 이미지 변조 알고리즘, 포스트 처리 및 VGA 타이밍을 사용한다.
인터페이스 유니트(10)에 의해 사용된 알고리즘은 바람직하게 결정 기준, 결정 측정, 이미지 처리, 영역 처리 및 후처리를 위하여 설계된다.
바람직한 실시예에 따라서 VGA 제어기로부터 수신된 이미지 데이터는 빨강색, 녹색 및 파란색 신호로 구성된다. 이러한 수신된 이미지 데이터는 VGA 제어기 디스플레이 상에 디스플레이될 수 있도록 이미 포맷된다. 그러나, 재포맷팅은 TV 스크린 상에 디스플레이될 수 있도록 요구된다. 따라서 소프트웨어는 수평 스캔 방향에서 강도 변조 알고리즘을 사용하여 VGA 형태 이미지의 홀수 및 짝수 프레임 이미지의 선처리 및 후처리를 위하여 요구된다. 상기 특정 알고리즘은 수직 이미지 변화를 분석하는 제 2알고리즘에 의해 다이나믹하게 결정된다.
수평 이미지 변조 알고리즘(HIMA)은 최초 이미지의 단일 화상에서 최초 이미지의 전체 변조된 컬러 화상까지 변조될 수 있다.
HIMA의 선택은 다음 홀수 및 짝수 라인에서 인접한 이미지 사이에서 수직 이미지 강도 변화를 검사하는 수직 강도 변조 알고리즘(VIMA)에 의해 결정된다.
소프트웨어 알고리즘은 텔레비전 또는 다른 전자 장치 디스플레이 매개체에 의해 요구된 것과 일치하는 타이밍 신호를 제공하기 위하여 VGA 제어기 장치의 정상 작동을 변경한다.
HIMA의 이러한 실시예는 아래 사항의 키 파라미터를 갖는 오리지널 비디오 데이터의 2차원적인 분석에 의해 결정된다. 다음,
i. 이미지 폭;
ii. 이미지 높이;
iii. 이미지의 전송 색;
iV. 이미지 색;
상기 VIMA는 키 파라미터 내의 오리지널 비디오 데이터의 1-차원 분석에 의해 결정될 수 있다.
i. 유사한 컬러를 갖는 짝수 및 홀수 프레임에서 연속하는 라인의 수;
ii. 연속적인 라인에서 컬러 전송.
이상적인 HIMA 및 VIMA는 하나 이상의 아래의 이미지 변조 기술로 구성된다.
i. 변화 없음;
ii. CLUT(컬러 참조 테이블) 또는 계산 또는 상기 양쪽 다를 사용한 컬러 변화;
iii. 연속적인 수평 데이터 혼합; 및
iV. 이미지 컬러 경사.
이전에 설명한 바와 같이, 상기 인터페이스 유니트는 PAL TV, SEMA TV, NTSC TV에 사용된 바와 같은 전자 디스플레이 장치의 여러 가지 형태에 대한 이미지 데이터를 형성할 수 있어야 한다. 따라서, 상기 드라이브 소프트웨어는 TV로부터 자동적으로 피드백 시스템 또는 인터페이스 유니트 상에 소정 선택적인 모드 선택 작동 중의 하나를 근거로 정확한 스크린 사이즈를 선택해야 한다.
오리지널 비디오 이미지 데이터는 만약 요구되면 오리지널을 저장하는 후처리 루틴에 의해 복구될 수 있다.
HIMA 흐름도 및 VIMA 흐름 도의 예는 제 8도 및 제 9도에 주어진다. 후 처리 알고리즘 흐름 도의 예는 제 10도에 주어진다.
본 발명에 따라서 하드웨어는 다음과 같이 구성된다.
VGA 내지 TV 동기화;
자동 검출 입력 수직 및 수평 신호;
지지 PAL/NTSC 복합 동기화 타이밍;
SCART(PeRI) 제어 라인과 호환될 수 있는 출력 신호;
자동적인 PAL/NTSC.
소프트웨어는 TV 스크린 상에 수직 및 수평 패닝을 포함한다;
소프트웨어를 통하여 강도 및 콘트라스트 제어;
(레이트 컨버터 ADC 해상도에 제한되지 않는) 컬러 깊이;
640 × 480 해상도(BIOS 모드 12)에 대한 지지 16컬러 모드;
640 × 480 해상도(VESA BIOS 모드 101)에 대한 지지 256 컬러 모드;
0에서 13h모드에 대한 DOS 모드 지지.
상기 인터페이스 유니트는 효과적으로 우수한 TV 인터페이스이고 인터레이스된 RGB 데이터 및 30Mhz의 최대 대역 폭을 갖는 동기화 신호를 수용하고 복합 동기화 신호 및 RGB 데이터를 출력한다.
인터페이스 유니트는 내부 제어 신호를 발생하기 위하여 수직 및 수평 동기화 신호를 요구한다.
상기 동기화 극성은 양성으로 되는 관련된 소프트웨어 드라이브에 의해 세트된다. 상기 TV 동기화 발생 회로는 인가된 수직 및 수평 VGA 동기화 타이밍으로부터 유도된다.
상기 인터페이스 유니트는 외부 크리스탈 또는 공급된 클럭 입력에 의해 발생된 하나의 클럭 신호를 요구한다.
VGA 수평 및 수직 동기화 타이밍에 따라서, 입력 VGA 수평 동기화는 약 15.625khz 이고 수직 동기화는 TV 시스템 선택에 따라서 50Hz 또는 60Hz이다. 정상적으로 PAL에 대해서는 50Hz이고, NTSC에 대해서는 60Hz이다. 이러한 타이밍은 아래의 테이블(1)에 나타난 값에 상기 시스템 드라이브 소프트웨어에 의해 세트된다.
Figure pct00001
상기 인터페이스 유니트는 모드 변화를 위하여 BIOS 콜을 차단하기 위하여DOS 호환 가능한 TCR을 사용하는 것이 바람직하다. 타이밍 값과 파라미터들이 모드 0에서 13h까지 조정 가능한 타이밍 값 및 파라미터들은 VGA 카드를 감지하고 자동적으로 상기 내장된 카드를 추적하기 위한 작동을 조정한다.
한 실시예에 따라서, 상기 인터페이스 유니트는 통상적인 텔레비전 스크린상에 정확한 디스플레이를 제공하기 위하여 "윈도우" 호환 가능한 디스플레이 드라이브를 사용한다. 플리커를 다이나믹하게 줄이기 위하여 소프트웨어 기술 조합, 즉 지정된 진보적인 스캔 기술(PST。) 및 진보적인 영역 기술(PAT。)을 사용한다. 이것은 소프트웨어 기술이기 때문에, 하드웨어 상에 충돌없이 "윈도우"의 추가 버전에 대하여 향상되고 변형될 수 있다.
본 발명의 다른 실시예에 따라서, 본 인터페이스 유니트는 TV 이미지를 스크린 상에 투영하기 위하여 투사기에 접속되기 위하여 정렬된다.

Claims (30)

  1. TV 스크린 상에 디스플레이하기 위하여 비디오 신호를 동기화하기 위한 제어기에 있어서,
    컴퓨터 발생 이미지 데이터에 대한 제 1시퀀스의 수평 동기화 신호를 수신하기 위한 수평 입력 저장 수단;
    컴퓨터 발생 이미지 데이터에 대한 제 2시퀀스의 수직 동기화 신호를 수신하기 위한 수직 입력 저장 수단;
    제 3시퀀스의 수평 동기화 신호 및 제 4시퀀스의 수직 동기화 신호를 발생하기 위한 제 1프로세서 수단; 및
    제 5시퀀스의 수평 동기화 신호를 발생하기 위하여 제 1시퀀스의 수평 동기화 신호 및 제 3시퀀스의 수평 동기화 신호를 결합하고, 제 6시퀀스의 수직 동기화 신호를 발생하기 위하여 상기 제 2시퀀스의 수직 동기화 신호와 제 4시퀀스의 수직 동기화 신호를 결합하기 위한 제 2 프로세서 수단을 포함하며,
    상기 제 2프로세서 수단에 의해 발생된 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호는 상기 이미지 데이터가 TV 스크린 상에 디스플레이될 수 있도록 타이밍 시퀀스를 컴퓨터 발생 이미지 데이터에 제공하기 위하여 정렬되는 것을 특징으로 하는 제어기.
  2. 제 1항에 있어서,
    제 1포맷의 제 1 이미지 데이터를 수신하고, 상기 제 1이미지 데이터를 제 2 포맷의 제 1이미지 데이터로 처리하고, 상기 제 2 포맷의 상기 제 1이미지 데이터를 제 2이미지 데이터로서 출력하기 위한 포맷팅 수단을 포함하는 것을 특징으로 하는 제어기.
  3. 제 2항에 있어서,
    상기 제 1이미지 데이터 수신용 이미지 데이터 입력부 및 상기 제 2이미지 데이터 출력용 이미지 데이터 출력부를 포함하며,
    상기 포맷팅 수단은 상기 이미지 데이터 입력부 및 상기 이미지 데이터 출력부에 접속되기 위하여 배열되는 것을 특징으로 하는 제어기.
  4. 제 2항에 있어서,
    상기 포맷팅 수단은 상기 제 1포맷의 제 1 이미지 데이터를 상기 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호로 동기화된 홀수 및 짝수 프레임 이미지 데이터를 포함하는 제 2이미지 데이터로 처리하기 위하여 배열된 이미지 변조 수단을 포함하는 것을 특징으로 하는 제어기.
  5. 제 4항에 있어서,
    상기 이미지 변조 수단은 수평 방향으로 제 1이미지 데이터를 스캔하기 위하여 정렬된 수평 이미지 변조 수단 및 수직 방향으로 제 1 이미지 데이터를 스캔하기 위하여 정렬된 수직 이미지 변조 수단을 포함하는 것을 특징으로 하는 제어기.
  6. 제 5항에 있어서,
    상기 수평 이미지 변조 수단으로부터의 정보를 근거로 제 2이미지 데이터에서의 변화를 제거하기 위하여 배열된 후처리 수단을 포함하는 것을 특징으로 하는 제어기.
  7. 제 5항에 있어서,
    상기 수평 이미지 변조 수단 및 상기 수직 이미지 변조 수단은 상기 제 1이미지 데이터의 파라미터를 분석하여, 제 2포맷에서의 상기 제 2이미지 데이터를 만들기 위하여 배열되는 것을 특징으로 하는 제어기.
  8. 제 7항에 있어서,
    상기 수평 이미지 변조 수단은 소정 시간 간격에서 2차원적으로 상기 이미지 데이터의 파라미터를 분석하기 위하여 배열되는 것을 특징으로 하는 제어기.
  9. 제 8항에 있어서,
    상기 수평 이미지 변조 수단에 의해 사용된 상기 2차원 이미지 데이터 파라미터는 이미지 폭, 이미지 높이, 이미지의 컬러 변화 및 이미지의 컬러를 포함하는 것을 특징으로 하는 제어기.
  10. 제 9항에 있어서,
    상기 수평 이미지 변조 수단은 아래의 하나 이상의 이미지 변조 기술을 갖는 수평 이미지 변조 알고리즘을 포함하며, 상기 이미지 변조 기술은,
    i. 변화 없음;
    ii. CLUT 또는 계산을 사용하거나 상기 LCUT 및 계산 모두를 사용한 컬러 변화;
    iii. 연속적인 데이터 혼합;
    iV. 이미지의 컬러 구배;
    을 포함하는 것을 특징으로 하는 제어기.
  11. 제 9항에 있어서,
    상기 수직 이미지 변조 수단은 프레임 이미지 데이터의 다음 홀수 및 짝수 라인에서 인접한 제 1이미지 데이터 사이에서의 변화와 관련된 파라미터를 분석하기 위하여 배열되는 것을 특징으로 하는 제어기.
  12. 제 11항에 있어서,
    상기 수직 이미지 변조 수단에 의해 분석된 상기 파라미터는 유사한 컬러를 갖는 프레임 이미지 데이터의 홀수 및 짝수 라인에서 연속적인 라인의 수 및 상기 연속적인 라인에서의 컬러 변화를 포함하는 것을 특징으로 하는 제어기.
  13. 제 12항에 있어서,
    상기 수직 이미지 변조 수단은 아래의 하나 이상의 변조 기술을 사용한 수직이미지 변조 알고리즘을 포함하며, 상기 변조 기술은,
    i. 변화 없음;
    ii. CLUT 또는 계산을 사용하거나 상기 CLUT 및 계산 모두를 사용한 컬러 변화;
    iii. 수직 컬러 변화의 혼합;
    iV. 수직 컬러 변화 구배;
    을 포함하는 것을 특징으로 하는 제어기.
  14. 제 9항에 있어서,
    상기 수직 변조 알고리즘은 상기 제 1 이미지 데이터의 단일 컬러 화상으로부터 상기 최초 이미지의 전체 변조 컬러 화상까지 변할 수 있는 것을 특징으로 하는 제어기.
  15. 제 6항에 있어서,
    상기 후처리 수단은 활성화 될 때 원하지 않는 변화를 받기 쉬운 상기 제 2 이미지 데이터의 관련된 부분에 대한 상기 제 1 이미지 데이터 부분을 복원하는 후처리 루틴을 포함하는 것을 특징으로 하는 제어기.
  16. 제 1항에 있어서,
    상기 제 5시퀀스의 상기 수평 동기화 신호 및 상기 제 6시퀀스의 상기 수직 동기화 신호는 컴퓨터 발생 이미지 데이터에 타이밍 시퀀스를 제공하는 상기 클럭 속도를 나타내는 신호를 수신하기 위한 클럭 저장 수단을 포함하는 것을 특징으로 하는 제어기.
  17. 제 1항에 있어서,
    상기 제 5 시퀀스의 상기 수평 동기화 신호 및 상기 제 6시퀀스의 상기 수직 동기화 신호는 컴퓨터 디스플레이의 이미지 데이터 타이밍 요구와 다른 이미지 데이터 타이밍 요구를 갖는 전자 디스플레이 상에 디스플레이될 컴퓨터 발생 이미지 데이터의 타이밍을 제어하기 위하여 결합된 동기화 신호를 발생하는 제 3프로세서 수단에 의해 결합되는 것을 특징으로 하는 제어기.
  18. 제 1항에 있어서,
    상기 컴퓨터 발생 제 1포맷의 이미지 데이터를 수신하고, 상기 수신된 이미지 데이터 신호의 레벨을 변조하고, 상기 변조된 레벨을 갖는 이미지 데이터 신호를 출력하기 위한 제 4프로세서 수단을 포함하는 것을 특징으로 하는 제어기.
  19. 제 16항에 있어서,
    상기 클럭 저장 수단은 상기 이미지 신호와 관련된 클럭 신호를 수신하기 위하여 배열되고, 상기 제 1프로세서 수단은 상기 클럭 저장 수단에 의해 수신된 클럭 신호를 이용하고, 상기 제 3시퀀스의 수평 동기화 신호 및 상기 제 4시퀀스의 수직 동기화 신호를 발생하기 위하여 배열되는 것을 특징으로 하는 제어기.
  20. 제 16항에 있어서,
    상기 클럭 저장 수단은 상기 비디오 신호와 관련된 클럭 신호를 수신하기 위하여 배열되고, 상기 제 2프로세서 수단은 상기 클럭 저장 수단에 의해 수신된 클럭 신호를 이용하고, 상기 제 5시퀀스의 상기 수평 동기화 신호 및 제 6 시퀀스의 상기 수직 동기화 신호를 발생하기 위하여 배열되는 것을 특징으로 하는 제어기.
  21. 제 19항에 있어서,
    상기 제 3시퀀스의 수평 동기화 신호 및 상기 제 4시퀀스의 수직 동기화 신호 발생하기 위하여 타이밍 신호를 제공하는 상기 클럭 신호를 수신하고 분할하기 위하여 배열되는 2진 카운터를 포함하는 것을 특징으로 하는 제 1프로세서 수단.
  22. 제 21항에 있어서,
    상기 제어기가 여러 가지 전자 디스플레이의 타이밍 요구와 호환 가능한 타이밍 신호를 만들기 위하여 선택될 수 있도록 상기 제 5시퀀스 및 상기 제 6시퀀스에 대한 상기 타이밍을 결정하기 위하여 배열되는 모드 선택기를 포함하는 것을 특징으로 하는 제어기.
  23. 제 21항에 있어서,
    상기 2진 카운터는 상기 제 5시퀀스의 모자이크식 수평 동기화 신호 및 상기 제어기에 의하여 출력되는 상기 제 6시퀀스의 수직 동기화 신호를 만들기 위한 상기 제 2프로세서 수단의 PAL에 신호를 출력하기 위하여 정렬되는 것을 특징으로 하는 제어기.
  24. TV 스크린 상에 디스플레이하기 위하여 이미지 데이터를 동기화하는 방법에 있어서,
    컴퓨터 발생 이미지 데이터와 관련된 제 1시퀀스의 수평 동기화 신호를 수신하는 단계;
    컴퓨터 발생 이미지 데이터와 관련된 제 2시퀀스의 수직 동기화 신호를 수신하는 단계;
    제 3시퀀스의 수평 동기화 신호 및 제 4시퀀스의 수직 동기화 신호를 발생하기 위하여 제 1프로세서 수단을 사용하는 단계;
    제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호를 발생하기 위하여, 제 1시퀀스의 수평 동기화 신호 및 제 3시퀀스의 수평 동기화 신호를 결합하고, 그리고 제 2시퀀스의 수직 동기화 신호와 제 4시퀀스의 수직 동기화 신호를 결합하는 상기 제 2프로세서 수단을 사용하는 단계; 및
    전자 스크린 상에 디스플레이될 수 있도록 타이밍 시퀀스를 컴퓨터 발생 이미지 데이터에 제공하기 위하여 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 제 24항에 있어서,
    상기 이미지 데이터의 타이밍 제어를 위하여 결합된 동기화 신호를 발생하기 위하여 제 3프로세서 수단을 사용하여 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호를 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제 24항에 있어서,
    상기 제 1포맷의 제 1이미지 데이터를 수신하기 위하여 포맷팅 수단을 사용하는 단계;
    상기 제 1포맷의 제 1이미지 데이터를 제 2포맷의 제 2이미지 데이터로 처리하는 단계; 및
    상기 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의 수직 동기화 신호가 상기 제 2이미지 데이터의 타이밍 시퀀스를 제공하도록 상기 제 2이미지 데이터를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제 26항에 있어서,
    상기 제 2이미지 데이터가 제 5시퀀스의 수평 동기화 신호 및 제 6시퀀스의수직 동기화 신호로 동기화된 홀수 및 짝수 프레임 이미지 데이터를 포함하도록 상기 제 1포맷의 제 1이미지 데이터를 상기 제 2이미지 데이터로 처리하기 위하여 포맷팅 수단을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제 27항에 있어서,
    상기 단계는 제 1항 내지 제 21항중 어느 한 항에 따른 제어기에 의해 수행되는 것을 특징으로 하는 방법.
  29. VGA 제어기 및 TV 스크린을 인터페이스하는 인터페이스 유니트에 있어서,
    상기 VGA 제어기에 의해 발생된 수평 및 수직 동기화 신호 및 상기 VGA 제어기에 의해 발생된 이미지 데이터와 접속되는 입력부 및 상기 TV 스크린 드라이브에 접속된 출력부를 포함하며,
    사용시 상기 VGA 제어기에 의해 상기 인터페이스 유니트에 전송된 이미지 데이터는 상기 인터페이스가 접속된 상기 TV 스크린 드라이브의 상기 타이밍 요구에 재포맷팅되고 동기화 되기 위하여 정렬되고,
    상기 VGA 제어기에 의해 전송된 이미지 데이터는 TV 스크린 상에 디스플레이될 수 있는 것을 특징으로 하는 시스템.
  30. 제 29항에 있어서,
    상기 인터페이스 유니트는 제 1항 내지 제 21항중 어느 한 항에 따른 제어기를 포함하는 것을 특징으로 하는 시스템.
KR1019970700462A 1994-07-25 1995-07-25 비디오데이터에대한타이밍신호제공용제어기 KR100380991B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AUPM7004A AUPM700494A0 (en) 1994-07-25 1994-07-25 A controller for providing timing signals for video data
AUPM7004 1994-07-25
PCT/AU1995/000448 WO1996003836A1 (en) 1994-07-25 1995-07-25 A controller for providing timing signals for video data

Publications (2)

Publication Number Publication Date
KR970705298A KR970705298A (ko) 1997-09-06
KR100380991B1 true KR100380991B1 (ko) 2003-10-30

Family

ID=3781527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700462A KR100380991B1 (ko) 1994-07-25 1995-07-25 비디오데이터에대한타이밍신호제공용제어기

Country Status (8)

Country Link
US (1) US5798799A (ko)
EP (1) EP0772936A4 (ko)
JP (1) JPH10510957A (ko)
KR (1) KR100380991B1 (ko)
CN (1) CN1059770C (ko)
AU (1) AUPM700494A0 (ko)
NZ (1) NZ289781A (ko)
WO (1) WO1996003836A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2750822A1 (fr) * 1996-07-03 1998-01-09 Philips Electronics Nv Procede pour afficher une image vga sur un televiseur
US6069663A (en) * 1997-10-06 2000-05-30 Sony Corporation Auto-configuring television and television encoder for computer-style display input
KR100330029B1 (ko) * 1999-08-31 2002-03-27 구자홍 표준신호 처리장치
US7061509B2 (en) * 2001-03-01 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for keying of secondary video into primary video
US20030189581A1 (en) * 2002-04-08 2003-10-09 Nasoff David G. Content based window filtering for simultaneous display of multiple high-quality video and graphics windows

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216463A (ja) * 1990-11-09 1993-08-27 Fuji Photo Film Co Ltd 画像データ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898377A (en) * 1973-11-23 1975-08-05 Xerox Corp Video mixer
US4495595A (en) * 1981-04-03 1985-01-22 Hitachi, Ltd. Method and system of loop transmission
US4495594A (en) * 1981-07-01 1985-01-22 International Business Machines Corporation Synchronization of CRT controller chips
US4554582A (en) * 1983-08-31 1985-11-19 Rca Corporation Apparatus for synchronizing a source of computer controlled video to another video source
US4670785A (en) * 1985-04-09 1987-06-02 U.S. Video Synchronization interface circuit
JP2502829B2 (ja) * 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5486668A (en) * 1994-06-06 1996-01-23 Boltswitch, Inc. Operating mechanism for a manually operated load break switch
US5896179A (en) * 1995-03-31 1999-04-20 Cirrus Logic, Inc. System for displaying computer generated images on a television set
US5526055A (en) * 1995-05-15 1996-06-11 Aitech International Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216463A (ja) * 1990-11-09 1993-08-27 Fuji Photo Film Co Ltd 画像データ処理装置

Also Published As

Publication number Publication date
CN1154191A (zh) 1997-07-09
CN1059770C (zh) 2000-12-20
US5798799A (en) 1998-08-25
EP0772936A1 (en) 1997-05-14
KR970705298A (ko) 1997-09-06
JPH10510957A (ja) 1998-10-20
NZ289781A (en) 1998-01-26
WO1996003836A1 (en) 1996-02-08
AUPM700494A0 (en) 1994-08-18
EP0772936A4 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
EP0096627B1 (en) Interactive computer-based information display system
US6166772A (en) Method and apparatus for display of interlaced images on non-interlaced display
EP0096628B1 (en) Apparatus for combining a video signal with graphics and text from a computer
US7030934B2 (en) Video system for combining multiple video signals on a single display
US5422677A (en) Apparatus and method for processing a picture-in-picture video signal
JP2000338925A (ja) 映像表示装置
US4500908A (en) Method and apparatus for standardizing nonstandard video signals
US5396290A (en) Apparatus and method for controlling a high resolution charge coupled device image sensor to provide alternative modes of picture imaging
KR100380991B1 (ko) 비디오데이터에대한타이밍신호제공용제어기
US20070065800A1 (en) Display apparatus and video wall having the same
US4301473A (en) Method and apparatus for video signal resolution enhancement
US5321509A (en) Apparatus and method for controlling a charge coupled device image sensor to provide sequential output of video image signals
JPH04119177U (ja) 画面重畳回路
AU693217B2 (en) A controller for providing timing signals for video data
JPH09101764A (ja) マトリクス型映像表示装置の駆動方法
KR100252619B1 (ko) 배속컨버터를이용한순차주사방식의고화질전광판장치
CN1288329A (zh) 一种图像信号变换模式及装置
JP2923966B2 (ja) 高品位テレビジョン表示装置
KR20020037640A (ko) 복수의 영상을 처리하는 카메라
KR100620931B1 (ko) 화상 신호 처리 회로
JPH09247575A (ja) 走査線変換装置
JP2001525157A (ja) 画像信号及びデータ信号のいずれか一方又は双方の処理
JPH0727358B2 (ja) 画像表示装置
JPH0564100A (ja) 多画面テレビジヨン受像機
JPH099165A (ja) 多画面表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee