JP2001525157A - 画像信号及びデータ信号のいずれか一方又は双方の処理 - Google Patents

Abstract

(57)【要約】 １つの入力周波数(Hi)と多数の活動的な入力ラインとを持つ入力画像信号及び入力データ信号のいずれか一方又は双方(Ri,Gi,Bi)を処理する方法において、該入力画像信号及び入力データ信号のいずれか一方又は双方(Ri,Gi,Bi)はバッファ手段(LM-R,LM-G,LM-B)に上記入力周波数(Hi)で書き込まれ、また、出力画像信号及び出力データ信号のいずれか一方又は双方(Ro,Go,Bo)が上記バッファ手段(LM-R,LM-G,LM-B)から、上記入力周波数(Hi)とは別の出力周波数(Ho)で読み出され、それによって、上記出力画像信号及び出力データ信号のいずれか一方又は双方(Ro,Go,Bo)は、上記活動的な入力ラインの数とは別の数の活動的な出力ラインを持つことを保証する。

Description

【発明の詳細な説明】 画像信号及びデータ信号のいずれか一方又は双方の処理 本発明は画像信号及びデータ信号のいずれか一方又は双方の処理に関する。 米国特許第US-A-5,301,031号は、液晶パネルのような、表示されようとする走 査ラインの数をそれより少ない数の走査ラインを持つパネル上に収容できる数に 変換するための、マトリクス表示パネルを用いるディスプレイ装置を開示してい る。この装置は、入力ビデオ信号に同期する制御信号を生成する制御回路と、制 御回路により動作させられるシフトレジスタを各々が含むところの水平走査回路 及び垂直走査回路と、それらの走査回路により選択的に駆動させられるマトリク ス配置の画素により形成される表示パネルと、を含む。この装置は更に、垂直走 査回路の有効走査周期以内の或る間隔で垂直シフトレジスタの動作を停止させる 回路をも含んで垂直シフトクロックを抽出し、それにより周期的に走査ラインを 抽出する。一言でいえば、NTSCマトリクスディスプレイ上にPALを表示するため に６番目ごとにラインをスキップするのである。 本発明の目的はとりわけ、入力信号のディメンションがディスプレイの仕様か ら外れているときと雖も、画像やデータ信号の極めて単純な処理によって表示可 能な信号を整備することが出来るようにすることである。この目的のために、本 発明の第１の態様では、請求項１に記載の画像及びデータ信号のいずれか一方又 は双方を処理する方法を提供する。本発明の第２の態様では、請求項４に記載の 画像及びデータ信号のいずれか一方又は双方を処理するデバイスを提供する。本 発明の第３の態様では、請求項７で規定するマルチメディア装置を提供する。本 発明の第４の態様では、請求項９で規定するテレビジョン受信機を提供する。従 属する請求項では有益な実施例が規定される。 本発明の主要な態様による方法では、１つの入力周波数と多数の活動的な入力 ラインとを持つ入力画像信号及び入力データ信号のいずれか一方又は双方が、そ の入力周波数でバッファに書き込まれ、また、出力画像信号及び出力データ信号 のいずれか一方又は双方が、入力周波数とは別の出力周波数でバッファから読み 出され、それによって上記出力画像信号及び出力データ信号のいずれか一方又は 双方は、活動的な入力ラインの数とは別の数の活動的な出力ラインを持つことを 保証する。 本発明のこれらの態様及びその他の態様が、以下に記載の実施例を参照して説 明され明らかにされるであろう。 添付図面は本発明によるテレビジョン受信機の実施例を示す図である。 好適な実施例では、本発明は、TVセットの正規の小信号パネルに「冨士通42” プラズマディスプレイパネル」Fujitsu 42”Plasma Display Panelを接続するた めに設計されたインターフェースボードで使用される。このディスプレイパネル は、852h×480vの解像を持つ。1.08mm×1.08mm平方の各画素は３個のサブ画素： P,G,Bから成る。各色がそのうちの１つにそれぞれ対応し、唯１個のクロック信 号のみがそれに伴うところの３個の８ビット幅のデータバス上でデータが転送さ れる。ライン及びフィールドの開始は同期H-syncライン及び同期V-syncラインに より信号される。ディスプレイの幾つか制限は： クロック周期≧31ns（fclk＝最大32.26Ms/s） ライン周期≧28μs（fH＝最大35.71kHz） 14.7msと20.8msの間のフィールド周期（fv＝48.1Hzないし68.0Hz） である。 ディスプレイは正常の画像源に、あたかもそれがCRTであるかのように接続さ れる。この接続には標準VGAケーブルが使われる。これはアナログRGB信号に加え てH-syncとV-syncを転送する。インターフェースは、アナログ−デジタル変換器 と、ラインロックされた標本クロック生成器とを持たなければならない。標本周 波数は、ライン時間の80％の間に852個の標本が取れる程の高さ、すなわち例え ば0.8×32μs＝25.6μsでなければならない、するとクロック周期は30nsとなり 、これは表示入力のためには余りに短すぎる。それはMUSE（ハイビジョン）に対 しては＜28nsとなるであろうから更に悪い。クロック周期を≧31nsに増やすため にはビデオラインメモリが必要なことは明らかである。 少なくとも１つのVGAモード：640h×480v×16M色@60Hzが表示されなければな らない。画像はパネルの中央部分に表示されるであろう。燐バーンインの効果 を最小にするために画像は、左側パネルから右側パネルにわたり分割されるよう に、212個のクルイ画素でパッドされなければならない。640個のソース画素は39 .7nsのクロック周期で標本化される。212個のクルイ画素が加えられることを必 要とし、合計で852個の画素が31.8μs以内にパネルへ転送されなければならない 。このことはクロック周期が＜37.3nsであることを必要とし、従ってより短いク ロック周期に達するためにビデオラインメモリが再び重要になる。このラインメ モリバッファは、入力クロックレートでの水平フライバック及び垂直フライバッ クを持つ画像信号を受け取り、入力クロックレートよりは低く且つディスプレイ が取り扱うことのできる範囲内の出力クロックレートで活動的な画素のみを供給 する。 VGA入力は640h×480v＠60Hzにおいてのみ特定され、852h×480v＠60Hzにおい ても恐らく同様である。例えば800h×600v信号又は＞＞60Hzを接続したいと欲す る誰かが常にいるであろう。そのような信号は、ライン周期＜29μs又はフィー ルド周期＜16.5ms又はライン数＞480を持つであろう。そのような場合には適正 な操作は特定されないであろう、顧客はサポートされているモードにのみ彼のコ ンピュータを調整するよう求められるであろう。とはいっても、もし彼が彼のビ デオ駆動装置を適正なモードに設定しようと試みるときに彼がしていることを引 き続きディスプレィ上で見ることができれば、それでよいのであろう。 ３個の色チャネル：R，G，Bがある。各色チャネルにはA/D変換器とビデオライ ンメモリとが入っている。A/D変換器はビデオラインメモリの入力側に接続し、 ビデオラインメモリの出力側は表示パネルに接続する。 各ラインメモリは２個のクロック入力を持ち、それ故に２つの別々のクロック 領域に用いられよう： １．入力側はラインロックされたクロック上で動作する、クロック周波数はライ ン周波数の固定された倍数である(VGAに対しては800×31.47kHz＝25.17Ms/sであ り、PALに対しては1100×31.25kHz＝34.38Ms/sが提案され、NTSCに対しては1100 ×31.47kHz＝34.62Ms/sが提案され、ハイビジョンに対しては1100×31.75kHz＝3 7.125Ms/sである); ２．出力側は自走するクロックで動作する、クロック周波数は常に32.000Ms/sで ある。 入力クロック周波数は、可視ビデオ信号の正しい量を表示するために最適化さ れる。出力クロック周波数は、表示の要求条件を満足させるために十分なだけ低 く且つすべてのビデオ標本を常にライン周期以内に転送するのにに十分なだけ高 い。 表示インターフェースの入力側に対するクロックPLLは、広いロッキング範囲 を持つ：現在９ないし45Ms/sとする。ディスプレイは固定した32Ms/sクロックか ら操作され、これは水晶発振器から生成される。 表示ライン周期は28.00μs（896クロック周期）と34.375μs(1100クロック周 期)との間に限定される。もし入力ライン周期が28.00μsより短ければディスプ レイは28.00μsで自走するであろう。もし入力ライン周期が34.375μsより長け ればディスプレイは34.375μsで自走するであろう。これらの時間はディスプレ イの仕様の範囲内である。 １フィールド当たりライン数もやはり429ラインと675ラインとの間に限定され る。非同期の状態はさておいてこれらの限定に実際問題として遭遇することは決 してない。もし800h×600v@60Hz SVGA信号が接続されるならば、ライン同期周期 は26.4μsになるであろう。入力PLLはこれに続くであろう。出力PLLはこれに従 わないであろうが、28.0μsで自走するであろう。こうして、ラインメモリの入 力（書き込み）側と出力（読み出し）側との間の同期は失われることになろう。 メモリは読み出し動作より多い書き込み動作を実行するであろう。周期的に、（ 周期の限定された）読み出し過程はそれより速い書き込み過程に追いつかれるで あろう。その結果、幾つかのビデオ情報のラインが除かれるであろう。除かれた ラインは、画像の高さ全体にわたり平等に拡散し、ライン同期が失われている故 に異なるラインが常に除かれるであろう。ユーザーは不安定であるが可読の画像 を見るであろう。これが垂直標本レート削減の、可能な限り最も安価な形である 。それは標本除去のための最も近い隣接アルゴリズムである。原ビデオ信号から のすべての情報が時々そこに在るであろう。少なくともこの動作モードは、ユー ザーが彼のコンピュータを唯一の適正なビデオモード：640h×480v＠60Hz（及び 任意の数の色）に調整し終わるまで、該ユーザーに彼のコンピュータに対す る何らかの視覚的制御を許容する。 本発明の主要な態様は以下のように概括することができる。 すべてのマトリクスディスプレイは、通常のCRTが持っていない問題点を分担 する：それらは固定した解像を持つ。厳密に正しくはないすべての入力フォーマ ットが、パネルの解像に調和するように何らかのやり方で変換されなければなら ない。例えば、PALの解像(576本の活動的なライン)は480ラインに変換されなけ ればならないであろう。平坦なTVではこれはフィーチャボックス（線形補間）に よってなされる。しかし若干の原信号はフィーチャボックスによって処理されな い。例えば、すべてのVGA原信号はTDA4780に直接挿入されて、フィーチャボック スは完全にバイパスされる。もし入力フォーマットが正確でないならば、何らか の対応策が取られなければならない。（最も安価な変換の１つである）線形補間 は電子の世界では既に極めて大袈裟であり且つ高価である。ラインの脱落は入力 信号中の画素が出力では決して可視にならないことになるであろう。安価で容易 に実行できる、そして入力信号中のすべてのデータをできれば歪みなく示すアル ゴリズムを設計する仕掛けが必要である。 解答は極めて単純な変換方式に基づく。ラインメモリにはf＿line＿inのライ ン周波数を持つすべての入力ライン及び画素が供給される。もしラインメモリを ずっと低い周波数で読み出すならば、書き込みポインタは読み出しポインタと非 同期になり、ともすれば書き込みポインタは読み出しポインタに追いつくことに なろう。例えばもし読み出しポインタが0.5×f＿line＿inで読み出すならば、書 き込みポインタは各ラインごとに読み出しポインタに追いつくであろう。もし読 み出しポインタが書き込みポインタに追いつかれるならば、出力データは一部分 が第Ｎライン（追いつかれる前）のものであり、一部分は第(N＋1)ライン（追い つかれた後）のものとなる。この過程では、より少ないラインが出力クロックに より表示されるであろう。しかし、もし入力クロックと出力とが真に非同期であ るならば、各画素がついには表示されることになろう。これは望ましい効果であ るかも知れないし、或いは望ましくない効果であるかも知れないが、ジッターの 可視性は、各フィールドを厳密に同一の条件でなんとかして開始することにより 、たやすく消去されるであろう。その場合に残された問題点は或る種のライン 脱落であり、そのときは幾つかのラインの一部が失われるであろう。 変換ファクタは、入力と出力とのライン周波数の比に等しい。例えば：(600ラ インの)SVGAを(480ラインの)VGAに変換したい、そして入力周波数は38kHzである というのであれば、(480/600)×38kHz＝30.4kHzでラインメモリを読み出さなけ ればならない。この周波数のみが正確な変換に導くであろう。それより高い周波 数又はそれより低い周波数は過少の圧縮又は過多の圧縮に導くであろう。 本発明がSVGA信号をVGAモニター上に表示するのにのみ適している、という訳 ではなく、他の任意のディスプレイ上に表示するのにも、またディスプレイが取 り扱うことのできるライン数より少ない数又は多い数のラインを持つ他の任意の 信号を表示するのにも適していることは明らかである。 唯一のコストは１色チャネル当たり１ラインメモリについてのものであり、も しこれらのラインメモリが何か他の目的で（例えば水平及び垂直フライバックを 画像から除去して、活動的な画素のみをディスプレイが取り扱うことのできる画 素周波数でディスプレイに与える、というような目的で）既に存在するならば、 これらのコストは殆ど０に近いであろう。 図面は、本発明によるテレビジョン受信機の一実施例を示す図である。アンテ ナＡの受信するテレビジョン信号はチューナーＴに与えられる。チューナーＴの 出力は、本発明には無関係な幾つかの画像信号処理機能を実行するために、小信 号プロセッサユニットSSPに接続される。この小信号プロセッサユニットSSPはVG A信号を受信するためのVGA入力を持っている。この小信号プロセッサユニットSS Pは、入力赤色信号Ri，入力緑色信号Gi，入力青色信号Biを２重ポート（入力と 出力とが別れている）ラインメモリLM-R，LM-G，LM-Bにそれぞれ供給する。これ らの２重ポートラインメモリは、書き込まれた（読み出された）ラインの数より 読み出された（書き込まれた）ラインの数の方が多いことを許容し、それがライ ン番号の変換を可能とさせる。ラインメモリLM-R，LM-G，LM-Bからのそれぞれの 出力赤色信号Ro，出力緑色信号Go，出力青色信号Boは、それぞれ表示駆動ユニッ トDD-R，DD-G，DD-Bを通して（平坦な）ディスプレイＤに与えられる。 チューナーＴからの同期信号は、書き込みクロック信号Ci及び入力水平同期信 号Hiを生成するために書き込みクロック回路WCKに与えられる。読み出しクロッ ク回路RCKは、読み出しクロック信号Co及び出力水平同期信号Hoを生成する。本 発明によれば、これらのクロック信号は上に詳述した通りである。読み出しクロ ック信号Coは固定水晶クロックにより形成されるのが好適である。もし入力水平 同期信号Hiが上に規定した範囲：ライン周期当たり896-1100画素の外側にあるな らば、出力水平同期信号Hoは適切に選ばれた周波数で自走する。この適切に選ば れた周波数は、1100(896)という許容できる最大（最小）数に対応するか、又は この範囲の内で適切に選ばれた数に対応するかのいずれかであって、それにより 最も快適な出力画像が得られる。HiとHoとの比が変換比を定める。 読み出しクロック回路RCKは、各入力垂直同期パルスごとにリセットされるの を好適とし、それにより画像を安定したものとし且つ視聴するのに更にもう少し 快適なものとする。 上述の実施例は本発明を限定するものであるよりは寧ろ説明するものであり、 また当業者は以下の請求項の範囲から逸脱することなく多くの代替実施例を設計 できる、ということに留意すべきである。本発明は幾つかの明確なエレメントを 含むハードウェアを用い、また適切にプログラムされたコンピュータを用いて実 現される。幾つかの手段を列挙しているデバイスついての請求項では、これらの 手段のうちの幾つかはハードウェアの１個の同じ項目により実現されることがで きる。

Claims (1)

1. 【特許請求の範囲】 １．１つの入力周波数と多数の活動的な入力ラインとを持つ入力画像信号及び入 力データ信号のいずれか一方又は双方を処理する方法において、該方法は次の 諸ステップ、すなわち： 上記多数の活動的な入力ラインを持つ上記入力画像信号及び入力データ信号 のいずれか一方又は双方を、バッファ手段に、上記入力周波数で書き込むステ ップ；及び 出力画像信号及び出力データ信号のいずれか一方又は双方を、上記バッファ 手段から、上記入力周波数とは別の出力周波数で読み出し、それによって上記 出力画像信号及び出力データ信号のいずれか一方又は双方は、上記活動的な入 力ラインの数とは別の数の活動的な出力ラインを持つことを保証するステップ ； を有することを特徴とする方法。 ２．請求項１に記載の方法において、上記バッファ手段は、各色に対し唯１個の ラインメモリから成ることを特徴とする方法。 ３．請求項１に記載の方法において、各フィールドは同一の条件で開始すること を特徴とする方法。 ４．１つの入力周波数と多数の活動的な入力ラインとを持つ入力画像信号及び入 力データ信号のいずれか一方又は双方を処理するデバイスにおいて、該テバイ スは： 上記入力周波数に対応する書き込み信号を生成する書き込みクロック手段と ； 読み出し信号を生成する読み出しクロック手段と； 上記多数の活動的な入力ラインを持つ上記入力画像信号及び入力データ信号 のいずれか一方又は双方を上記入力周波数で受信するため、並びに、出力画像 信号及び出力データ信号のいずれか一方又は双方を上記入力周波数とは別の出 力周波数で生成し、それによって上記出力画像信号及び出力データ信号のいず れか一方又は双方は、上記活動的な入力ラインの数とは別の数の活動的な出力 ラインを持つことを保証するために結合しているバッファ手段と； を有して成ることを特徴とするテバイス。 ５．請求項４に記載のデバイスにおいて、上記バッファ手段は、各色に対し唯１ 個のラインメモリから成ることを特徴とするデバイス。 ６．請求項４に記載のデバイスにおいて、各フィールドを同一の条件で開始させ る手段を更に有することを特徴とするデバイス。 ７．マルチメディア装置であって、 第１の数の活動的な入力ラインを持つ第１のタイプの入力画像信号及び入力 データ信号のいずれか一方又は双方を少なくとも受信する手段と； 第２の数の活動的な入力ラインを持つ第２のタイプの入力画像信号及び入力 データ信号のいずれか一方又は双方を少なくとも受信する手段と； 書き込み周波数を生成する書き込みクロック手段と； 上記書き込み周波数とは別の読み出し周波数を生成する読み出しクロック手 段と； 上記第２の数の活動的な入力ラインを持つ上記第２のタイプの入力画像信 号及び入力データ信号のいずれか一方又は双方を上記書き込み周波数で受信す るため、並びに、出力画像信号及び出力データ信号のいずれか一方又は双方を 読み出し周波数で生成し、それによって上記出力画像信号及び出力データ信号 のいずれか一方又は双方は、上記活動的な入力ラインの数とは別の数の活動的 な出力ラインを持つことを保証するために結合しているバッファ手段と； を有して成ることを特徴とするマルチメディア装置。 ８．請求項７に記載のマルチメディア装置において、上記バッファ手段は、各色 に対し唯１個のラインメモリから成ることを特徴とするマルチメディア装置。 ９．請求項７に記載のマルチメディア装置、及び上記出力画像信号及び出力デー タ信号のいずれか一方又は双方を表示するためのディスプレイ手段を有するこ とを特徴とするテレビジョン受信機。