JPH10510957A - ビデオデータ用タイミング信号供給コントローラ - Google Patents

Abstract

(57)【要約】 コンピュータが生成する画像データのための第１のシーケンスの水平同期信号を受信するための水平入力格納手段と、コンピュータが生成する画像データのための第２のシーケンスの垂直同期信号を受信するための垂直入力格納手段と、第３のシーケンスの水平同期信号と第４のシーケンスの垂直同期信号とを生成する第１の処理手段と、第５のシーケンスの水平同期信号を生成するために、前記第１のシーケンスの前記水平同期信号と前記第３のシーケンスの前記水平同期信号とを合成すると共に、第６のシーケンスの垂直同期信号を生成するために、前記第２のシーケンスの前記垂直同期信号と前記第４のシーケンスの前記垂直同期信号とを合成する第２の処理手段とを具備し、前記第２の処理手段によって生成される前記第５のシーケンスの前記水平同期信号及び前記第６のシーケンスの前記垂直同期信号は、コンピュータによって生成される画像データのためのタイミングシーケンスを提供し、それにより前記画像データがテレビ画面に表示され得るためのタイミングシーケンスを提供するように構成されていることを特徴とするテレビ画面表示用のビデオ信号を同期させるためのコントローラ。

Description

【発明の詳細な説明】 ビデオデータ用タイミング信号供給コントローラ技術分野 本発明は、テレビ画面上にビデオデータを表示する技術に関する。背景技術 コンピュータによって生成されるビデオデータは、コンピュータのモニタに表 示され、特に、そういったディスプレイ用にフォーマットされている。 コンピュータによって生成されるビデオデータは、ＴＶのエレクトロニクスと 互換性の無いフォーマットになっているため、コンピュータ（例えばＶＧＡビデ オコントローラ）で生成されたビデオデータをテレビ画面上に表示することは不 可能である。 この問題を解決するために、コンピュータからビデオデータを受取り、一般的 にフレーム全体を取込み、それをメモリに格納して、合成信号に変換して情報を 再表示する装置が開発されてきた。通常のテレビは、ＲＦ入力を通してビデオデ ータを受取る。このデータは、ＲＦチューナに供給され、そこからデコーダに供 給される。デコーダは、ビデオデータを復調して、テレビスクリーンドライバが 受信することのできるフォームに変換する。チューナからデコーダに送られるビ デオデータは、テレビと互換性があるようにすでに構成されたフォーマットにな っている。デコーダは、受取った情報のすべてがテレビ画面上に表示され得るよ うにそれら全てをフォーマットするため、コンピュータソースからのビデオデー タは、テレビデコーダが解読することができるデジタル化された形式となるよう に処理される。 コンピュータが生成するビデオ信号には多くの処理が必要であるため、最後に テレビ画面に表示される時に十分な画質の画像が生成され得ない。これに加えて 、世界中で使用されているテレビには３タイプ、すなわちＮＴＳＣ、ＰＡＬ、及 びＳＥＣＡＭシステムがあるため、コンピュータとテレビ画面を調和させる装置 を 製造する問題は、一層複雑になっている。 コンピュータをテレビ画面に調和させる装置を見付けるためにはコストがかか るため、テレビのビデオデータをコンピュータのモニタに表示することが、他の 方法より実行可能であると考えられてきていた。 本発明は、上記事情を考慮してなされたもので、独自にフォーマットされたコ ンピュータが生成するビデオデータをテレビ画面に調和させる代替方法を提供す ることを目的とする。発明の開示 ここで提供される本発明の一面によれば、コンピュータが生成する画像データ のための第１のシーケンスの水平同期信号を受信するための水平入力格納手段と 、 コンピュータが生成する画像データのための第２のシーケンスの垂直同期信号 を受信するための垂直入力格納手段と、 第３のシーケンスの水平同期信号と第４のシーケンスの垂直同期信号とを生成 する第１の処理手段と、 第５のシーケンスの水平同期信号を生成するために、前記第１のシーケンスの 前記水平同期信号と前記第３のシーケンスの前記水平同期信号とを合成すると共 に、第６のシーケンスの垂直同期信号を生成するために、前記第２のシーケンス の前記垂直同期信号と前記第４のシーケンスの前記垂直同期信号とを合成する第 ２の処理手段とを具備し、 前記第２の処理手段によって生成される前記第５のシーケンスの前記水平同期 信号及び前記第６のシーケンスの前記垂直同期信号は、コンピュータによって生 成される画像データのためのタイミングシーケンスを提供し、それにより前記画 像データがテレビ画面に表示され得るためのタイミングシーケンスを提供するよ うに構成されていることを特徴とするテレビ画面表示用のビデオ信号を同期させ るためのコントローラが提供される。 本発明の他の一面によれば、コンピュータが生成した画像データに関係した第 １のシーケンスの水平同期信号を受信するステップと、 前記コンピュータが生成した画像データに関係する垂直同期した第２のシーケ ンスを受信するステップと、 第１の処理手段を用いて第３のシーケンスの水平同期信号と第４のシーケンス の垂直同期信号とを生成するステップと、 前記第１のシーケンスの前記水平同期信号と前記第３のシーケンスの水平同期 信号とを合成し、前記第２のシーケンスの前記垂直同期信号と前記第４のシーケ ンスの前記垂直同期信号とを合成する第２の処理手段を使用して、第５のシーケ ンスの水平同期信号と第６のシーケンスの垂直同期信号とをそれぞれ生成するス テップと、 前記第５の水平同期信号と前記第６の垂直同期信号を出力して、コンピュータ が生成した画像データのためのタイミングシーケンスを提供し、それにより前記 画像データが電子ディスプレイに表示され得るようにするステップを具備するこ とを特徴とするテレビ画面に表示するための画像データを同期させる方法が提供 される。 本発明の更に他の一面によれば、入力が、ＶＧＡコントローラによって生成さ れる水平及び垂直同期信号とＶＧＡコントローラによって生成される画像データ とに接続され、出力が、テレビ画面のドライバに接続されるように構成されたイ ンタフェースユニットからなり、それにより、前記ＶＧＡコントローラによって 前記インタフェースユニットに伝送される画像データが、再フォーマットされる と共に前記インタフェースユニットが接続されている前記テレビスクリーンドラ イバのタイミング要求に同期するように構成され、それによって、ＶＧＡコント ローラによって伝送される画像データがテレビ画面上に表示され得る、ＶＧＡコ ントローラとテレビ画面とを調和させるためのシステムが提供される。 本発明の他の一面によれば、テレビ画面に表示するビデオ信号の同期をとるた めのコントローラが提供され、このコントローラは、ビデオ信号と関係した水平 同期信号を受信するための第１の入力と、前記ビデオ信号と関係した垂直同期信 号を受信するための第２の入力と、前記第１及び第２の入力から前記水平及び垂 直同期信号を受信して処理すると共に、テレビのドライバへの出力として合成し た同期信号を生成するプロセッサとからなる。 好ましくは、前記水平同期信号及び垂直同期信号は、コンピュータＶＧＡから 受信する。 好ましくは、前記コントローラは、コンピュータとテレビ画面とを相互接続す るように構成されたインタフェースユニットである。 前記インタフェースユニットは、前記合成された同期信号を生成するために、 前記プロセッサの垂直同期信号と水平同期信号とを合成するように構成された内 部クロックを有している。 合成された同期信号は、タイミングが合わされ、かつ、フォーマットされた、 すなわち、完全に一致するように整形された（tessellated）信号である。 前記インタフェースユニットは、好ましくは、前記合成された同期信号を生成 するために、前記水平及び垂直同期信号と合成されるクロック信号を受信する第 ３の入力を有する。 好ましくは、コントローラは、赤、緑、及び青のビデオ信号のための第４、第 ５、及び第６の入力と、テレビドライバによって受信されるのに適した形式とな っている修正された赤、緑、及び青のビデオ信号を出力するための第２、第３、 及び第４の出力とを有する。 前記コントローラは、好ましくは、前記第４、第５、及び第６の入力で得られ る前記赤、緑、及び青のビデオ信号のレベルを変更するための増幅器を有する。 前記コントローラは、前記第４、第５、及び第６の入力で受信される前記入力 赤、緑、及び青のビデオ信号のためのインピーダンス整合及び緩衝手段を有する 。 前記インピーダンス整合及び緩衝手段は、３つの入力からなり、それぞれ前記 第４、第５、及び第６の入力で受信される色信号のためのものである。 好ましくは、各インピーダンス整合及び緩衝手段の入力は、エミッタが前記コ ントローラの前記第２、第３、及び第４の出力のそれぞれに接続されたトランジ スタのベースに接続されている。 前記コントローラは、好ましくは、前記合成された同期信号のための変換モー ドを示す信号を前記プロセッサに入力するテレビモードセレクタを有する。 前記テレビモードセレクタは、好ましくは、前記出力が接続されているテレビ （ＰＡＬ、ＮＴＳＣ、もしくはＳＥＣＡＭ）のタイプを示す信号を前記プロセッ サに入力する。 前記コントローラは、ＶＧＡコントローラから水平及び垂直同期信号を受信す る。 前記テレビモードセレクタは、前記水平信号と垂直信号とを合成するための前 記変換モードを表す信号を前記プロセッサに入力する。 前記テレビモードセレクタは、好ましくは、前記コントローラが接続されてい るテレビの前記変換モードを表す外部信号を受信するための入力を有する。 前記コントローラは、好ましくは、テレビが前記コントローラに取り付けられ ているか、及びＶＧＡモニタが前記コントローラに接続されているかを示すステ イタスインジケータを有する。 前記ステイタスインジケータは、前記コントローラがテレビに接続されている ことを表示するための信号を前記テレビから受信するように構成されている。 好ましくは、前記ステイタスインジケータは、前記コントローラがＶＧＡモニ タに接続されていることを表示する信号を前記ＶＧＡモニタから受信するように 構成されている。 前記コントローラは、好ましくは、コンピュータデータがテレビ画面に表示さ れるべきか否か、テレビデータがテレビ画面に表示されるべきか否か、もしくは 、前記コンピュータとテレビの双方からのデータを合成したものが前記テレビ画 面に表示されるべきか否かを表示するための信号を前記プロセッサに提供するた めのディスプレイインジケータを有する。 好ましくは、前記コントローラは、入力信号をＴＴＬ論理レベルから１２ボル ト制御レベルに変換するための変換手段を有する。 好ましくは、前記プロセッサは、前記クロック信号を受信し、前記水平同期信 号と垂直同期信号とが合成されるためのタイミング信号を提供するために前記ク ロック信号を分割するように構成されたバイナリカウンタを有する。 好ましくは、前記バイナリカウンタは、前記垂直同期信号の１パルス期間にお ける前記水平同期信号のパルスの期間と周期を表す信号を出力するように構成さ れている。 選択的に、前記バイナリカウンタは、前記水平同期信号の１パルス期間におけ る前記垂直同期信号のパルスの期間と周期を表す信号を出力するように構成され ている。 前記水平もしくは垂直同期信号のパルスの同期する期間と周期を表す出力信号 は、好ましくは、前記コントローラに必要とされる前記変換モード（ＰＡＬ／Ｎ ＴＳＣ／ＳＥＣＡＭ）とインタレース動作に必要とされる前記変換モードを表す 信号を前記プロセッサに供給するように構成されたモードセレクタによって制御 される。 前記バイナリカウンタは、好ましくは、ＰＡＬに入力されるよう構成された信 号を出力する。ＰＡＬは、前記第１及び第２の入力から得られる前記水平同期信 号及び垂直同期信号を、バイナリカウンタが生成する水平同期信号及び垂直同期 信号と合成し、前記プロセッサによる出力のためのタイミングが合わされフォー マットされた水平及び垂直同期信号を生成するように構成されている。 前記水平及び垂直同期信号の期間及び周期は、好ましくは、前記コントローラ が一緒に使用されるテレビシステムのタイプを監視することによって決定される 。 前記バイナリカウンタから生成される前記水平同期信号は、６４０ドットもし くは８００ドットに設定され、前記バイナリカウンタから生成される前記垂直同 期信号は、ノンインタレースモードでは２４０ラインもしくは２００ラインに設 定され、ノンインタレースモードでは、４８０ラインもしくは４００ラインに設 定される。 本発明の他の一面によれば、テレビは、ＲＦ入力、チューナ、デコーダ、ドラ イバ回路、及びテレビ画面から構成され、それら構成部品は互いに接続されてＲ Ｆ入力信号を受信しテレビ画面にそれを表示する。前記ドライバは、外部に接続 されたインタフェースユニットから合成された同期信号と青、緑及び赤のビデオ 信号を直接受信する。これにより、前記テレビは前記インタフェースユニットか らのビデオデータもしくは前記チューナを介して受信されたビデオデータを表示 することができる。 本発明の他の一面によれば、ＶＧＡコントローラとテレビ画面とを整合させる システムを提供する。このシステムは、入力がＶＧＡコントローラに接続され出 力がテレビ画面のドライバに接続されるように構成されているインタフェースユ ニットからなる。これにより、ＶＧＡコントローラにより前記インタフェースユ ニットに送信されるビデオデータが、前記インタフェースユニットの接続されて いる前記テレビスクリーンドライバのタイミング要求に同期するように構成され 、そのためにＶＧＡコントローラによって送信されるビデオデータがテレビ画面 に表示され得る。 好ましくは、前記ＶＧＡコントローラは多くの信号を前記インタフェースユニ ットに伝送する。これらの信号は、水平同期信号、垂直同期信号、アナログの赤 信号、アナログの緑信号、及びアナログの青信号を含む。 好ましくは、前記インタフェースユニットは、前記テレビの変換のモード（Ｐ ＡＬ／ＮＴＳＣもしくはＳＥＣＡＭのいずれも）と、インタレース動作が必要で あるかを示す信号を、当該テレビから受信するように構成されている。 任意に、前記変換信号のモードは、モード選択手段から内部的に生成される。 好ましくは、前記ＶＧＡコントローラは、前記インタフェースユニットにドッ トクロック信号を伝送し、前記インタフェースユニットは、前記複合同期信号を 生成するために、前記ドットクロック信号と前記同期信号とを合成する。 本願の他の実施形態によれば、ＲＦ入力、チューナ、デコーダ、ドライバ、テ レビ画面、及び上述した実施形態のいずれかによるインタフェースユニットから 構成されたテレビが提供される。 本願の他の一面によれば、上述した実施形態のいずれかによるインタフェース ユニットから構成されたＶＧＡコントローラが提供される。 本発明の他の一面によれば、前記インタフェースユニットは、内部回路を有す る単一の集積回路チップから構成される。この内部回路は、コンピュータから垂 直及び水平同期信号を受信し、テレビドライバへ出力するための複合水平及び垂 直同期信号を生成するべく選択されるる。これにより、ＶＧＡコントローラによ って生成されるビデオデータが前記テレビ画面に表示され得る。 好ましくは、前記インタフェースユニットによって生成された前記合成同期信 号は、垂直パルス毎の水平パルスの数が４以下であるならば、単純化された、タ イミングが一致しフォーマットされた信号となる。 前記プロセッサは、偶数フィールドの合成同期信号と奇数フィールドの合成同 期信号とを生成するように構成される。 好ましくは、前記プロセッサによって生成された合成同期信号は、偶数フィー ルド及び奇数フィールドの信号成分により構成される。図面の簡単な説明 本発明の好ましい実施形態は、以下の添付図面に関連した例により述べられる であろう。 図１は、本発明の第１の実施形態によるインタフェースユニットのブロック図 を示す。 図２は、本発明の第１の実施形態によるテレビのブロック図を示す。 図３Ａは、上記インタフェースユニットにより生成される信号の偶数フィール ドを示す。 図３Ｂは、上記インタフェースユニットにより生成される信号の奇数フィール ドを示す。 図３Ｃは、上記インタフェースユニットによって生成される単純化された信号 を示す。 図４Ａは、上記第１の実施の形態によるバイナリカウンタを示す。 図４Ｂは、上記第１の実施の形態によるＰＡＬの第１の部分を示す。 図４Ｃは、上記第１の実施の形態によるＰＡＬの第２の部分を示す。 図４Ｄは、上記第１の実施の形態による制御回路を示す。 図４Ｅは、それぞれ５ボルトに接続され、及び接地されたＰＡＬの端子を示す 。 図４Ｆは、接地端子に接続された装着ホールを示す。 図５は、上記ＰＡＬへの入力及び出力である信号の１セットの式を示す。 図６は、上記ＰＡＬの内部信号の１セットの式を示す。 図７は、図４Ａ乃至４Ｆに示すあらゆる信号の説明を示す。 図８は、第１の実施の形態による上記インタフェースユニットのソフトウエア に関する水平画像変調アルゴリズムのフローチャートを示す。 図９は、上記ソフトウエアの垂直画像変調アルゴリズムのフローチャートを示 す。 図１０は、上記ソフトウエアの後処理アルゴリズムのフローチャートを示す。 図１１は、上記インタフェースユニットの回路図の第２の実施形態を示す。 図１２は、上記第２の実施の形態によるＰＡＬを示す。 図１３は、図１２に示すＰＡＬのピンの説明を示す。発明を実施するための最良の形態 以下、本発明の具体的な実施の形態を図面を参照して説明する。 図１は、インタフェースユニットと好ましい入力信号及び出力信号とのブロッ ク図を示す。インタフェースユニットの構成要素と処理のより具体的な説明は、 図４Ａ〜４Ｃを参照して後述する。 インタフェースユニット１０は、端子１から端子１１までの１１の入力と、端 子１２から端子２２までの１１の出力とを有している。入力端子は、コンピュー タＶＧＡコントローラの対応する端子に接続されている。 最も単純な形態において、インタフェースユニットは、端子９、１０、及び１ １でアナログの赤、緑、及び青の信号（ＣＲ，ＣＧ，ＣＢ）を受信する。水平同 期信号及び垂直同期信号（ＣＨＳＹＮＣ及びＣＶＳＹＮＣ）は、端子７及び８で 受信される。補助信号は、機能を増やすために受信される。この補助信号は、端 子１で受信されるブランキング信号（ＣＢＬＡＮＫ）、端子４で受信されるドッ トクロック信号（ＣＣＬＫ）を含む。また、端子５及び６で受信されるコンピュ ータ構成信号ＣＣＯＭＦＡ，ＣＣＯＭＦＢは、テレビドライバに送信されるタイ ミング信号がテレビと互換性があるように、変換のモード（ＰＡＬ／ＮＴＳＣ／ ＳＥＣＡＭ）についての情報を提供する。更に、端子７及び８で受信される補助 信号ＣＳＴＳＡ，ＣＳＴＳＢは、テレビがインタフェースユニットに接続されて いるか、及びコンピュータがインタフェースユニットに接続されているかといっ たステータス情報を供給する。 テレビのドライバを駆動するために必要な最小限の信号の組は、合成同期信号 （ＩＣＳＹＮＣ）と、端子１５、２０、２１、及び２２においてそれぞれ出力さ れるビデオ信号ＩＲ，ＩＧ，ＩＢとである。インタフェースユニットから出力さ れる他の信号は、補助機能を提供する。すなわち、端子１２からはテレビ画面上 の画像のブランキングのための信号（ＩＢＬＡＮＫ）が出力され、端子１６及び １７からは、ＲＦ生成画像がテレビに現れるか、もしくはコンピュータが生成す る画像がテレビに現れるかといったテレビの動作を制御する信号（ＩＣＴＬＡ， ＩＣＴＬＢ）がそれぞれ出力される。また、取り付けられるディスプレイのタイ プや要求される動作のモードといったテレビのステータスについての情報は、信 号ＩＳＴＳＡ，ＩＳＴＳＢとして端子１８及び１９を通してインタフェースユニ ットにフィードバックされる。端子１３及び１４で供給される信号ＩＨＳＹＮＣ ，ＩＶＳＹＮＣは、診断の目的に利用される任意の出力である。 コンピュータＶＧＡが生成する信号をテレビ画面に調和させるという問題を解 決することを目的とする従来の装置と異なり、本発明は、ビデオ信号のフレーム 全体を取得して、格納し、テレビデコーダによって処理され得る合成信号とした 後に再表示するという処理を行わない。本発明のインタフェースユニットは、Ｖ ＧＡコントローラからビデオデータ及びタイミングデータを受取り、情報がテレ ビジョン回路内に引込まれるように正しい信号とタイミングを生成し、それによ って、記憶領域や合成信号への変換を不要とする。 インタフェースユニットが、赤、緑、及び青の信号と、テレビドライバのタイ ミング情報と一致するタイミング情報とを生成するため、この情報を含む信号は テレビデコーダ無しにテレビドライバに直接に供給され得る。以前は、このよう なことは考えられなかった。 世界中には、３つの主なテレビシステムのタイプがある。それは、ＰＡＬ、Ｓ ＥＣＡＭ、及びＮＴＳＣシステムである。これらのシステムはそれぞれ、テレビ 画面上の画像を形成するために必要な水平及び垂直同期信号の長さと周期が異な っている。インタフェースユニットは、そのテレビがどのタイプのシステムで動 作するかを示す情報をテレビから受信するようにプログラムされ得る。そして、 インタフェースユニットは、この情報を用いて、コンピュータソースからの表示 すべきビデオデータに関連する水平及び垂直同期信号のための正確なタイミング シーケンスを生成する。後述するように、インタフェースユニットは、ａｌｔｅ ｒａ ＥＰＭ ７０６４ＬＣ４４のようなプログラマブル論理装置からなり、内 部ラッチ、カウンタ、及び、入力信号を変換し、出力信号のタイミングを修正し たタイミングと関連づけるのに十分な論理要素を含んでいる。 本実施の形態において、インタフェースユニットは、Ａｌｔｅｒａ Ｃｏｒｐ ｏｒａｔｉｏｎのＮｏ．ＥＰＭ５０１６ＰＣ−１５ＴのＰＡＬ装置から構成され ている。 これに加えて、独立した構成部品が、論理信号のレベルを要求されるインタフ ェースのレベルに変換するために使用される。独立した構成部品は、コンピュー タが生成したＲＧＢ信号を、終端させたり緩衝したりすることにより、テレビド ライバが要求するレベルとなるように使用される。これらは、あらゆる部品には んだ付けされた配線を使用した直接的な接続を通して、もしくはプラグ及びソケ ットの配置を使用した間接的な接続により、信号がコンピュータとテレビの間で 伝送され得る。 従来のインタフェースユニットで採用されていた方法と対照的に、本発明は、 コンピュータソースからのビデオデータをテレビドライバと直接互換性のあるフ ォーマットとするようにしている。従来のシステムでは、コンピュータによって 生成されたビデオデータは、テレビドライバに直接互換性のあるフォームに変換 されていなかった。その代わりに、ビデオデータは処理され、画面に特に表示さ れるように意図されたビデオデータのフォーマットに全く関係なく、テレビデコ ーダが受信することのできる形式となるよう処理された後のデータに残されたも のが、テレビ画面に表示される。 一般的なテレビでは、ビデオ画像は水平及び垂直信号が合成されることによっ て生成される。この水平及び垂直信号は、水平解像度が６４０ドットであり、垂 直解像度がＰＡＬやＳＥＣＡＭの場合は２４０ラインであってＮＴＳＣの場合は ２００ラインであるマトリックスを形成する。この解像度は、インタレースモー ドが選択された場合には倍となり、ＰＡＬやＳＥＣＡＭでは４８０ライン、ＮＴ ＳＣでは４００ラインとなる。 従って、ＶＧＡコントローラからビデオデータとタイミング信号とを受信する インタフェースユニットは、この情報をテレビドライバが受信可能なフォームに 変換しなければならないこととなる。それによって、ＣＶＳＹＮＣ及びＣＨＳＹ ＮＣは、テレビの安定した動作に必要である正確であり、タイミングが一致しフ ォーマットされたＩＣＳＹＮＣ信号を生成するために使用される。より耐性のあ るテレビセットでは、垂直パルス毎の水平パルスの数が４以下であるならば、タ イミングの一致及びフォーマットという整形（tessellation）は単純化され得る 。ここで、図３Ａから３Ｃについていえば、図３Ａはインタフェースユニットに よって生成される信号の偶数フィールドを示し、図３Ｂはインタフェースユニッ トによって生成される信号の奇数フィールドを示し、図３Ｃはインタフェースユ ニットによって生成される単純化された信号を示す。テレビ画面に最終的に表示 されるビデオ画像を生成するために偶数及び奇数フィールドを生成する理論は、 本技術分野における技倆を有する者にとってはよく知られており、より詳細な説 明がＭｃＧｒａｗ Ｈｉｌｌから発行されているＧ．ＨｕｔｓｏｎによるＣｏｌ ｏｕｒ Ｔｅｌｅｖｉｓｉｏｎ Ｔｈｅｏｒｙ （ＩＳＢＮ ００７７０９４２ ５９５）と題された本に記載されている。 ＩＣＳＹＮＣの高レベルの周期、ＩＣＳＹＮＣの低レベルの周期、及びＩＣＳ ＹＮＣの期間のタイミングは、ＣＶＳＹＮＣ及びＣＨＳＹＮＣ信号の論理組合せ によって生成される。内部で生成されるクロックもしくは外部から供給されるＣ ＣＬＫが、基準タイミングを供給する。 ＩＲ，ＩＧ，ＩＢ信号は、エミッタ・フォロワとして構成されるトランジスタ を用いて終端され緩衝される。ＣＲ，ＣＧ，ＣＢ信号のレベルは、ＶＧＡコント ローラのデジタル／アナログ変換チップ（ＤＡＣ）においてプログラムされてい る。これは、正確な電圧レベルを保証する。パレットＤＡＣのレベルは、テレビ におけるあらゆる変化に色を正確に合致させるように使用される。 図２に示すように、本実施の形態によるテレビは、デコーダ１３と、順番にデ コーダ１３に接続されているチューナ１２と、チューナ１２に接続されたＲＦ入 力１１とを有する。デコーダは、ドライバ１４に接続されている。図２では、Ｒ ，Ｇ，Ｂ，Ｃの各文字によって表されるように、赤、緑、青、及びクロック信号 が示されている。また、ドライバ１４のＣＲＧＢ端子は、また、入力端子ＴＶＣ ，ＴＶＲ，ＴＶＧ，ＴＶＢにそれぞれ直接接続されている。これらの端子は、イ ンタフェースユニットの対応する端子１５，２０，２１，２２に接続されるよう に配置されている。 図示しないが、テレビには、インタフェースユニットの端子１２，１３，１４ ，１６，１７，１８，１９に接続されている接続端子が設けられている。また、 テレビには、インタフェースユニットのこれらの端子における出力もしくは入力 信号を処理する回路が設けられている。 図４Ａにおいて、ＰＡＬ Ｕ４０４に対して入力タイミング信号ＣＣ０からＣ Ｃ９を供給するための入力として、ＶＣＬＫ信号とＣＣＬＫ信号とを有する１２ 段のバイナリカウンタが示されている。バイナリカウンタは、ＩＣのＵ４０１− Ａ，Ｕ４０１−Ｂ，Ｕ４０２−Ａによって表されている。ＰＡＬは、カウンタの 出力ＣＣ０からＣＣ９を用いて、垂直ＳＹＮＣの期間ＶＳＹＮＣの間における水 平ＳＹＮＣパルスの期間と周期を生成する。ＳＹＮＣ期間及び周期は、入力構成 ラインＰＡＬ及びＰＣＬＫによって制御されることにより、ＰＡＬ、ＳＥＣＡＭ もしくはＮＴＳＣのいずれかに関連するテレビシステムの値と一致する。 ＰＡＬの出力信号ＨＳＹＮＣ，ＶＳＹＮＣ，ＨＨＳＹＮＣ，ＨＶＳＹＮＣは、 ＰＡＬ Ｖ４０３に送信される。この論理装置は、コンピュータの生成するＨＳ ＹＮＣ，ＶＳＹＮＣ信号と、装置が生成するＨＨＳＹＮＣ，ＨＶＳＹＮＣ信号と を合成し、テレビが要求する正確であって、タイミングが一致しフォーマットさ れたＩＶＳＹＮＣ，ＩＨＳＹＮＣ信号を生成する。これらの信号に必要なタイミ ングは、図３Ａから図３Ｃに示す。 図４Ｅは、制御信号ＣＴＬ１２と入力信号ＣＴＬ１２Ａとを得るために必要と される回路を示す。また、図４Ｅ及び４Ｆは、それぞれ＋５ボルトに接続される か接地された構成端子の信号を示す。図４Ｆは、接地された装着ホールの端子を 示す。 図５及び図６は、あらゆる出力信号を得るために必要とされるＰＡＬの内部の 式を示す。図６において、ｈｈＳＹＮＣは、実際には図５に示すＨＨＳＹＮＣに 対応する。 いずれの図にも示していないが、インタフェースユニットによってＶＧＡコン トローラから受信される赤、青、及び緑の信号は、それぞれ、５ボルト電源に接 続されたコレクタと７５オーム１％レジスタを介して接地されたエミッタとから なる内部の回路構成から得られる。その出力は、エミッタから取り出され、ベー スに接続されている入力もまた、７５オーム１％レジスタを介して接地されてい る。一般的に、トランジスタは２Ｎ３９０４ＮＰＮトランジスタである。 本発明の他の実施形態によれば、インタフェースユニットは、図１１に示すよ うな回路図を用いて実現される。本技術分野における技倆を有する者は、図１１ に示す部品及び回路レイアウトを用いてインタフェースユニットを作成する方法 が分かるであろうことから、この回路図の詳細については省略する。図１１の回 路図に用いられるＰＡＬ４０の詳細を、図１２に示す。図１３は、図１２に示す ＰＡＬのピンを説明する図である。 本発明の更に他の実施形態によれば、インタフェースユニット１０は、ドライ バソフトウエア、水平画像変調アルゴリズム、垂直画像変調アルゴリズム、後処 理、及び上述したＶＧＡタイミングを使用する。 インタフェースユニット１０によって使用されるアルゴリズムは、好ましくは 、判断基準、判断決定、画像処理、領域処理、及び後処理を行うように設計され る。 本実施の形態によるＶＧＡコントローラから得られる画像データは、赤、緑、 及び青の信号から構成される。得られる画像データは、ＶＧＡコントローラディ スプレイに表示され得るようにすでにフォーマットされている。しかしながら、 テレビ画面に表示され得るために、再フォーマットが必要である。従って、水平 スキャン方向に輝度変調アルゴリズムを用いて、ＶＧＡタイプの画像の奇数及び 偶数フレームの画像データを前処理及び後処理するためのソフトウエアが必要で ある。特定のアルゴリズムが、垂直の画像の輝度の変化を分析する第２のアルゴ リズムによって動的に決定される。 水平画像変調アルゴリズム（ＨＩＭＡ）は、初期画像の単一の表示から初期画 像を完全に変調されたカラー表示に変化させることができる。 ＨＩＭＡの選択は、後に続く奇数及び偶数ラインの隣接する画像データ間の垂 直画像の輝度の変化を調べる垂直輝度変調アルゴリズム（ＶＩＭＡ）によって決 定される。 そのソフトウエアアルゴリズムは、テレビジョンもしくは他の電子機器のディ スプレイ媒体が要求するタイミング信号と一致するタイミング信号を供給するた めに、ＶＧＡコントローラ装置の通常の動作を修正する。 この実施形態において、ＨＩＭＡは、元のビデオデータを以下の基本的なパラ メータによって２次元分析することによって決定される。すなわち、 ｉ． 画像の幅 ｉｉ． 画像の高さ ｉｉｉ．画像における色の変化 ｉｖ． 画像の色 ＶＩＭＡは、以下の基本的なパラメータによって１次元分析されることによっ て決定される。すなわち、 ｉ． 奇数及び偶数フレームにおいて似た色を有する連続したラインの数 ｉｉ． 連続したラインにおける色の変化 理想的には、ＨＩＭＡとＶＩＭＡとは、以下の画像変調技術のうちの１以上の 技術から構成される。 ｉ． 変化させない。 ｉｉ． ＣＬＵＴ（カラールックアップテーブル）または演算もしくはそれ らの双方を使用することにより色を変化させる。 ｉｉｉ．連続する水平データを混合させる。 ｉｖ． 画像の色をぼかす。 上述したように、インタフェースユニットは、ＰＡＬテレビ、ＳＥＭＡテレビ 、もしくはＮＴＳＣテレビのような異なるタイプの電子ディスプレイ装置に対応 して、画像データをフォーマットが可能でなければならない。従って、ドライバ ソフトウエアは、テレビから自動的にフィードバックするシステムか、もしくは 、 インタフェースユニットにおける予め決められた任意のモード選択オプションに 基づき、正しいスクリーンサイズを選択しなければならない。 元のビデオ画像データは、必要であれば元のデータを復元する後処理ルーチン によって、回復され得る。これは、通常、画像の切替えによって必要となる。 ＨＩＭＡのフローチャート及びＶＩＭＡのフローチャートの一例を、図８及び 図９に示す。また、後処理アルゴリズムのフローチャートの一例を、図１０に示 す。 本発明の一実施形態によれば、ハードウエアは、 テレビの同期に対するＶＧＡ、 入力される垂直及び水平信号の自動検出手段、 ＰＡＬ／ＮＴＳＣの混合同期タイミングの支援手段、 ＳＣＡＲＴ（ＰｅＲＩ）制御ラインと互換性のある信号出力手段、 自動型ＰＡＬ／ＮＴＳＣ から構成される。 ソフトウエアは、テレビ画面上の垂直及び水平のパニングと、 ソフトウエアによる輝度及びコントラストの制御と、 色の濃度（走査速度変換器ＡＤＣの解像度に限定されない）の制御と、 ６４０×４８０の解像度のための１６のカラーモードの支援（ＢＩＯＳモード １２）と、 ６４０×４８０の解像度のための２５６のカラーモードの支援（ＶＥＳＡ Ｂ ＩＯＳ モード１０１）と、 モード０から１３のＤＯＳモード支援とを含む。 インタフェースユニットは、実際上情報処理機能を有するテレビインタフェー スであり、インタレースされるＲＧＢデータと３０ＭｈＺの最大帯域幅を有する 同期信号とを受信し、合成同期信号とＲＧＢデータとを出力する。 インタフェースユニットは、内部制御信号を生成するために、垂直及び水平同 期信号を必要とする。 同期極性が、関連ソフトウエアドライバによって正にセットされる。テレビ同 期信号生成回路は、適用された垂直及び水平ＶＧＡ同期タイミングによって制御 される。 インタフェースユニットは、外部の水晶時計、もしくは供給されるクロック入 力によって生成される１つのクロック信号を必要とする。 ＶＧＡ水平及び垂直同期タイミングによれば、入力ＶＧＡの水平同期信号は約 １５．６２５Ｋｈｚであり、垂直同期信号は、テレビシステムの選択によって５ ０Ｈｚもしくは６０Ｈｚである。通常、５０ＨｚはＰＡＬ用であり、６０Ｈｚは ＮＴＳＣ用である。このタイミングは、システムドライバソフトウエアにより以 下の表１に示す値に設定される。 インタフェースユニットが、モードの変更のためにＢＩＯＳコールを遮断する べく、ＤＯＳの互換性のあるＴＣＲを使用することが好ましい。タイミングの値 及びパラメータは、モード０から１３ｈに調整される。ＴＣＲは、ＶＧＡカード を読み込み、インストールされたカードに合うように自動的に動作を調整する。 一実施形態によれば、インタフェースユニットは、従来のテレビジョン画面に 明確で鮮明な画像を表示するために、「ウインドウズ」という互換性のあるディ スプレイドライバを使用する。また、インタフェースユニットは、動的にフリッ カを減ずるために、順次スキャン技術（ＰＳＴ）と順次エリア技術（ＰＡＴ）と 呼ばれるソフトウエア技術の組合せを用いる。これはソフトウエアの技術である ため、ハードウエアに影響を与えることなく、「ウインドウズ」の将来のバージ ョンに対応して拡張及び修正することができる。 本発明の他の実施形態によれば、インタフェースユニットは、画面にテレビ画 像を投影するプロジェクタに接続されるようになっている。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)， ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 アーチボルト・ジョン・マイケル オーストラリア クイーンズランド4352、 ハンプトン、ウィルクス ロード、 137

Claims (1)

1. 【特許請求の範囲】 １． コンピュータが生成する画像データのための第１のシーケンスの水平同期 信号を受信するための水平入力格納手段と、 コンピュータが生成する画像データのための第２のシーケンスの垂直同期信号 を受信するための垂直入力格納手段と、 第３のシーケンスの水平同期信号と第４のシーケンスの垂直同期信号とを生成 する第１の処理手段と、 第５のシーケンスの水平同期信号を生成するために、前記第１のシーケンスの 前記水平同期信号と前記第３のシーケンスの前記水平同期信号とを合成すると共 に、第６のシーケンスの垂直同期信号を生成するために、前記第２のシーケンス の前記垂直同期信号と前記第４のシーケンスの前記垂直同期信号とを合成する第 ２の処理手段とを具備し、 前記第２の処理手段によって生成される前記第５のシーケンスの前記水平同期 信号及び前記第６のシーケンスの前記垂直同期信号は、コンピュータによって生 成される画像データのためのタイミングシーケンスを提供し、それにより前記画 像データがテレビ画面に表示され得るためのタイミングシーケンスを提供するよ うに構成されていることを特徴とするテレビ画面表示用のビデオ信号を同期させ るためのコントローラ。 ２． 第１のフォーマットの第１の画像データを受信し、第１の画像データを処 理して第２のフォーマットの第１の画像データとし、その第２の画像データを出 力するフォーマット手段を具備することを特徴とする請求項１記載のコントロー ラ。 ３． 第１の画像データを受信するための画像データ入力と第２の画像データを 出力するための画像データ出力を具備し、 前記フォーマット手段は、前記画像データ入力及び画像データ出力に接続され るように構成されたことを特徴とする請求項２記載のコントローラ。 ４． 前記フォーマット手段は、前記第１のフォーマットの前記第１の画像デー タを処理して、前記第５のシーケンスの前記水平同期信号及び前記第６のシーケ ンスの前記垂直同期信号と同期する奇数及び偶数フレームの画像データからなる 前記第２の画像データとするように構成された画像変調手段を有することを特徴 とする請求項２または３記載のコントローラ。 ５． 前記画像変調手段は、水平方向に第１の画像データをスキャンするように 構成された水平画像変調手段と、垂直方向に第１の画像データをスキャンするよ うに構成された垂直画像変調手段とを有することを特徴とする請求項４記載のコ ントローラ。 ６． 前記水平画像変調手段からの情報に基づいて前記第２の画像データにおけ る変化を除去するように構成された後処理手段を具備することを特徴とする請求 項５記載のコントローラ。 ７． 前記水平画像変調手段と前記垂直画像変調手段は、前記第１の画像データ のパラメータを分析し、前記第２のフォーマットの前記第２の画像データを生成 することを特徴とする請求項５または６記載のコントローラ。 ８． 前記水平画像変調手段は、予め決められた時間間隔で２次元的に前記画像 データのパラメータを分析するように構成されたことを特徴とする請求項７記載 のコントローラ。 ９． 前記水平画像変調手段によって使用される２次元の画像データパラメータ は、画像の幅、画像の高さ、画像の色の変化、及び画像の色を含むことを特徴と する請求項８記載のコントローラ。 １０． 前記水平画像変調手段は、以下の画像変調技術のうちの１以上の技術を 有する水平画像変調アルゴリズムからなることを特徴とする請求項９記載のコン トローラ。 ｉ． 変化させない。 ｉｉ． ＣＬＵＴまたは演算、もしくはそれら双方を使用することにより色を 変化させる。 ｉｉｉ．連続するデータを混合させる。 ｉｖ 画像の色をぼかす。 １１． 前記垂直画像変調手段は、フレーム画像データの後続する奇数及び偶数 ラインにおける隣接する第１の画像データ間の変化に関係したパラメータを分析 するように構成されたことを特徴とする請求項９記載のコントローラ。 １２． 前記垂直画像変調手段によって分析されるパラメータは、連続するライ ンで色及び色の変化が類似しているフレーム画像データの奇数及び偶数ラインに おける連続するラインの数から構成されていることを特徴とする請求項１１記載 のコントローラ。 １３． 前記垂直画像変調手段は、以下の変調技術のうちの１以上の技術を用い た垂直画像変調アルゴリズムからなることを特徴とする請求項１２記載のコント ローラ。 ｉ． 変化させない。 ｉｉ． ＣＬＵＴまたは演算、もしくはそれら双方を使用することによりライ ンの色を変化させる。 ｉｉｉ．垂直の色の変化を混合させる。 ｉｖ． 垂直の色の変化をぼかす。 １４． 前記水平画像変調アルゴリズムは、前記第１の画像データの単一色の表 示を、前記初期画像の完全に変調した色表示に変化させることができることを特 徴とする請求項９記載のコントローラ。 １５． 前記後処理手段は、起動すると、望まない変化が生じやすい前記第２の 画像データの関係する部分に前記第１の画像データの部分を戻す後処理ルーチン を含むを特徴とする請求項６記載のコントローラ。 １６． 前記第５のシーケンスの水平同期信号と前記第６のシーケンスの垂直同 期信号とがタイミングシーケンスを提供するコンピュータの生成する画像データ のクロック基準を表す信号を受信するためのクロック格納手段を具備することを 特徴とする請求項１記載のコントローラ。 １７． 前記第５のシーケンスの前記水平同期信号と前記第６のシーケンスの垂 直同期信号とが、コンピュータディスプレイとは異なる画像データのタイミング 要求を有する電子ディスプレイに表示されるべきコンピュータの生成する画像デ ータの制御タイミングのための合成同期信号を生成する第３の処理手段により、 合成されることを特徴とする請求項１または１６記載のコントローラ。 １８． 第１のフォーマットのコンピュータの生成する画像データを受信し、受 信した画像データ信号のレベルを修正し、前記修正したレベルを有する画像デー タ信号を出力する第４の制御処理手段を具備することを特徴とする請求項１、１ ６、もしくは１７記載のコントローラ。 １９． 前記クロック格納手段は、前記画像データに関係したクロック信号を受 信するように構成され、 前記第１の処理手段は、前記クロック格納手段によって受信される前記クロッ ク信号を利用し、前記第３のシーケンスの水平同期信号と前記第４のシーケンス の垂直同期信号とを生成するように構成されたことを特徴とする請求項１６記載 のコントローラ。 ２０． 前記クロック格納手段は、前記ビデオ信号に関係したクロック信号を受 信するように構成され、 前記第２の処理手段は、前記クロック格納手段によって受信されたクロック信 号を利用して前記第５のシーケンスの水平同期信号と前記第６のシーケンスの垂 直同期信号とを生成するように構成されたことを特徴とする請求項１６または１ ９記載のコントローラ。 ２１． 前記第１の処理手段は、前記クロック信号を受信し、前記第３のシーケ ンスの水平同期信号と前記第４のシーケンスの垂直同期信号とを生成するための タイミング信号を提供するため、前記クロック信号を分割するように構成された バイナリカウンタを有する。 ２２． 前記コントローラが異なる電子ディスプレイのタイミング要求と互換性 のあるタイミング信号を生成するよう選択され得るように、前記第５のシーケン ス及び第６のシーケンスのためのタイミングを決定するように構成されたモード セレクタを具備することを特徴とする請求項２１記載のコントローラ。 ２３． 前記バイナリカウンタは、前記コントローラの出力として、タイミング が合わされフォーマットされた、前記第５のシーケンスの水平同期信号と前記第 ６のシーケンスの垂直同期信号とを生成するために、前記第２の処理手段のＰＡ Ｌに信号を出力するように構成されたことを特徴とする請求項２１または２２記 載のコントローラ。 ２４． コンピュータが生成した画像データに関係した第２のシーケンスの水平 同期信号を受信するステップと、 前記コンピュータが生成した画像データに関係する垂直同期した第２のシーケ ンスを受信するステップと、 第１の処理手段を用いて第３のシーケンスの水平同期信号と第４のシーケンス の垂直同期信号とを生成するステップと、 前記第１のシーケンスの前記水平同期信号と前記第３のシーケンスの水平同期 信号とを合成し、前記第２のシーケンスの前記垂直同期信号と前記第４のシーケ ンスの前記垂直同期信号とを合成する第２の処理手段を使用して、第５のシーケ ンスの水平同期信号と第６のシーケンスの垂直同期信号とをそれぞれ生成するス テップと、 前記第５の水平同期信号と前記第６の垂直同期信号を出力して、コンピュータ が生成した画像データのためのタイミングシーケンスを提供し、それにより前記 画像データが電子ディスプレイに表示され得るようにするステップを具備するこ とを特徴とするテレビ画面に表示するための画像データを同期させる方法。 ２５． 第３の処理手段を用いて、前記第５のシーケンスの水平同期信号と前記 第６のシーケンスの垂直同期信号とを合成することにより、前記画像データのタ イミングを制御するための合成同期信号を生成するステップを含むことを特徴と する請求項２４記載の方法。 ２６． フォーマット手段を用いて第１のフォーマットの第１の画像データを受 信するステップと、 第１の画像データを処理して、前記第２のフォーマットの第１の画像データか らなる第２の画像データとするステップと、 前記第２の画像データを生成して、それによって前記第５のシーケンスの前記 水平同期信号と前記第６のシーケンスの前記垂直同期信号が前記第２の画像デー タのためのタイミングシーケンスを提供し得るようにするステップとを含むこと を特徴とする請求項２４または２５記載の方法。 ２７． 前記フォーマット手段を用いて前記第１のフォーマットの前記第１の画 像データを処理して前記第２の画像データとし、それによって、前記第２の画像 データが、前記第５のシーケンスの前記水平同期信号と前記第６のシーケンスの 前記垂直同期信号と同期する奇数及び偶数フレームの画像データからなるように するステップを含むことを特徴とする請求項２６記載の方法。 ２８． 前記方法の各ステップは、請求項１乃至１のいずれか１項記載のコント ローラによって実現されることを特徴とする請求項２７記載の方法。 ２９． 入力が、ＶＧＡコントローラによって生成される水平及び垂直同期信号 とＶＧＡコントローラによって生成される画像データとに接続され、出力が、テ レビ画面のドライバに接続されるように構成されたインタフェースユニットから なり、それにより、前記ＶＧＡコントローラによって前記インタフェースユニッ トに伝送される画像データが、再フォーマットされると共に前記インタフェース ユニットが接続されている前記テレビスクリーンドライバのタイミング要求に同 期するように構成され、それによって、ＶＧＡコントローラによって伝送される 画像データがテレビ画面上に表示され得る、ＶＧＡコントローラとテレビ画面と を調和させるためのシステム。 ３０． 前記インタフェースユニットは、請求項１乃至２１のいずれか１項記載 のコントローラによって構成されていることを特徴とする請求項２９記載のコン トローラ。