JP2538139B2

JP2538139B2 - 非線形信号処理装置

Info

Publication number: JP2538139B2
Application number: JP3151368A
Authority: JP
Inventors: 康男浜本; 晴夫太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-06-24
Filing date: 1991-06-24
Publication date: 1996-09-25
Anticipated expiration: 2011-09-25
Also published as: JPH04373380A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号の伝送に用い
る非線形信号処理装置に関する。

【０００２】

【従来の技術】従来、画像の非線形エンファシス及びデ
ィエンファシス処理は、例えば、公開特許57-138009
（磁気記録再生装置）に示されているように、アナログ
信号処理にて行われており、位相歪を伴って映像信号を
伝送する処理系であった。

【０００３】以下、図面を参照しながら、従来の非線形
信号処理装置の一例について説明する。

【０００４】（図４（ａ））は、通常の、非線形エンフ
ァシス回路の構成を示しており入力端子３６、位相非直
線アナログハイパスフィルター３７、線形増幅回路３
８、非線形回路３９、加算器４０、出力端子４１で構成
されている。入力端子３６より入力された映像信号は、
位相非直線アナログハイパスフィルター３７で水平高域
成分が分離される。

【０００５】位相非直線アナログハイパスフィルター
は、たとえば、（図３（ａ））に示されるようにコンデ
ンサ２６、抵抗２７で構成されており、入力端子２５か
ら入力された信号の高周波成分のみが出力端子２８より
出力されるようになっている。そして線形増幅回路３８
で、必要なだけ増幅された後に、非線形回路３９で振幅
制限されて、加算器４０にて入力信号に加算される。

【０００６】非線形回路３９は、たとえば、（図５）に
示されるように、あるしきい値thまでは入力振幅と出力
振幅は比例しており出力振幅がしきい値thに達すると一
定値thが出力されるようになっている。

【０００７】非線形回路３９の出力は加算器４０で入力
信号と加算され、出力端子４１に非線形エンファシスの
掛かった信号が出力される。

【０００８】このエンファシスのかかった信号は、次
に、ある伝送路を通過した後に、非線形ディエンファシ
ス回路に入力される。伝送路で、各種の歪や雑音成分が
信号に付加される。

【０００９】非線形ディエンファシス回路は、例えば、
（図４（ｂ））に示すように入力端子４２、減算器４
７、位相非直線アナログハイパスフィルター４３、線形
増幅回路４４、非線形処理回路４５で構成されている。

【００１０】入力された映像信号は、減算器４７でフィ
ードバックされた信号が差し引かれ、減算器の出力が非
線形ディエンファシス回路の出力信号として、出力端子
４６より出力される。また、減算器４７の出力は、位相
非直線アナログハイパスフィルター４３、線形増幅回路
４４、非線形回路４５を通ってフィードバック信号とな
る。

【００１１】位相非直線アナログハイパスフィルター４
３、線形増幅回路４４、非線形回路４５は、非線形エン
ファシス回路で用いたものと同一の特性を有するものを
用いればよい。減算器４７でフィードバック信号が差し
引かれる時、同時に伝送路で加わった歪や雑音成分が低
減されることになる。

【００１２】このようにして、伝送信号の信号対雑音比
（ＳＮＲ）が改善されることになる。

【００１３】

【発明が解決しようとする課題】このような従来の非線
形信号処理装置は、位相非直線エンファシス（及びディ
エンファシス）であるために、画像のエッジ部分など高
周波成分が多く含まれる部分でハイパスフィルターの出
力振幅が非常に大きくなり、非線形処理回路で振幅制限
される信号が多くなる。

【００１４】そして、振幅制限された部分では雑音成分
も同時に振幅が制限されるので、信号対雑音比の改善は
為されないことになる。結果的にディエンファシス時、
画像のエッジ部にディエンファシスされない雑音が多く
残されるという問題点を有している。

【００１５】本発明は、上記問題を解決するもので、画
像のエッジ部の雑音が従来に比べて微小となる非線形信
号処理装置を提供することを目的としている。

【００１６】

【課題を解決するための手段】本発明は上記課題を解決
するために、従来用いられていたアナログの位相非直線
フィルターに代わって、時間軸反転処理による位相直線
型ディジタルフィルターを用いる。

【００１７】この時間軸反転処理による位相直線ディジ
タルフィルターは、第１のＩＩＲ型ディジタルフィルタ
ー、第２のＩＩＲ型ディジタルフィルター、第１の時間
軸反転回路、第２の時間軸反転回路、加算器で構成され
ており、第１のＩＩＲ型ディジタルフィルターには信号
をそのまま通し、第２のＩＩＲ型ディジタルフィルター
には第１の時間軸反転回路により時間軸の反転した信号
を通し、その後に第２の時間軸反転回路で時間軸を元に
戻し、第１のＩＩＲ型ディジタルフィルターの出力信号
と時間軸を合わせてから加算するという構成を有する。

【００１８】

【作用】本発明は上記した構成により、従来のアナログ
位相非直線フィルターと伝達関数の振幅特性が同等であ
っても、ハイパスフィルターの出力振幅が大幅に減少す
るので非線形回路部で振幅制限される信号が減り、ディ
エンファシスにより取り残されるエッジ部の雑音も低減
されることになる。

【００１９】

【実施例】以下、本発明の第１の一実施例について図面
を参照して説明する。（図１）において、１は入力端
子、２，４はＩＩＲ型ディジタルハイパスフィルタ
ー、、３，５は、時間軸反転回路、６，１０は遅延回
路、７，１１は加算器、９は非線形回路、１２は出力端
子を表す。

【００２０】入力端子１より入力された映像信号は、Ｉ
ＩＲ型ディジタルハイパスフィルター２に入力され、高
域成分が分離出力される。それと同時に、ＩＩＲ型ディ
ジタルフィルター１と並列に接続された時間軸反転回路
３にも入力され、時間軸の反転した信号がＩＩＲ型ディ
ジタルハイパスフィルター４に入力される。

【００２１】ＩＩＲ型ディジタルハイパスフィルターの
出力信号は時間軸反転回路５により再びもとの時間軸に
戻される。

【００２２】２つのＩＩＲ型ディジタルハイパスフィル
ターは、例えば（図３（ｂ））に示すように入力端子２
９、反転増幅器３０、第１の加算器３２、増幅器３１、
遅延素子３３、第２の加算器３４、出力端子３５により
構成されており、入力端子２９より入力された信号は反
転増幅器３０で極性が反転された後に、加算器３２で増
幅器３１よりのフィードバック信号と加算される。

【００２３】そして、加算された信号は遅延素子３３で
一定時間遅延され、加算器３４を用いて入力信号に加算
される。加算器３４の出力信号は、増幅器３１で、ある
定数Ａ倍に増幅され、フィードバック信号として加算器
３２に入力されると同時にフィルター出力信号として出
力端子３５より出力される。

【００２４】また、増幅器３１は、線形な増幅器でなく
とも構わない。増幅器３１を非線形な増幅器とした場
合、大振幅信号と小振幅信号で周波数特性のことなるデ
ィジタルフィルターが構成できるが、必要な場合はその
ようにする事とも有り得る。

【００２５】また時間軸反転回路は、例えば、ディジタ
ルメモリーなどを用いて構成され、一旦、ある時間幅の
信号を記憶し、逆の順序で読み出す動作をし、ある一定
の時間を単位として反転した信号を作り出す。反転の時
間幅は、映像信号の場合、１水平走査期間を単位として
反転させればよいが、特に規定はしない。

【００２６】時間軸反転回路５により時間軸が元の状態
に戻された信号は、加算器７でＩＩＲ型ディジタルハイ
パスフィルター２の出力と加算されるが、ＩＩＲ型ディ
ジタルハイパスフィルター２の出力は、時間軸反転回路
５の出力と時間軸が合っていないので、遅延回路６で時
間軸を調整してから、時間軸反転回路５の出力と加算さ
れる。

【００２７】加算器７の出力は、増幅器８で適切な値Ｘ
e倍だけ線形に増幅されて、非線形回路９で振幅制限が
なされる。非線形回路９の入出力特性は、例えば、従来
例と同様に（図５）に示される。出力振幅があるしきい
値ｔｈまでは、線形な動作を行い、しきい値ｔｈを越え
ると一定値ｔｈを出力するようになっている。

【００２８】非線形回路９の出力信号は、加算器１１で
入力端子１より入力された信号と加算されるが、このと
き、遅延回路１０により時間軸の調整を行ってから非線
形回路９の出力信号と加算され、出力端子１２に小振幅
信号ほどエンファシス量が大となる信号、すなわち、非
線形エンファシスの掛かった信号が出力されることにな
る。

【００２９】このようにして、非線形エンファシスされ
た信号は、ある伝送路を用いて伝送される。このとき、
各種の歪成分や雑音成分が伝送信号に付加される。

【００３０】次に、伝送信号は、非線形ディエンファシ
ス回路に入力されディエンファシスされることになる。

【００３１】非線形ディエンファシス回路の構成を（図
２）に示す。回路構成及び動作はエンファシス側と同様
あるので説明は省略するが、最後の加算器が減算器２３
となっているところがエンファシスと異なり、小振幅成
分ほど大きく振幅抑制されるよう動作するが、この時、
同時に、伝送路で加わった歪や雑音は低減されることに
なる。

【００３２】また、この際に、非線形処理回路で振幅抑
制された部分は雑音の低減は為されないが、ハイパスフ
ルターを位相直線型のフィルターとしているために従来
の位相非直線型フィルターを用いる場合に比べて振幅抑
制される信号は大幅に少なくなっている。

【００３３】２つのＩＩＲ型ハイパスフィルターの特性
と、増幅器２０の増幅率Ｘｄは、エンファシス側の特性
に合わせて適切な値を選択する必要がある。

【００３４】そして、エンファシス側と同じようにディ
エンファシス側でもＩＩＲ型ディジタルフィルターの帰
還ループ内の増幅器を非線形増幅器としてもよく、この
ようにする事により取り残される雑音成分をさらに減少
させることが出来る。

【００３５】さらに、エンファシスとディエンファシス
の相補性も一段と改善できる。この様にディエンファシ
スされて、伝送時に加わった雑音成分及び歪成分が減少
した信号が出力端子７に出力されることになる。

【００３６】この様に本発明の第１の実施例の非線形信
号処理回路は、従来、エッジ部に多く残っていた雑音の
低減効果が得られる。

【００３７】次に、本発明の第２の実施例について説明
する（図６）が、第２の実施例を表すブロック図であ
る。

【００３８】第１の実施例との違いは、時間軸反転型Ｉ
ＩＲディジタルハイパスフィルターの構成が異なるのみ
で、他の部分は同一であるので、時間軸反転型ＩＩＲデ
ィジタルハイパスフィルターの動作のみ説明する。

【００３９】第１の実施例の非線形エンファシスにおけ
る、時間軸反転型ＩＩＲディジタルハイパスフィルター
は、（図１）の点線内で表され、第２の実施例でも同様
に（図２）の点線内で表されている。

【００４０】第１の実施例は、時間軸反転回路を構成す
る際、反転の切り替えポイントで発生するノイズを画面
内に出さないために、反転の周期を水平走査期間の整数
倍に取る必要がある。従って、最低でも、時間軸を反転
するのに１水平走査期間に相当する時間、映像信号を記
憶するメモリーが必要となる。

【００４１】第２の実施例では、実施例１の時間軸反転
型ＩＩＲディジタルハイパスフィルターが２系統（５
１，５２）用意されている。

【００４２】そして、２系統のフィルター系の出力をあ
る時間間隔で切り替わるスイッチ５３で切り替えてその
後に加算し再び時間軸反転（５４）する事により、実施
例１の時間軸反転型ＩＩＲディジタルハイパスフィルタ
ーと同等の信号を出力する。

【００４３】このようにすることにより、時間軸反転回
路で必要なメモリーを大幅に削減できる。

【００４４】以下に、第２の実施例の時間軸反転系の動
作原理を説明する。４９は第１の時間軸反転回路、５０
は第２の時間軸反転回路、５１，５２はＩＩＲ型ディジ
タルハイパスフィルター、５３は切り替えスイッチ、５
４は第３の時間軸反転回路を表す。

【００４５】（図８）は、反転動作を行っているときの
各部の波形を示している。(a)は時間軸反転回路４９の
入力波形、(b)は時間軸反転回路５０の入力波形を表し
ており、どちらも同一の波形である。

【００４６】(ar)，(br)は、それぞれ、時間軸反転回路
４９、時間軸反転回路５０の出力波形を表しており、(a
r)では時間幅t1単位で信号を反転して出力している。

【００４７】(br)も、反転の時間幅は、t1で、(ar)と等
しいが反転するタイミングが(ar)とは異なっており、(a
r)とは反転位相が１８０度異なる。

【００４８】反転時間幅t1は、ＩＩＲ型ディジタルハイ
パスフィルター５１，５２のインパルス応答が量子化誤
差内まで減少する時間の少なくとも２倍以上は必要であ
る。

【００４９】(ar')，(br')は、それぞれ、ＩＩＲ型ディ
ジタルハイパスフィルター５１，５２の出力波形を表し
ている。両波形とも時間軸反転の継目の直後にフィルタ
ーのステップ応答が現れるので、次に、スイッチ５３を
用いて、(ar')，(br')の波形のうち、先のステップ応答
の影響しない領域のみをつなぎ合わせる。

【００５０】（図８（ｃ））この時、スイッチ５３は、
t1/2周期で切り替えなければならない。最後に、時間軸
反転回路５４で、信号をt1/2周期で反転させれば出力信
号(cr)が得られる。

【００５１】このようにして、本発明の第２の実施例で
は、フィルターのインパルス応答の数倍程度のメモリー
を用いるだけで、信号の時間軸を反転してフィルタリン
グし、再び時間軸を反転するのと同等な効果を得ること
が出来る。

【００５２】ディエンファシスに関しても、まったく同
様なことができ、ブロック図を（図７）に示すが説明は
省略する。

【００５３】

【発明の効果】以上の実施例から明らかなように本発明
によれば、従来、アナログ回路にて構成していたため直
線位相が実現できなかったハイパスフィルター部をディ
ジタル化することにし、非直線であった位相特性を直線
化しているので良好な画像のエッジ部の雑音の低減効果
が得られる非線形信号処理装置を提供できる。

【００５４】また、時間軸反転部は、フィルターのイン
パルス応答の数倍程度のメモリーを用いて反転する方法
もあり、この発明を用いれば、回路規模を大幅に縮小で
きる。

【図面の簡単な説明】

【図１】本発明の第１の一実施例のエンファシス回路を
示すブロック図

【図２】本発明の第１の一実施例のディエンファシス回
路を示すブロック図

【図３】アナログハイパスフィルター及びディジタルハ
イパスフィルターのブロック図

【図４】従来例を示すブロック図

【図５】非線形回路の入出力特性の一例を示すグラフ

【図６】本発明の第２の一実施例のエンファシス回路を
示すブロック図

【図７】本発明の第２の一実施例のディエンファシス回
路を示すブロック図

【図８】本発明の第２の一実施例の時間軸反転の様子を
示す図

【符号の説明】

１，１３，２５，２９，３６，４２，４８，６３入力
端子１２，２４，２８，３５，４１，４６，６０，７７出
力端子７，１１，１９，３２，３４，４０，５５，５９，７２
加算器２３，４７，７６減算器８，２０，３０，３１，３８，４４，５６，７３増幅
器５３，６８スイッチ

Claims

(57)【特許請求の範囲】

【請求項１】Ａ／Ｄ変換されたディジタル映像信号を
その入力信号とする第１のＩＩＲ型ディジタルフィルタ
ーと、前記ディジタル映像信号を入力信号として、ある
時間単位で記憶した入力信号を逆の順序で読み出す第１
の時間軸反転回路と、第１の時間軸反転回路の出力信号
を入力信号とする第２のＩＩＲ型ディジタルフィルター
と、前記第２のＩＩＲ型ディジタルフィルターの出力信
号を入力信号とする第２の時間軸反転回路と、前記第２
の時間軸反転回路の出力信号と第１のＩＩＲ型ディジタ
ルフィルターの出力信号を時間軸を合わせた後に加算す
る第１の加算器と、前記第１の加算器の出力信号を入力
信号としてある定数倍に増幅された信号を出力する線形
増幅回路と、前記線形増幅回路の出力信号を入力信号と
して出力振幅が非線形に変化する非線形回路と、前記非
線形回路の出力信号と前記Ａ／Ｄ変換されたディジタル
映像信号とを時間軸を合わせた後に加算する第２の加算
器を具備し、入力ディジタル映像信号に対して、微小振
幅信号ほど増幅率の大なる信号を位相歪なく得ることが
できることを特徴とする非線形信号処理装置。
【請求項２】Ａ／Ｄ変換されたディジタル映像信号を
その入力信号とする第１のＩＩＲ型ディジタルフィルタ
ーと、前記ディジタル映像信号を入力信号として、ある
時間単位で記憶した入力信号を逆の順序で読み出す第１
の時間軸反転回路と、第１の時間軸反転回路の出力信号
を入力信号とする第２のＩＩＲ型ディジタルフィルター
と、前記第２のＩＩＲ型ディジタルフィルターの出力信
号を入力信号とする第２の時間軸反転回路と、前記第２
の時間軸反転回路の出力信号と第１のＩＩＲ型ディジタ
ルフィルターの出力信号を時間軸を合わせた後に加算す
る加算器と、前記加算器の出力信号を入力信号としてあ
る定数倍に増幅された信号を出力する線形増幅回路と、
前記線形増幅回路の出力信号を入力信号として出力振幅
が非線形に変化する非線形回路と、前記非線形回路の出
力信号を前記Ａ／Ｄ変換された入力ディジタル映像信号
から時間軸を合わせた後に減算する減算器を具備し、入
力ディジタル映像信号に対して、微小振幅信号ほど振幅
抑制率の大なる信号を位相歪なく得ることができること
を特徴とする非線形信号処理装置。
【請求項３】第１のＩＩＲフィルターおよび第２のＩ
ＩＲフィルター内の帰還ループに非線形回路が挿入され
ており、大振幅信号と小振幅信号で周波数特性が変化す
ることを特徴とする請求項１記載の非線形信号処理装
置。
【請求項４】第１のＩＩＲフィルターおよび第２のＩ
ＩＲフィルター内の帰還ループに非線形回路が挿入され
ており、大振幅信号と小振幅信号で周波数特性が変化す
ることを特徴とする請求項２記載の非線形信号処理装
置。
【請求項５】Ａ／Ｄ変換されたディジタル映像信号を
その入力信号とする第１のＩＩＲ型ディジタルフィルタ
ーと、前記第１のＩＩＲ型ディジタルフィルターと並列
接続された、ある時間幅で信号の時間軸を反転するＮ系
列（Ｎは整数）の時間軸反転回路と、それぞれの時間軸
反転回路に縦続接続されたＮ個のＩＩＲ型ディジタルフ
ィルターと、それぞれのＩＩＲ型ディジタルフィルター
の出力を切り替えて１系列の信号に直す切り替えスイッ
チと、前記スイッチで１系列となった信号をある時間幅
で反転して元の時間軸に戻す第Ｎ＋１番目の時間軸反転
回路と、前記第Ｎ＋１番目の時間軸反転回路の出力信号
と第１のＩＩＲ型ディジタルフィルターの出力信号を時
間軸を合わせた後に加算する加算器と、前記加算器の出
力信号を入力信号としてある定数倍に増幅された信号を
出力する線形増幅回路と、前記線形増幅回路の出力信号
を入力信号として出力振幅が非線形に変化する非線形回
路と、前記非線形回路の出力信号を前記Ａ／Ｄ変換され
た入力ディジタル映像信号とを時間軸を合わせた後に加
算する加算器を具備し、入力ディジタル映像信号に対し
て、微小振幅信号ほど振幅増幅率の大なる信号を位相歪
なく得ることができることを特徴とする非線形信号処理
装置。
【請求項６】Ａ／Ｄ変換されたディジタル映像信号を
その入力信号とする第１のＩＩＲ型ディジタルフィルタ
ーと、前記第１のＩＩＲ型ディジタルフィルターと並列
接続されたある時間幅で信号の時間軸を反転するＮ系列
（Ｎは整数）の時間軸反転回路と、それぞれの時間軸反
転回路に縦続接続されたＮ個のＩＩＲ型ディジタルフィ
ルターと、それぞれのＩＩＲ型ディジタルフィルターの
出力を切り替えて１系列の信号に直す切り替えスイッチ
と、前記スイッチで１系列となった信号をある時間幅で
反転して元の時間軸に戻す第Ｎ＋１番目の時間軸反転回
路と、前記第Ｎ＋１番目の時間軸反転回路の出力信号と
第１のＩＩＲ型ディジタルフィルターの出力信号を時間
軸を合わせた後に加算する加算器と、前記加算器の出力
信号を入力信号としてある定数倍に増幅された信号を出
力する線形増幅回路と、前記線形増幅回路の出力信号を
入力信号として出力振幅が非線形に変化する非線形回路
と、前記非線形回路の出力信号を前記Ａ／Ｄ変換された
入力ディジタル映像信号から時間軸を合わせた後に減算
する減算器を具備し、入力ディジタル映像信号に対し
て、微小振幅信号ほど振幅抑制率の大なる信号を位相歪
なく得ることができることを特徴とする非線形信号処理
装置。
【請求項７】第１のＩＩＲフィルターおよび他のＩＩ
Ｒフィルター内の帰還ループに非線形回路が挿入されて
おり、大振幅信号と小振幅信号で周波数特性が変化する
ことを特徴とする請求項５記載の非線形信号処理装置。
【請求項８】第１のＩＩＲフィルターおよび他のＩＩ
Ｒフィルター内の帰還ループに非線形回路が挿入されて
おり、大振幅信号と小振幅信号で周波数特性が変化する
ことを特徴とする請求項６記載の非線形信号処理装置。