JPH04973A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH04973A JPH04973A JP2102695A JP10269590A JPH04973A JP H04973 A JPH04973 A JP H04973A JP 2102695 A JP2102695 A JP 2102695A JP 10269590 A JP10269590 A JP 10269590A JP H04973 A JPH04973 A JP H04973A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delay line
- input
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 20
- 239000000284 extract Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＴＶ、ＶＴＲ等で用いられる輪郭補償装置、
雑音低減装置などの映像１５号処理装置に関するもので
ある。
雑音低減装置などの映像１５号処理装置に関するもので
ある。
［従来の技術］
第５図は従来の輪郭補償装置を示すプロ・ツク回路図で
、（１）は映像信号入力端子、（２）は第１の遅延線、
（３）は第２の遅延線、（４）は第１の加算器、（５）
は入力信号を１／２に減衰させる係数器、（６）は減算
器、（７）は可変係数器、（８）は第２の加算器、（９
）は信号出力端子である。
、（１）は映像信号入力端子、（２）は第１の遅延線、
（３）は第２の遅延線、（４）は第１の加算器、（５）
は入力信号を１／２に減衰させる係数器、（６）は減算
器、（７）は可変係数器、（８）は第２の加算器、（９
）は信号出力端子である。
次にこの従来例の動作を第６図に示す各部の信号波形図
を参照して説明する。信号入力端子（１）に人力された
信号ａ（第６図ｆａ）図示）は第１の遅延線（２）によ
り所定量遅延された信号ｂ（第６図（ｂ＞図示）となる
。その（３号すは第２の遅延線（３）により遅延を受け
て信号Ｃ（第６図（ｃ）図示）となる。信号ａと信号Ｃ
の波形は第１の加算器（４）によって加算され、係数器
（５）によって］／２倍されて信号ｄ（第６図＋ｄ）図
示）となる。
を参照して説明する。信号入力端子（１）に人力された
信号ａ（第６図ｆａ）図示）は第１の遅延線（２）によ
り所定量遅延された信号ｂ（第６図（ｂ＞図示）となる
。その（３号すは第２の遅延線（３）により遅延を受け
て信号Ｃ（第６図（ｃ）図示）となる。信号ａと信号Ｃ
の波形は第１の加算器（４）によって加算され、係数器
（５）によって］／２倍されて信号ｄ（第６図＋ｄ）図
示）となる。
次に、信号ｄと信号すが減算器（６）によって減算され
て信号ｅ（第６図（ｅ）図示）となる。この４８号ｅが
可変係数器（７）によって所望の振幅に制御されて信号
ｆ（第６図（ｆ）図示）となり、最後に第２加算器（８
）によって信号すと信号ｆが加隻されて、信号出力端子
（９）に信号ｇ（第６図（ｇ）図示）として出力される
。
て信号ｅ（第６図（ｅ）図示）となる。この４８号ｅが
可変係数器（７）によって所望の振幅に制御されて信号
ｆ（第６図（ｆ）図示）となり、最後に第２加算器（８
）によって信号すと信号ｆが加隻されて、信号出力端子
（９）に信号ｇ（第６図（ｇ）図示）として出力される
。
第７図は従来の雑音低減装置を示すブロック回路図で、
＋ＩＩ）は第１の遅延線、（１２）は第２の遅延線
、（１３）は位相反転型リミッタ、（１４）は信号出力
端子である。
＋ＩＩ）は第１の遅延線、（１２）は第２の遅延線
、（１３）は位相反転型リミッタ、（１４）は信号出力
端子である。
次にこの従来例の動作を第８図に示す各部の信号波形図
を参照して説明する。信号入力端子（１）に入力された
雑音ｐを含む信号ｈ（第８図（ｈ）図示）は第１の遅延
１ａ （ＩＩ）により所装置遅延された信号ｉ （第８
図（１１図示）となる。この信号１は第２の遅延線（１
２）により遅延を受けて信号ｊ（第８図［ｊ）図示）と
なる。信号りと信号ｊの波形は第１の加算器（４）によ
って加算され、係数器（５）によって１／２倍されて信
号ｋ（第８図（ｋ）図示）となる。
を参照して説明する。信号入力端子（１）に入力された
雑音ｐを含む信号ｈ（第８図（ｈ）図示）は第１の遅延
１ａ （ＩＩ）により所装置遅延された信号ｉ （第８
図（１１図示）となる。この信号１は第２の遅延線（１
２）により遅延を受けて信号ｊ（第８図［ｊ）図示）と
なる。信号りと信号ｊの波形は第１の加算器（４）によ
って加算され、係数器（５）によって１／２倍されて信
号ｋ（第８図（ｋ）図示）となる。
次に、信号にと信号１が減算器（６）によって減算され
て信号１（第８図（β）図示）となり、この信号氾が位
相反転型リミッタ（Ｉ３）によって所望の振幅に制限さ
れて信号ｍ（第８図（ｍ１図示）となり、最後は第２の
加算器（８）によって信号ｆと信号ｍが加算されて、信
号出力端子（ｊ４）に信号ｎ（第８図ｉｎ）図示）とし
て出力される。
て信号１（第８図（β）図示）となり、この信号氾が位
相反転型リミッタ（Ｉ３）によって所望の振幅に制限さ
れて信号ｍ（第８図（ｍ１図示）となり、最後は第２の
加算器（８）によって信号ｆと信号ｍが加算されて、信
号出力端子（ｊ４）に信号ｎ（第８図ｉｎ）図示）とし
て出力される。
第９図は従来の他の雑音低減装置を示すブロック回路図
で、（１５）は接続されたＬ Ｐ Ｆ、（１６）は第１
の減算器、（１７）はリミッタ、（１８）は第２の減算
器、（１９）は加算器である・ 次にこの従来例の動作を第１０図に示す各部の信号波形
図を参照して説明する。信号入力端子（１）に入力され
た雑音ｐを含む信号ｈ（第１０図（ｈ）図示）はＬＰＦ
口５）により高域の雑音が除去された低域成分だけが通
過されて信号ｒ（第１０図（「）図示）となり、この信
号ｒは第１の減算器（１６）に入力されて先の入力信号
ｑが減算されて信号Ｓ（第１Ｏ図（ｓ）図示）となる。
で、（１５）は接続されたＬ Ｐ Ｆ、（１６）は第１
の減算器、（１７）はリミッタ、（１８）は第２の減算
器、（１９）は加算器である・ 次にこの従来例の動作を第１０図に示す各部の信号波形
図を参照して説明する。信号入力端子（１）に入力され
た雑音ｐを含む信号ｈ（第１０図（ｈ）図示）はＬＰＦ
口５）により高域の雑音が除去された低域成分だけが通
過されて信号ｒ（第１０図（「）図示）となり、この信
号ｒは第１の減算器（１６）に入力されて先の入力信号
ｑが減算されて信号Ｓ（第１Ｏ図（ｓ）図示）となる。
そして、この信号Ｓはリミッタ（１７）により振幅制限
を受けて信号ｔ（第１０図ｆｔ１図示）となり、信号Ｓ
からこの信号ｔが第２の減算器（１日）によって減算さ
れて信号Ｕ（第１０図（ｕ）図示）となる。
を受けて信号ｔ（第１０図ｆｔ１図示）となり、信号Ｓ
からこの信号ｔが第２の減算器（１日）によって減算さ
れて信号Ｕ（第１０図（ｕ）図示）となる。
次に、信号ｒと信号Ｕが加莫器（１９）によって加算さ
れて、信号出力端子（１４）に信号Ｖ（第１０図（ｖ）
図示）となって出力される。
れて、信号出力端子（１４）に信号Ｖ（第１０図（ｖ）
図示）となって出力される。
［発明が解決しようとする課題］
従来の映像信号処理装置は、第５′図に示すような輪郭
補償装置として構成した場合には、オーバーシュート、
プリシュートを付加するために、二つの遅延線が必要で
あり、また、第７図に示すような雑音低減装置として構
成した場合には、直線位相特性を得るためには二つの遅
延線が必要であるため部品点数が多くコスト高になる。
補償装置として構成した場合には、オーバーシュート、
プリシュートを付加するために、二つの遅延線が必要で
あり、また、第７図に示すような雑音低減装置として構
成した場合には、直線位相特性を得るためには二つの遅
延線が必要であるため部品点数が多くコスト高になる。
また、遅延線を用いない第９図に示す構成では、波形の
立ち上がり直後の歪が大きくなるという問題点があった
。
立ち上がり直後の歪が大きくなるという問題点があった
。
この発明は上記のような問題点を解消することを課題に
なされたもので、１つの遅延線を用いて輪郭補償装置、
または雑音低減装置を構成することのできる映像信号処
理装置を提供することを目的とする。
なされたもので、１つの遅延線を用いて輪郭補償装置、
または雑音低減装置を構成することのできる映像信号処
理装置を提供することを目的とする。
［課題を解決するための手段〕
この発明は、入力信号を遅延させる遅延線と、入力信号
の低域成分だけを通過させるＬ Ｉ） Ｆと。
の低域成分だけを通過させるＬ Ｉ） Ｆと。
上記遅延線の出力と上記り、 Ｐ Ｆの出力との減算を
行う減算器と、この減算器の出力を所定のレベルに変化
させる可変係数器若しくは当該減算器の出力を所定のレ
ベルに制限するとともに位相を反転させる位相反転型リ
ミッタと、この可変係数器若しくは位相反転型リミッタ
の出力と上記遅延線の出力信号との加算をおこなう加算
器とを備えたものである。
行う減算器と、この減算器の出力を所定のレベルに変化
させる可変係数器若しくは当該減算器の出力を所定のレ
ベルに制限するとともに位相を反転させる位相反転型リ
ミッタと、この可変係数器若しくは位相反転型リミッタ
の出力と上記遅延線の出力信号との加算をおこなう加算
器とを備えたものである。
［作用］
可変係数器を備えたこの発明に係る映像信号処理装置は
、Ｌ Ｆ’ Ｆを使用して人力信号の低域成分を抜きだ
して、遅延線の出力とその低域成分を減算して、その出
力を任意のレベルに制御して、遅延線の出力と加算する
ことにより、−っの遅延線を用いて輪郭補償装置を構成
でき、部品点数の削減とコストダウンを図ることができ
る。
、Ｌ Ｆ’ Ｆを使用して人力信号の低域成分を抜きだ
して、遅延線の出力とその低域成分を減算して、その出
力を任意のレベルに制御して、遅延線の出力と加算する
ことにより、−っの遅延線を用いて輪郭補償装置を構成
でき、部品点数の削減とコストダウンを図ることができ
る。
また１位相反転型リミッタを備えたこの発明に係る映像
信号処理装置は、ＬＰＦを使用して入力信号の低域成分
を抜きだして、遅延線の出力からその低域成分を減算し
て、その出力を任意のレベルに制限するとともにその位
相を反転して、上記遅延線の出力と加算することにより
、−っの遅延線を用いて雑音低減装置を構成でき、部品
点数の削減とコストダウンを、また、従来の遅延線を使
用しないでＬ Ｐ Ｆだけを使用した雑音低減装置に対
しては、波形歪の低減を図ることができる。
信号処理装置は、ＬＰＦを使用して入力信号の低域成分
を抜きだして、遅延線の出力からその低域成分を減算し
て、その出力を任意のレベルに制限するとともにその位
相を反転して、上記遅延線の出力と加算することにより
、−っの遅延線を用いて雑音低減装置を構成でき、部品
点数の削減とコストダウンを、また、従来の遅延線を使
用しないでＬ Ｐ Ｆだけを使用した雑音低減装置に対
しては、波形歪の低減を図ることができる。
［発明の実施例］
第１図はこの発明の一実施例である輪郭補償装置を示す
ブロック回路図で、（２Ｄ）は可変係数器である。
ブロック回路図で、（２Ｄ）は可変係数器である。
次に上記実施例の動作を各部の信号波形を示す第２図を
参照して説明する。信号入力端子（１）に入力された信
号Ａ（第２図ｆＡ）図示）は、遅延線（２）により一定
時間遅延されて信号Ｂ（第２図（Ｂ）図示）となる。ま
た、入力信号Ａは１、＝ Ｆ’ Ｆ （＋５１にも入力
されて低域成分Ｃ（第２図（Ｃ）図示）が出力される。
参照して説明する。信号入力端子（１）に入力された信
号Ａ（第２図ｆＡ）図示）は、遅延線（２）により一定
時間遅延されて信号Ｂ（第２図（Ｂ）図示）となる。ま
た、入力信号Ａは１、＝ Ｆ’ Ｆ （＋５１にも入力
されて低域成分Ｃ（第２図（Ｃ）図示）が出力される。
減算器（１６）は信号Ｂから信号Ｃを減算した信号Ｄ（
第２図（ＤＪ図示）を出力し、この信号Ｌ）は可変係数
器（２０）によって所望のレベルに制御された信号Ｅ（
第２図（Ｅ）図示）となる。そして、加算器（１９）に
よって信号Ｂと信号Ｃとが加算されて、信号出力端子（
９）に信号Ｆ（第２図ｆＦ１図示）として出力される。
第２図（ＤＪ図示）を出力し、この信号Ｌ）は可変係数
器（２０）によって所望のレベルに制御された信号Ｅ（
第２図（Ｅ）図示）となる。そして、加算器（１９）に
よって信号Ｂと信号Ｃとが加算されて、信号出力端子（
９）に信号Ｆ（第２図ｆＦ１図示）として出力される。
この信号Ｆは、第６図（ｇ）に示した輪郭補正化ぢｇと
同等の輪郭補正効果が得られる。
同等の輪郭補正効果が得られる。
第３図はこの発明の他の実施例である雑音低減装置のブ
ロック回路図で、（３４）は（３３）の入カイ５号を遅
延させるための遅延線、（３５）は人力信すの低域成分
を取り出すＬ Ｐ Ｆ 、 Ｆ３６１は（３４）の遅延
線と（３５）のＬ Ｐ Ｆに接続された減算器、（２１
）はイ９相反転型リミッタである。
ロック回路図で、（３４）は（３３）の入カイ５号を遅
延させるための遅延線、（３５）は人力信すの低域成分
を取り出すＬ Ｐ Ｆ 、 Ｆ３６１は（３４）の遅延
線と（３５）のＬ Ｐ Ｆに接続された減算器、（２１
）はイ９相反転型リミッタである。
次に上記実施例の動作を各部の信シシ汲形を示す第４図
を参照して説明する。信号入力端子（１）に入力された
雑音Ｐを含んだ信号Ｈ（第４図（旧図示）は遅延線（２
）により一定時間遅延されて信号Ｉ （第４父日）図示
）となる。また、入力信号Ｉ］はＬ Ｐ ｒ−’ （１
５１にも入力されて高域の雑音成分か除去された低域成
分Ｊ （第４図（Ｊ１図示）が出力される。減算器（１
６）は信号１から信号Ｊを減算して信号Ｋ（第４図（に
）図示）を出力する。この信号には位相反転型リミッタ
（２Ｉ）によって所望のレベルに制限されるとともに位
相が反転された信号ｌ−１（第４図（Ｌ１図示）となる
。そ゛して、加算器（＋９）によって信号Ｉと信号りが
加算されて、信号出力端子（１４）に信号Ｍ（第４図（
Ｍ）図示）として出力される。
を参照して説明する。信号入力端子（１）に入力された
雑音Ｐを含んだ信号Ｈ（第４図（旧図示）は遅延線（２
）により一定時間遅延されて信号Ｉ （第４父日）図示
）となる。また、入力信号Ｉ］はＬ Ｐ ｒ−’ （１
５１にも入力されて高域の雑音成分か除去された低域成
分Ｊ （第４図（Ｊ１図示）が出力される。減算器（１
６）は信号１から信号Ｊを減算して信号Ｋ（第４図（に
）図示）を出力する。この信号には位相反転型リミッタ
（２Ｉ）によって所望のレベルに制限されるとともに位
相が反転された信号ｌ−１（第４図（Ｌ１図示）となる
。そ゛して、加算器（＋９）によって信号Ｉと信号りが
加算されて、信号出力端子（１４）に信号Ｍ（第４図（
Ｍ）図示）として出力される。
この伝号Ｍは、第８図（ｎ）に示し、た波形とほぼ同等
の雑音が低減された波形となり、第１０図（ｖ）に示し
た信号に比べて大幅に歪が改善さねた信号となる。
の雑音が低減された波形となり、第１０図（ｖ）に示し
た信号に比べて大幅に歪が改善さねた信号となる。
［発明の効果］
以Ｆのように、この発明によれば、映像信号処理装置で
ある輪郭補償装置または雑音低減装置をつの遅延線を用
いて構成したので、高価な遅延線の使用数が削減できる
のでコストダウンを図れ、また、雑音低減装置において
は従来の遅延線に代えてＬＰＦを使用したものに比へて
歪の低減が図れる効果が得られる。
ある輪郭補償装置または雑音低減装置をつの遅延線を用
いて構成したので、高価な遅延線の使用数が削減できる
のでコストダウンを図れ、また、雑音低減装置において
は従来の遅延線に代えてＬＰＦを使用したものに比へて
歪の低減が図れる効果が得られる。
第１図はこの発明の一実施例である輪郭補償装置を示す
ブロック回路図、第２図は第１図の各部の信号波形図、
第３図はこの発明の他の実施例である雑音低減装置を示
すブロック回路図、第４図は第３図の各部の信号波形図
、第５図は従来の輪郭補償装置を示すブロック回路図、
第６図は第５図の各部の信号波形図、第７図は従来の雑
音低減装置を示すブロック回路図、第８図は第７図の各
部の信号波形図、第９図は従来の他の雑音低減装置を示
すブロック回路図、第１０図は第９図の各部の（Ｍ号波
形図である。 （２］ ・Ｊ延線、 （１５１・Ｌ Ｉ）Ｆ 、 （＋
６）−・・減Ｔ３ Ｓ： 。 （１９）・・・加算器、（２０）・・・可変係数器、（
２Ｉ）・・・位相反転型リミッタ。 なお、各図中、同一符号は同一または相当部分を示す。
ブロック回路図、第２図は第１図の各部の信号波形図、
第３図はこの発明の他の実施例である雑音低減装置を示
すブロック回路図、第４図は第３図の各部の信号波形図
、第５図は従来の輪郭補償装置を示すブロック回路図、
第６図は第５図の各部の信号波形図、第７図は従来の雑
音低減装置を示すブロック回路図、第８図は第７図の各
部の信号波形図、第９図は従来の他の雑音低減装置を示
すブロック回路図、第１０図は第９図の各部の（Ｍ号波
形図である。 （２］ ・Ｊ延線、 （１５１・Ｌ Ｉ）Ｆ 、 （＋
６）−・・減Ｔ３ Ｓ： 。 （１９）・・・加算器、（２０）・・・可変係数器、（
２Ｉ）・・・位相反転型リミッタ。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- （１）入力信号を遅延する遅延線と、入力信号の低域成
分だけを通過させる低域通過フィルタと、この低域通過
フィルタの出力と入力信号との減算を行う減算器と、こ
の減算器の出力を任意のレベルに変化させる可変係数器
若しくはこの出力を任意のレベルに制限するとともに位
相を反転させる位相反転型リミッタと、上記遅延線の出
力に上記可変係数器の出力若しくは上記位相反転型リミ
ッタの出力を加算する加算器とを備えた映像信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102695A JPH04973A (ja) | 1990-04-18 | 1990-04-18 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102695A JPH04973A (ja) | 1990-04-18 | 1990-04-18 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04973A true JPH04973A (ja) | 1992-01-06 |
Family
ID=14334395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102695A Pending JPH04973A (ja) | 1990-04-18 | 1990-04-18 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279656A (ja) * | 2005-03-30 | 2006-10-12 | Pioneer Electronic Corp | 画像処理装置 |
| WO2010008011A1 (ja) * | 2008-07-15 | 2010-01-21 | 日本ビクター株式会社 | 画質改善装置及び方法 |
| US9470316B2 (en) | 2011-11-15 | 2016-10-18 | Sumitomo Riko Company Limited | Protective cover and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210405A (en) * | 1981-06-19 | 1982-12-24 | Victor Co Of Japan Ltd | Noise reduction circuit |
-
1990
- 1990-04-18 JP JP2102695A patent/JPH04973A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210405A (en) * | 1981-06-19 | 1982-12-24 | Victor Co Of Japan Ltd | Noise reduction circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279656A (ja) * | 2005-03-30 | 2006-10-12 | Pioneer Electronic Corp | 画像処理装置 |
| JP4538358B2 (ja) * | 2005-03-30 | 2010-09-08 | パイオニア株式会社 | 画像処理装置 |
| WO2010008011A1 (ja) * | 2008-07-15 | 2010-01-21 | 日本ビクター株式会社 | 画質改善装置及び方法 |
| CN102100061A (zh) * | 2008-07-15 | 2011-06-15 | 日本胜利株式会社 | 画质改善装置及方法 |
| US8363166B2 (en) | 2008-07-15 | 2013-01-29 | JVC Kenwood Corporation | Image quality improving device and method |
| US9470316B2 (en) | 2011-11-15 | 2016-10-18 | Sumitomo Riko Company Limited | Protective cover and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61150409A (ja) | デジタル遅延装置 | |
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| JPH01220975A (ja) | 画質調整回路 | |
| JPH0464235B2 (ja) | ||
| JPH04973A (ja) | 映像信号処理装置 | |
| US3444318A (en) | Apparatus for processing television signals | |
| US5303047A (en) | Contour compensation circuit for a signal processing apparatus of an image recording and reproduction apparatus | |
| JP3120394B2 (ja) | トーンコントロール回路 | |
| JPH04302541A (ja) | エンファシス装置 | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JPH03295369A (ja) | 映像信号処理装置 | |
| KR950004113B1 (ko) | 윤곽 보정신호 발생장치 | |
| JP2590812B2 (ja) | 輪郭補償回路 | |
| KR900003775B1 (ko) | 2차원 화상 윤곽 보정회로 | |
| JPH04262689A (ja) | 非線形信号処理装置 | |
| JPH06253179A (ja) | 輪郭補正回路 | |
| JPS62135079A (ja) | 輝度信号処理回路 | |
| JPH04262690A (ja) | 非線形信号処理装置 | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| JPH02305032A (ja) | ノイズ低減装置 | |
| JPH01194577A (ja) | 信号処理装置 | |
| JPH04144386A (ja) | ノンリニアエンファシス回路およびノンリニアディエンファシス回路 | |
| JPH05136710A (ja) | デイジタル信号処理回路 | |
| JPH04373380A (ja) | 非線形信号処理装置 | |
| JPS60245370A (ja) | 輪郭補正回路 |