JP4162906B2 - ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 - Google Patents
ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 Download PDFInfo
- Publication number
- JP4162906B2 JP4162906B2 JP2002087394A JP2002087394A JP4162906B2 JP 4162906 B2 JP4162906 B2 JP 4162906B2 JP 2002087394 A JP2002087394 A JP 2002087394A JP 2002087394 A JP2002087394 A JP 2002087394A JP 4162906 B2 JP4162906 B2 JP 4162906B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- audio
- output
- data
- enlargement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル的に圧縮処理されたビデオ及びオーディオ信号をデコードする装置に係り、特にＤＶ規格に準じたディジタルビデオカセットレコーダのデコード処理において、いわゆるIEEE1394規格のインターフェースから得るディジタルビデオ信号とディジタルオーディオ信号とを単一のクロックで処理すると同時に、ビデオ信号はフレームシンクロナイザ、オーディオ信号はサンプリング変換を用い、ビデオ信号とオーディオ信号の同期をとるディジタル信号処理装置、ＤＶデコーダ及びこれを用いた記録装置に関するものである。
【０００２】
【従来の技術】
ディジタル信号の伝送規格として、近年盛んに採用されているものに、例えばIEEE1394規格がある。このIEEE1394規格は、ディジタルビデオカセットレコーダ同士の接続や、ディジタルビデオカセットレコーダとパーソナルコンピュータとの接続など、マルチメディア用途に向くものとして注目されている。
このIEEE1394規格におけるディジタルビデオ信号及びディジタルオーディオ信号のフォーマットは、Specifications of Consumer-Use Digital VCRs using 6.3mm magnetic tape [HD DIGITAL VCR CONFERENCE]（以下、ＤＶ規格と記す）に記載されている。このＤＶ規格によると、圧縮信号は、４８０バイトのビデオ、オーディオデータにIsochronousヘッダ、CIP(Common Isochronous Packet)ヘッダ、CRC(Cyclic Redundancy Check)が付加されたパケット単位のデータとして1394バス上を伝送する規格となっている。また、上記CIPヘッダは、1394バスを介して送受信する複数の機器間で同期をとる為に、同期用時間情報(ＳＹＴ：SyncTime)を含んでいる。通常、このＳＹＴを参照してデコード後の出力ビデオ信号タイミングを発生するため、ＳＹＴに位相ロックしたクロックを作成する目的でビデオ用PLLが必要となってくる。
【０００３】
一方、ＤＶ規格では、ビデオ信号とオーディオ信号の関係が非同期となるアンロックモードが存在する為、この場合、上記ビデオ用PLLに加えてオーディオ用PLLも必要となってくる。
ところで、上記ＤＶ規格に準じた機器と、他のシステムとの接続を考えた場合、ＤＶ規格のようにオーディオのアンロックモードが許されていないケースもあることから、上記ビデオ及びオーディオ信号は同期化して出力する必要がある。
そこで、特開平11-317916号では、ＤＶ規格におけるオーディオ信号をビデオ信号に同期させる為、まず初めにオーディオ用PLLを用いてデコード処理を行い、次にビデオ信号側の同期を用いた第２のオーディオ用PLLを用いて新たな同期を作成し、これを用いてオーディオ信号のサンプルレート変換処理を行うことで、ビデオ信号とオーディオ信号の同期をとる構成を提案している。
【０００４】
【発明が解決しようとする課題】
従来例では、クロック発生用のPLLが、少なくとも２つ以上存在する。通常PLLを構成する場合、位相比較出力を積分するために外付けのLPFが必要となってくる。さらに、これらPLLの入・出力専用の外部ピンが必要になってくる。この為、必然的に基板の部品点数が増加すると同時にＬＳＩのピン数増加の影響による基板設計の複雑化を招き、トータルコストも上昇してしまう。
よって、ディジタル回路をＬＳＩに集積化する場合、設計効率の向上や、安定な動作を保証するためには、単一のクロックを用い、ビデオ信号はフレームシンクロナイザ処理、オーディオ信号はサンプリング処理を行ない、同期をとることが望ましい。
本出願人はこれを解決すべく、単一のクロックで動作しながら同期化されたビデオ信号とオーディオ信号を出力する発明を、特願２００１−２３８６９１号及び特願２００１−３３０１１４号において提案した。これらの出願においては、入力信号とは非同期なクロック信号を発生するクロック信号発生部と、クロック信号発生部から出力するクロック信号を分周し所定のクロックイネーブル信号を出力する分周部と、分周部から出力するクロックイネーブル信号に従い、圧縮処理されたディジタル信号から圧縮映像及び音声情報などを分離して出力するディジタルインタフェース処理部と、ディジタルインタフェース処理部から出力する圧縮映像情報をデコードし、映像信号を得ると同時に入力信号との同期をとるビデオ信号処理部と、ディジタルインタフェース処理部１０７から出力される音声情報をデコードし、音声信号を得ると同時に音声動作モードに応じた同期で音声信号を出力するオーディオ信号処理部を用いることで、単一のクロックでＤＶデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減することができる。
本発明は、これらの出願に改良を加えるものであり、特にオーディオ信号処理部におけるサンプリング数変換処理、つまり、拡大縮小処理におけるメモリの削減を目的としたものである。
【０００５】
また、上記の出願においては、フレーム単位での位相差を検出のために、補正が不要なフレームも補正してしまう不具合があったが、このような不具合を解消することも、本発明の目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、 オーディオ信号処理手段を、メモリを用いてオーディオ信号のデシャフリングを行なうデシャフリング手段と、該デシャフリング手段の出力をサンプリング変換するサンプリング変換手段と、該基準クロックを基にオーディオ出力用クロックイネーブル信号を発生する出力クロックイネーブル生成手段と、該出力用クロックイネーブル信号を基にサンプリング変換の変換係数に応じて、該メモリからの読み出し用イネーブル信号を発生させる読み出しイネーブル生成手段とで構成することにより、拡大縮小処理におけるメモリを不要とした。
【０００７】
また、オーディオ信号処理手段に、位相差の平均化を行なう平均化手段を設け、該平均化手段の出力に応じた変換係数で前記サンプリング変換を行なせることにより、不具合を解消し、性能を改善することができる。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態について図面を用い詳細に説明する。
図１は、本発明の第一の実施例における構成の一例を示したものであり、その内部構成例や動作原理を示した図２〜図１３も参照しながら、その動作について説明する。
図１において、107はIEEE1394インターフェース処理部、108は信号分離処理部、109はビデオデコード処理部、110はビデオ信号同期処理部、111はビデオ信号出力端子、112はオーディオデコード処理部、113はサンプリング変換処理部、114はオーディオ信号出力端子、115は入力信号処理用分周回路、116はオーディオ信号出力処理用分周回路、117はビデオ出力フレーム同期発生用分周回路、118は位相比較部、119は拡大・縮小係数生成部、106は固定クロック発生部であり、この固定クロックを以下システムクロックと記す。
【０００９】
また、102は、107,108をまとめて入力処理部、103は109,110をまとめてビデオ処理部、104は112,113,118,119をまとめてオーディオ処理部、105は115,116,117をまとめて分周部と呼ぶこととする。さらに、1で示す点線で囲まれた部分の、つまり、ビデオ処理部103、オーディオ処理部104、分周部105、及び信号分離処理部108をＤＶデコーダと呼ぶ。このＤＶデコーダは１チップで構成されるものである。なお、ＤＶデコーダ１にIEEE1394インターフェース処理部107も加えて１チップ化したＤＶデコーダとすることも可能である。
さらに、図１には具体的に示していないが、上記システムクロックは、IEEE1394インターフェース処理部107の出力部以降、全てのブロックにクロックとして供給している。
【００１０】
IEEE1394インターフェース処理部107は、入力信号を受け取るために、基本クロックとしてIEEE1394インターフェースの動作基準周波数に同期した24.576MHzを用いているが、周辺機器とのインターフェースを容易にする為、これと非同期なディジタル信号処理装置の基本クロックに同期した出力を得る構成を採る。例えば、IEEE1394バス上に存在するデータは、１パケットと呼ばれる単位で管理されており、この１パケットにはIsochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼ばれるヘッダ情報とＤＶデータが存在する。これらのデータは、上記基本クロック24.576MHzで管理する。また、CIPヘッダ情報の中には時間情報が含まれており、これを用いて入力側フレーム同期信号を作成する構成とし、この入力側フレーム同期信号は外部からのクロックに同期して出力する構成とする。なお、入力側フレーム同期信号は入力側基準タイミングを示している。上記ＤＶデータは、上記基本クロックを用いて一旦ＦＩＦＯ(First In First Out)に書き込み、上記基準クロックを用いて読み出す構成を採る。
【００１１】
即ち、ここで必要なデータ出力用クロックは、必ずしも入力のフレーム同期にロックしている必要はない。そこで、システムクロックを入力信号処理用分周回路115にて分周し、これを入力処理用クロックイネーブル信号として、システムクロックとペアでIEEE1394インターフェース処理部107に接続する。即ち、基本クロックはシステムクロックであるが、イネーブル信号と併用することで、見かけ上、入力処理用クロックイネーブルの周期でデータが変化する事となる。
【００１２】
例えば、システムクロックを仮に54MHzとし、仮に入力処理用クロックイネーブル信号を13.5MHz、IEEE1394インターフェース処理107の出力データバス幅を８bitとすると、13.5MHz x 8bit = 108Mbpsのデータ転送能力となる。一方、ＤＶ規格の圧縮信号は約25Mbpsのデータレートであり、このデータを扱うイネーブル信号としては、十分なデータ転送能力となる。勿論、上記FIFOの容量を考慮し、オーバーフローやアンダーフローを起こさない制御を行うものとする。
【００１３】
尚、上記入力処理用クロックイネーブル信号はシステムクロックを1/4分周する事で容易に得ることができる。以上のように、IEEE1394インターフェース処理部107では、システムクロックと、これを基に分周して作成した入力処理用クロックイネーブルとを入力し、IEEE1394規格で入力するデータの内、ＤＶ規格のデータを分離して出力すると同時に入力側フレーム同期信号を出力する。
信号分離処理部108は、上記IEEE1394インターフェース処理部107から出力するＤＶ規格のデータから、ヘッダ情報を基にビデオデータとオーディオデータを分離して出力する。
【００１４】
以下、まず初めにビデオデータの信号処理について説明する。
ビデオ処理部103において、ビデオデコード処理部109は、図２に示す構成を採る。図２において、201,208はSRAM、202はSRAMコントロール、203は可変長復号処理部(Variable Length Decoding 以下、VLDと記す)、204はVLD変換テーブル、205は逆量子化処理部(Inverse Quantization 以下IQと記す)、206は逆重み付け処理部、207は逆離散コサイン変換処理部(Inverse Discrete Cosine Transform 以下、IDCTと記す)である。
ビデオデコード処理部109では、まず初めにSRAM201に１ビデオセグメント分のビデオデータを蓄積し、DCT単位、マクロブロック単位、ビデオセグメント単位の３段階に分けてVLD変換テーブル204を参照しながら入力データをデコードするVLD処理を行う。次にIQ処理部205では１DCT単位である６４個のデータ内で所定のエリアに対してデータシフト処理を行う。逆重み付け処理部206では１DCT内でジグザグスキャン順に直流成分から遠ざかるほど大きな係数で逆重み付け処理を行う。IDCT処理207は所定の計算式に従い、逆重み付け処理後の６４個の周波数成分から６４個の振幅成分を算出する処理を行う。
以上の処理は、全て入力信号処理用分周回路115から出力する入力処理用クロックイネーブル信号とシステムクロックによって管理することとする。尚、ビデオデコード処理部109内の各処理の詳細は前述のＤＶ規格書の述べられているので、ここでは詳細な説明を省略する。
【００１５】
次に、図３を用いて、ビデオ処理部103における、ビデオ信号同期処理部110の動作について説明する。図３において、301はメモリ、302はデシャフリング書き込み制御信号発生部、303はシンクロ読み出し制御信号発生部である。メモリ301は少なくとも３フレーム以上の容量を備えている。ここでは図４、図５を用いてビデオデシャフリング処理の概要を、また、図６を用いてシンクロ動作の概要を説明する。
【００１６】
図４はビデオデシャフリング原理を説明する説明図であり、図４において(a)は、ビデオ処理部103から出力されるデータの配列及び順番を示したフレームイメージ、(b)、(c)は(a)のフレームイメージからそれぞれ奇数、偶数ラインをまとめたフィールドイメージである。また、図５はビデオデシャフリング処理におけるメモリ301の書き込み、及び読み出しデータのタイミングを示しており、(a)は入力側フレーム同期信号、(b)はメモリ301の書き込みアドレス、(c)はメモリ301の書き込み信号、(d)はメモリ301の読み出し信号をそれぞれ示している。
ビデオ信号同期処理部110におけるデシャフリング処理は、図４(a)に示すフレームイメージのビデオ信号を、図４(b),(c)に示すフィールドイメージの信号に並び替える処理を行う。ビデオ処理部103からは図４(a)に示すように、画面上を５０個に分割したスーパーブロックと呼ばれる単位で同図の１，２，３，４，５と記した順番に上から下に向かって処理した信号が出力される。デシャフリング書き込み制御信号発生部302は、メモリ上の本来表示すべき位置にマッピングしながら書き込み処理を行う為、図５(b)に示す順で水平・垂直アドレスを発生する。シャフリング処理は、１フレームで一巡する規格であるため、図５(c)に示す様に１フレーム分のデータをメモリ301に書き込む。尚、メモリ301にデータを書き込む際のアドレス発生は、前述のＤＶ規格書のシャフリングルールの逆を行うことにより実現可能であり、ここでは詳細な説明を省略する。
以上、入力処理部102から、ここまでの信号処理は、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号を基準とした処理を行うこととする。
【００１７】
次に、シンクロ読み出し制御信号発生部303は、フレームイメージでメモリ301に書き込まれたビデオ信号を、図４(b)に示す奇数ラインのビデオ信号（evenフィールド）、図４(c)に示す偶数ラインのビデオ信号（oddフィールド）の順で読み出す制御を行う（図５(d)）。この際、シンクロ読み出し制御信号発生部303はビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号を基準信号として読み出し制御を開始する。なお、出力用フレーム同期信号は、出力側フレーム基準タイミングを示す信号である。
【００１８】
ここで、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号と、ビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号の関係を、図６を用いて説明する。
図６はシンクロ動作時における入力側フレーム同期信号と出力用フレーム同期信号及びメモリ301の入・出力データの関係を、▲１▼入力側フレーム同期信号より、出力用フレーム同期信号が早い場合、▲２▼入力側フレーム同期信号より、出力用フレーム同期信号が遅い場合とに分けて示したタイミング図である。上述したように、入力側フレーム同期信号は、CIPヘッダ情報の中の時間情報（SYT）を基に作成されたものであり、出力用同期信号は基準クロックを基にビデオ出力フレーム同期発生用分周回路117から出力されたものである。図６において(a)は入力側フレーム同期信号、(b)はメモリ301の書き込み信号、(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ301の読み出し信号をそれぞれ示している。
【００１９】
例えば、IEEE1394バスを通して入力するＤＶデータは、外部に接続されたディジタルビデオカセットレコーダの出力や、パーソナルコンピュータに蓄積されたデータの出力など色々な場合が想定できる。従って、システムクロックの周波数と、上記外部機器に内蔵された発振器の周波数との間に少しでも差分が存在すると、基準となるフレーム同期信号にもズレが生じてくる。例えば、システムクロックが僅かに高い周波数であった場合、図６▲１▼に示すタイミングで、また、低い周波数であった場合、図６▲２▼に示すタイミングで、メモリ301の書き込みと、読み出しとがレーシングする関係に陥ることがある。
【００２０】
そこで、デシャフリング書き込み制御信号発生部302から書き込み終了タイミングで書き込みが終了したアドレス（以下、w_endと記す）をシンクロ読み出し制御信号発生部303に出力する。シンクロ読み出し制御信号発生部303では、w_endを受けて、読み出し開始タイミングにおいて既に書き込みが終了しているフレームの信号を読み出す制御を行う。即ち、図６の(b)と(d)の関係において、(e)で示すタイミングでは、２フレーム目のデータ書き込みが終了していない為、再度1フレーム目のデータを出力するよう読み出し制御を行う。また、図６の(b)と(g)の関係において、(h) で示すタイミングでは、まだ２フレーム目のデータを読み出していないにも係らず、３フレーム目の書き込みが既に終了しているため、２フレーム目のデータを飛ばして３フレーム目のデータにジャンプして出力するよう読み出し制御を行う。以上のように、いわゆるフレームシンクロ動作を行うことで、入力するＤＶデータと非同期な関係にある出力用フレーム同期に、ロックした出力を得ることが可能となる。
【００２１】
次に、オーディオ処理部104について、図７〜図１３を用いて説明する。ここでは、まず初めに図８を用いて、オーディオ信号の規格について概要を説明する。なお、オーディオ信号について、ビデオ信号において述べたようなフレーム単位での同期化を行うと、以下の問題がある。ビデオ信号は、１フレーム分スキップして再生しても１／３０の１コマがかけるだけなので視覚上目立つこと無いが、オーディオ信号を１フレーム分スキップすると、スキップした部分が不連続である、例えば「ブチッ」という不連続性を示す音声等が目立ち、実用的でないものになってしまう。従って、オーディオ信号においては、Audioフレーム同期信号を基準とした１フレームのオーディオサンプル数を１フレーム単位とみなして、サンプリング変換処理を行うこととする。
【００２２】
図８はオーディオ信号の規格を示しており、ＤＶのオーディオの規格には、525/60システム(NTSC)、625/50システム(PAL)、という２種類のシステムに対して、サンプリング周波数が48KHz／44.1KHz／32KHzと、３種類のサンプリングモードが存在する。また、これら各モードには１フレームあたりのサンプル数（Audio Frame Size 以下、AF_SISE と記す）の許容範囲が定められている。例えば525/60,48KHzモードの場合、AF_SISEが最小：1580サンプル、最大：1620サンプル、平均：1601.6サンプルとされている。このように、AF_SISEが平均値からずれているモード、即ち、ビデオのフレーム周波数とオーディオのサンプリング周波数とが所定の比率を保たないモードを、アンロックモードと呼ぶ。このアンロックモードはＤＶ規格特有のもので、ＤＶＤ規格やＭＰＥＧのTS(Transport Stream)では許されていない。また、図８に示すように、例えば525/60,48KHzモードの場合、初めの1フレーム目を1600サンプル、２から５フレーム目を1602サンプルとし、これを繰り返すことで1フレームの平均レートを一定に保つモードをロックモードと定義している。このモードも５フレーム単位で考えると平均レートになっているが、1フレームではアンロックモードと変わらず平均レートになっていない。従って、ロックモード、アンロックモードに関わらずオーディオ出力を外部の機器に接続する場合、所定のサンプリング周波数で出力し、ビデオのフレーム周波数とオーディオのサンプリング周波数とが所定の比率を保つようにする必要がある。つまり、システムクロックを分周し、所定のサンプリング周波数でオーディオ信号を出力すれば、ビデオの1フレーム期間のオーディオ平均レートは一定に保たれる。よって、オーディオ信号とビデオ信号は自動的に同期することとなる。
【００２３】
従って、オーディオ処理部は、システムクロックに同期して入力されるオーディオデータをAF_SIZE分、デシャフリングし、最後にサンプリング周波数に相当するオーディオ処理用クロックイネーブル信号で出力するという構成になる。
ただし、この構成では、オーディオ信号とビデオ信号は同期するが、入力信号には同期していない。つまり、入力側のフレームとオーディオのフレームとが同期の関係ではないということになる。よって、入力側のフレームとオーディオのフレームを同期させるために入力側フレーム同期信号とオーディオフレーム同期信号との位相を比較し、その位相差を基に、オーディオの1フレーム中のサンプル数を変更し、オーディオフレーム同期信号を入力側フレーム同期信号に近づけることが必要になる。そのため、オーディオ処理部では、AS_SIZE分のデシャフリング処理の後にサンプリング変換処理（縮小或いは拡大処理）を追加する。なお、サンプリング変換処理とは、オーディオ信号の縮小または拡大処理を行うことにより、サンプル数を変換処理、つまりサンプル数を補正することを意味する。
【００２４】
次に、上記動作を具体的に実現する回路の構成について、図７，図９を用いて説明する。本実施例においては、拡大縮小変換部113においてメモリを使用せずに拡大縮小処理を行うことを特徴としている。
【００２５】
図７は、オーディオ処理部104の構成例であり、同図において701はオーディオデータとオーディオ補助データを選択出力する分離処理部、702はメモリ、703はデシャフリング書き込み制御信号発生部、704はデシャフリング読み出し制御信号発生部、705はサンプルカウンタ部、701,702,703,704,705を合わせてオーディオデコード処理部112と呼ぶ事とする。また、706,707,708,709,710,711,712はデータ及びイネーブル信号を表し、図９のタイミング図に対応している。なお、メモリを用いてオーディオ信号のデシャフリングを行なうデシャフリング手段として、デシャフリング書き込み制御信号発生部703、デシャフリング読み出し制御信号発生部704が該当し、デシャフリング手段の出力をサンプリング変換するサンプリング変換手段及び出力用クロックイネーブル信号を基にサンプリング変換の変換係数に応じて該メモリからの読み出し用イネーブル信号を発生させる読み出しイネーブル生成手段として、拡大縮小変換部113が該当する。
【００２６】
図９は、図７のタイミング図であり、同図において706は入力側フレーム同期信号、707は入力オーディオデータ、708はAF_SIZE、709はオーディオフレーム同期信号、710は拡大・縮小係数、711はデシャフリングデータのサンプル数、712は拡大・縮小変換後オーディオデータのサンプル数を表している。
【００２７】
図７のオーディオデコード処理部112において、分離処理部701は、信号分離処理部108から入力されるオーディオデータ707をオーディオ補助情報とオーディオ信号とに分離出力する。この内、オーディオ補助情報に含まれるサンプル数の情報をAF_ SIZE708として、NTSC/PALの区別、オーディオモード、即ち、３種類のサンプリング周波数の区別などの情報をMODE信号として出力する。
【００２８】
このMODE信号より、図１に示したオーディオ信号出力処理用分周回路116は、オーディオモードの情報を受けて、所定のサンプリング周波数のオーディオ処理用クロックイネーブル信号（例えば48kHzモード、システムクロック54MHzであれば、54MHzを1125分周して得る48kHzのイネーブル信号）を入力信号とは非同期なシステムクロック106を分周して作成し、拡大・縮小変換部113へ出力する。
【００２９】
拡大・縮小変換部113は、オーディオ信号のサンプル数を増加、或いは減少させる処理、即ち拡大、縮小処理を行うことで、オーディオ信号のサンプリング変換を行う。ここで、拡大、縮小処理の原理について、図１０〜図１２を用いて説明する。
図１０は、メモリを使用しないで直線補間を行なうことが出来る拡大・縮小処理の原理を表した構成例であり、1002，1003，1009，1013は図には書いていないがシステムクロックで動作しイネーブル(en)入力がHiでデータを更新するフリップフロップ、1004,1005は乗算回路、1006,1007,1014は加算回路、1008は割算回路(ただし、２のべき乗の割算なので実際にはビットシフトで実現する)、1015,1016は比較回路、1017,1020はＡＮＤ回路、1018は遅延処理部、1019はＯＲ回路であり、1002,1003,1004,1005,1007, 1009を合わせて補間フィルタ部1001、1008,1006を合わせて補間フィルタ係数発生部1011、1013,1014,1015,1016,1017,1018,1019,1020を合わせて出力位置情報発生部1012と呼ぶ事とする。また、図中の( )内の記号は図１１，図１２の( )内の記号に対応し、Ｓは正の整数で補間の精度を表し、数値が大きいほどデータの補間位置を細かく設定することが出来る。
この拡大・縮小処理の原理の構成例は、オーディオ信号出力処理用分周回路116からの出力側データイネーブル(b)と拡大・縮小係数生成部119からの拡大・縮小係数(c)で入力側データイネーブル(j)を生成し、その入力側データイネーブル(j)に応じてメモリ702から入力データ(k)を入力させ、演算することにより、拡大及び縮小された出力データ(r)を出力側データイネーブル(b)のタイミングで得ることが出来る。
次に、拡大・縮小変換動作について図１０の構成例と合わせ、図１１,図１２及び具体的な数値例を用いて説明する。図１１は図１０の回路を用いて７分の４に縮小する時のタイミング図を表し、数値例は10進数で表している。図１１において、(a)はシステムクロック、(b)は出力側データイネーブル、(c)は拡大・縮小係数、(d)はフリップフロップ1013の出力数値、(e)は加算回路1014の加算結果、(f)は比較回路1015の比較結果、(g)はＡＮＤ回路1017のＡＮＤ結果、(h)は遅延処理部1018の遅延結果、(i)はＯＲ回路1019のＯＲ結果、(j)は入力データイネーブル、(k)は入力データ、(l)はフリップフロップ1002の出力数値、(m)は乗算回路1004の乗算結果、(n)はフリップフロップ1003の出力数値、(o)は乗算回路1005の乗算結果、(p)は加算回路1007の加算結果、(q)は割算回路1008の割算結果、(r)はフリップフロップ1009の出力データをそれぞれ示している。
ここでは、図１０のＳを２に設定し、７分の４に縮小するため、拡大・縮小係数(c)を７にする。まず、オーディオ信号出力処理用分周回路116から出力側データイネーブル(b)を入力する。この時、フリップフロップ1013は加算回路1014の加算結果(e)のLSB2bitを出力側データイネーブル(b)のタイミングで格納し、(d)のように出力する。
次に、比較回路1015は加算回路1014の加算結果(e)が２の(Ｓ+1)乗、すなわち本実施例では８以上ならばHiを出力するため(f)のようになり、ＡＮＤ回路1017は出力側データイネーブル(b)と(f)の論理積(g)を出力する。また比較回路1016の比較結果は拡大・縮小係数(c)が７で常に４以上となるためHi信号になる。その後段処理の遅延処理部1018は(g)を遅延させる処理であり、本実施例ではフリップフロップ２段、つまり、２システムクロック分遅延させ、(h)となる。次のＯＲ回路1019では(h)と出力側データイネーブル(b)との論理和(i)が生成される。よって、入力データイネーブルは比較回路1016が常にHiを出力するため(j)のようになる。上記内容が出力位置情報発生部1012の説明であり、入力データイネーブル(j)を作成すると共に、出力データ位置情報(d)を発生させる。すなわち、この例では(d)が１ならば入力データから(1/4)サンプルずれた位置のデータを出力すべきであることを示しており、同様に(d)が２ならば(2/4)サンプル、(d)が３ならば(3/4)サンプルずれた位置のデータを出力すべきであることを示している。したがって、このＳ＝２の例では、(1/4)サンプル単位の位置分解能で出力出来る。
補間フィルタ係数発生部1011は、上記出力データ位置情報(d)を基に補間係数を出力する。本原理図では、補間フィルタ部1001をフリップフロップ２個の２タップ構成にし、直線補間を行なうように２つの係数を生成する。２つの係数のうち１つは割算回路1008の出力結果(q)であり、割算回路1008はフリップフロップ1013の出力結果(d)を１／(２のＳ乗)(本実施例では１／４)に演算し、演算結果(q)を乗算回路1004へ出力する。また、もう１つの係数は加算回路1006の出力結果であり、加算回路1006は１から割算回路1008の演算結果(q)を引算し、その引算結果を乗算回路1005へ出力する。
次に、補間フィルタ部1001について説明する。まず、入力データ(k)は入力データイネーブル(j)のタイミングで入力され、フリップフロップ1002,1003の出力はそれぞれ(l),(n)となる。そして、乗算回路1004,1005は、それぞれ(l),(n)と補間フィルタ係数発生部1011からの係数との乗算を行ない、(m)及び(o)を出力する。加算回路1007は、乗算回路1004,1005の出力(m)と(o)を加算し、(p)を出力する。フリップフロップ1009は、加算回路1007の出力(p)を出力側データイネーブル(b)のタイミングで更新し、(r)を出力する。以上のように、補間フィルタ部1001は入力データイネーブル(j)のタイミングで入力される入力データ(k)に対して直線補間を行ないながら、データの間引きを行ない、サンプル数を７分の４に削減する。
次に３分の４に拡大する時の説明をする。タイミング図は図１２に示し、数値例は10進数で表している。図１２においては、拡大・縮小係数(c)の値を３に設定しているところが前記縮小の場合と異なり、これにより図１１と異なる出力が得られる。
すなわち、拡大・縮小係数(c)が３で常に８未満となるため、比較回路1015の出力はLow信号になる。また、比較回路1016は加算回路1014の加算結果(e)が２のＳ乗、すなわち本実施例では４以上ならばHiを出力するため、(t)のようになる。よって、ＡＮＤ回路1020は比較回路1016の比較結果(t)と出力側データイネーブル(b)の論理積結果、つまり、入力データイネーブル(j)を出力する。その結果、入力データイネーブル(j)と出力データイネーブル(ｂ)の比率は４分の５になり、また、補間フィルタ係数発生部1011及び補間フィルタ部1001は、縮小時と同様に処理を行ない、データの直線補間が行われるので、４分の５の拡大処理が実現できる。
すなわち、図１０に示す回路により、式１に示す拡大・縮小率のサンプリング変換が実現できる。式１は、図１０に示す拡大・縮小変換回路の拡大・縮小率を示す式である。
【００３０】
【数１】
【００３１】
以上、拡大・縮小変換回路の原理を説明したが、実際の回路ではＳとしてより大きな数値が必要である。例えば、Ｓ＝11にすると拡大・縮小変換の時間軸分解能は1/(2の11乗)＝1/2048となり、十分な分解能が得られる。また、図１０では補間フィルタのタップ数を２にしているが、フリップフロップと乗算回路を増やし、タップ数を増やすことにより、拡大・縮小変換の精度が向上する。この場合には、補間フィルタ係数発生部1011もタップ数に応じた係数の組を発生させれば良い。係数としては標本化関数に適当な窓関数を乗じたものが良い結果が得られることが知られており、このようなデジタルフィルタ処理については多くの文献があるので、ここではその詳細は省略する。
以上の拡大・縮小処理原理から、拡大・縮小変換部113は出力データを出力端子114へ、入力データイネーブルをサンプルカウンタ部705及びデシャフル読み出し制御信号発生部704へ出力する。
【００３２】
デシャフリング書き込み制御信号発生部703及びデシャフリング読み出し制御信号発生部704は分離処理部701から出力されるオーディオデータをビデオデシャフリング処理同様にＤＶ規格に沿ったマッピングをしながらメモリ702へ書き込み、メモリ702から読み出す制御を行い、本来のデータ順に並び替える処理を行う。また、メモリ702は３フレーム分のデータを記憶する容量を持ち、書き込み制御信号発生回路703は入力側フレーム同期信号706に応じて３つのメモリ領域を切換えるものとする。デシャフリング読み出し制御信号発生部704は、拡大・縮小変換部113からの入力データイネーブルに応じてメモリ702からデシャフリングデータ711を拡大・縮小変換部113へ出力するためのリードイネーブルを生成し、メモリ702へ出力する。また、サンプルカウンタ部705からのオーディオフレーム同期信号709により、デシャフリングデータ読み出し処理のメモリ領域を切換えると共にフレーム内アドレスのリセットを行なう。つまり、オーディオフレーム同期信号709により、フレーム単位の処理の区切りとする。
サンプルカウンタ705は、図９に示すように拡大・縮小変換部113からの入力データイネーブルをカウントし、カウント値が分離処理部701からのAF_SIZE708を２フレーム分遅延させた値に等しくなったとき、カウンタをリセットすると同時にオーディオフレーム同期信号709をデシャフル読み出し制御信号部704と位相比較部118へ出力する。
以上説明したデシャフリング読み出し制御信号発生部704とサンプルカウンタ705の動作により、１オーディオフレーム単位でデータ数を管理しながらメモリ702からデータを読み出しているので、データは途切れたり重複したりすることはなく、ほぼ２フレーム遅れでメモリ702から出力される。
位相比較部118はサンプルカウンタ部705からのオーディオフレーム同期信号709とIEEE1394インターフェース処理部107からの入力側フレーム同期信号706との位相を比較し、位相差を拡大・縮小係数生成部119へ出力する。このとき、例えば、位相差はシステムクロックでカウントし、オーディオフレーム同期信号709の位相がはやい時＋表示、遅い時は−表示と定義する。
拡大・縮小係数生成部119は、位相比較部118からの位相差を基に拡大・縮小係数710を生成し、拡大・縮小変換部113へ出力する。このとき、拡大・縮小係数は位相差が＋の時、拡大補正、位相差が−の時、縮小補正を行なう係数を出力する。図１３に拡大・縮小係数特性の例を示す。図１３の例では１つの特性のみ表示しているが、各システム別及び各サンプリング周波数別に特性を作成し、モード毎に分けても良い。
以上のオーディオ処理により、入力されたオーディオデータは、デシャフリングされ、拡大・縮小され、システムクロックを分周した所定のサンプリング周波数で出力されるため、ビデオの周波数にロックした周波数でオーディオを出力することができる。また、オーディオの処理に必要なデータイネーブルは、オーディオ信号出力処理用分周回路116からのクロックイネーブルを基に前段の拡大・縮小変換部113の入力側データイネーブル、拡大・縮小変換部113の入力側データイネーブルを基に前段のデシャフル読み出しコントロール部704のリードイネーブルというように後段のイネーブルを基に前段のイネーブルを生成するため、オーディオ処理のメモリアクセスはデシャフリングで必要な１回で済む。よって、メモリ702を他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００３３】
以上、ビデオ及びオーディオ信号処理を１つのシステムクロックから作成したイネーブル信号で処理することにより、見かけ上は複数のイネーブル信号で動作しているものの、結果として、１つのクロックでシステム全体が動作することとなる。
【００３４】
本実施例によれば、従来例に示したように複数のPLL、発振器を用いることなく、クロック発生回路106が発生する単一のシステムクロックを用いてビデオ及びオーディオ信号をデコードすることが可能となる。この為、これらのディジタル回路をＬＳＩに集積化する場合、設計効率の向上や、安定な動作を保証することが比較的安易に可能となる。さらに、クロックが一つということでＬＳＩ設計時のタイミング設計、タイミング検証が容易になる。さらに、クロック間のクロストークも解消され、ノイズの発生要因を抑えた基板設計が可能となり、これらクロストーク、ノイズを抑えるための基板設計技術や、干渉を防ぐための部品などを削減することができる。
また、PLLを用いないことから、PLL用の外部ピンも削減でき、ＬＳＩの製造コストを抑えると同時に、これを搭載する基板の部品点数も抑えることができ、製品コストの上昇を防ぐことが可能となる。
さらに、オーディオ信号処理部における拡大縮小処理におけるメモリの削減を削減でき、メモリを他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００３５】
次に第二の実施例について説明する。
第一の実施例では、フレーム毎に位相差を検出しているため、１，２フレームだけ見ると位相差が大きくて、数フレームまとめて見ると位相差が少なくなっているという状態がある。
例えば、図８のオーディオの規格において、525-60システムのサンプリング周波数48kHzのlocked modeの時、入力フレーム同期信号の周期がaverageの1601.60のサンプル数であった場合、AF_SIZEは1stフレーム1600サンプル、2ndフレームから5thフレームは1602サンプルになり、平均すると1601.60でaverageと同じサンプル数となる。
【００３６】
このような時、第一の実施例では、1stフレームの位相差、つまり、入力フレーム同期信号の周期1601.60と1stフレームサンプル数1600の周期との位相差(1.60サンプル)を検出し、拡大・縮小係数に反映させ、５フレーム単位で見ると位相差は０であるにも関わらず、デシャフリング後のデータを補正してしまう。また、補正を行なうことによって位相差が０になる時が無くなり、実際には補正をしなくても同期するところが毎フレーム補正が必要になってしまう。
【００３７】
よって、以上の不具合無くすための第二の実施例について説明する。
図１５は、本発明の第二の実施例における構成の一例を示したものであり、その動作について説明する。
図１５において、1501は平均化手段である平均化処理部であり、その他の部分は図１と同じである。つまり、図１の実施例に平均化処理部1501を追加した構成である。
図１６に平均化処理部1501の構成例を示し、その動作について説明する。
図１６は平均化処理部1501の構成例を表し、1601,1602,1603,1604,1605,1606,1615はフレーム遅延処理部、1616,1617は加算回路、1618,1619は割算回路、1620はセレクタ部である。また、図では省略しているが、前記フレーム遅延処理部と同じ処理をするものが８個、点線のところにあり、それぞれフレーム処理部1607,1608,1609,1610,1611,1612,1613,1614とし、それぞれの遅延結果は加算回路1618へ出力している。
【００３８】
まず、フレーム遅延処理部1601から1615は、位相比較部118からの位相差を順次フレーム遅延処理し出力する。加算回路1616はフレーム遅延処理部1601から1605までの出力を全て加算し、加算結果を割算回路1618へ出力する。加算回路1617はフレーム遅延処理部1606から1615までの出力と加算回路1616の出力を全て加算し、加算結果を割算回路1619へ出力する。つまり、加算回路1617はフレーム遅延処理部1601から1615までの出力を全て加算し、加算結果を割算回路1619へ出力することとなる。割算回路1618は加算回路1616の出力を１／５にし、セレクタ部1620へ出力する。割算回路1619は加算回路1617の出力を１／１５にし、セレクタ部1620へ出力する。セレクタ部1620は、オーディオデコード処理部112からのmode信号より、mode信号が525-60システムでサンプリング周波数48kHzならば、割算回路1618の割算結果を拡大・縮小係数生成部119へ出力し、mode信号が525-60システムでサンプリング周波数32kHzならば、割算回路1619の割算結果を拡大・縮小係数生成部119へ出力する。
【００３９】
つまり、平均化処理部1501は、例えば、525-60システムでサンプリング周波数48kHzならば、位相比較部118からの位相差の1フレーム遅延から５フレーム遅延までを全て加算し、加算結果を１／５することにより、入力フレーム同期信号の周期が1601.60サンプルでlocked modeの場合、位相差を０にする事が出来る。また、525-60システムでサンプリング周波数32kHzの時もフレーム同期信号の周期が1067.73サンプルでlocked modeの場合、位相差を０にすることが出来る。さらに、本実施例の構成例では記載されていないが、その他のモード、つまり、525-60システムのサンプリング周波数44.1kHzや625-50システムの場合でもタップ数を増減し、各モードに合った平均化処理をし、1フレームのみ位相差が発生するような短い時間の変動にも、１フレームのみ位相差を設けるのではなく、その後の数フレームに渡って平均化した位相差を出力することによって、急な補正を無くすことが出来る。
以上の第二の実施例によれば、第一の実施例と同様の効果が得られ、さらに、平均化処理を追加することによって、オーディオ処理の拡大・縮小係数が安定し、効果的なサンプリング変換をすることが出来る。
【００４０】
次に、上記実施例において説明したディジタル信号処理装置を適用した記録装置の一例であるハードディスクレコーダについて、図１４を用いて、説明する。
【００４１】
図１４において、図１と同じ番号を付したものは同様の機能を有するものであり、説明を省略する。1401は衛星放送のチューナ等から出力されるデータ、つまり、IEEE1394以外の形式のデータであるアナログ信号やＢＴ６５６に従ったディジタル信号の入力を行うアナログ入力端子、Ｓ入力端子、又はディジタル入力端子である。1402はビデオ信号処理やオーディオ信号処理を行うビデオ／オーディオ信号処理回路、1404はビデオ／オーディオ信号処理回路1402とＤＶデコーダ1の出力を選択するスイッチである。1406は、スイッチ1404により選択されたデータをMPEG2により圧縮し、記録媒体であるハードディスク（HDD）1407に記録するMPEG圧縮伸張処理回路である。なお、MPEG圧縮伸張処理回路も、CXO106から出力された基準クロックによって動作する。HDD1407に記録された信号は読み出され、MPEG圧縮伸張処理回路1406にて伸張される。1405は、スイッチ1404により選択されたデータとMPEG圧縮伸張処理回路1406から出力されたデータのいずれか１つを選択するスイッチである。1408はスイッチ1405から出力されたデータを外部に出力する出力端子である。なお、スイッチ1404とスイッチ1405をまとめてスイッチ回路1403と呼ぶ。
【００４２】
本実施例におけるハードディスクレコーダの動作は以下のとおりである。まず、衛星放送のチューナ等から入力端子1401にビデオ信号及びオーディオ信号が入力され、ビデオ／オーディオ信号処理回路1402にて変換処理され、所定の信号形式(例えば、BT656)にして、出力される。また、IEEE1394形式で出力されたビデオ／オーディオデータは、上述の実施例において述べたように、IEEE1394インターフェース107、ＤＶデコーダにより処理され、外部から入力された信号とは非同期な基準クロック106に同期し、かつ、オーディオ信号がビデオ信号に同期したロックモードに従った信号が得られる。スイッチ1404において、いずれかの信号を選択する。この選択は、信号が入力された方を自動的に検知して切り換えるものであっても良いし、不図示のユーザーにより指示される、どちらを選択するかの選択ボタンに従って切り換えを行っても良い。スイッチ1404により選択されたデータは、MPEG圧縮伸張処理回路1406にて圧縮され、不図示の記録手段により、圧縮データが記録媒体であるハードディスク（HDD）1407に記録される。HDD1407に記録された信号は読み出され、MPEG圧縮伸張処理回路1406にて伸張される。なお、ＤＶ規格に従って圧縮されたデータは、MPEG2に比較して圧縮率が低いため、MPEG2に従って圧縮を行うことにより圧縮比の高い、記録効率の良い圧縮データが得られる。HDD1407に記録された圧縮データは読み出され、MPEG圧縮伸張処理回路1406にて伸張される。スイッチ1405は、スイッチ1404により選択されたデータとMPEG圧縮伸張処理回路1406から出力されたデータのいずれか１つを選択する。この選択も、信号が入力された方を自動的に検知して切り換えるものであっても良いし、不図示の選択ボタンに従って切り換えるものであってもどちらでもよい。
【００４３】
選択された信号は、ビデオ／オーディオ出力端子1408からＴＶなどの表示機能や記録機能を有する機器に出力され再生される。なお、出力の際にはHi Vision TVに適した信号に変換したり、NTSCからPALへの信号変換処理を施しても良い。なお、HDD1407から読み出した圧縮データをIEEE1394インターフェースにより外部へ出力してパソコンに供給させることができる。
本実施例によれば、ＤＶデコーダ1の出力はビデオ信号とオーディオ信号の周波数がロックして出力できるので、ＤＶ規格のアンロックモードに対応していないMPEG圧縮・伸張回路においても、圧縮・伸張処理が可能であり、ビデオ信号、オーディオ信号を正しく再生できるという効果がある。さらに、上述した実施例と同様に、本実施例におけるＤＶデコーダは１クロックの発振器で処理でき、PLLを使用しないため、他のMPEG圧縮伸張処理回路やIEEE1394などとともにDVデコーダを用いたシステムを構築する場合に、クロックによる妨害を低減でき、基盤を設計する場合の制約が緩和されるため、設計の自由度を高くできるという効果があり、ＨＤＤレコーダなどのシステム製品においても、１クロックにより処理するＤＶデコーダの使用は有意義である。なお、MPEG圧縮伸張処理回路をＤＶデコーダとともに集積化し、発振器をＤＶデコーダとMPEG圧縮伸張処理回路を共用すれば、さらなる回路の簡素化を図ることでき、システム全体のトータルのコストを抑えることができる。
【００４４】
なお、本実施例においてはハードディスクレコーダについて説明したが、記録媒体はＨＤＤに限らず、ＤＶＤなどの他の媒体であってもよい。
【００４５】
【発明の効果】
以上説明した通り、本発明によれば、従来例に示したように複数のPLL、発振器を用いることなく、単一の非同期クロックを用いてビデオ及びオーディオ信号をデコードすることが可能な装置において、
オーディオ信号処理部における拡大縮小処理におけるメモリの削減を削減でき、メモリを他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００４６】
また、平均化処理を追加することにより、オーディオ処理の拡大・縮小係数が安定し、効果的なサンプリング変換をすることが出来る。
【図面の簡単な説明】
【図１】 本発明によるディジタル信号処理装置の第１実施形態を示すブロック図である。
【図２】 図１のビデオデコード処理部109の詳細を示すブロック図である。
【図３】 図１のビデオ信号同期処理部110の詳細を示すブロック図である。
【図４】 図１のビデオ信号同期処理部110におけるデシャフリング動作の詳細を示す説明図である。
【図５】 図３のビデオ信号同期処理部110におけるデシャフリング動作を示すタイミングチャートである。
【図６】 図３のビデオ信号同期処理部110におけるフレームシンクロ動作を示すタイミングチャートである。
【図７】 図１のオーディオ処理部104の詳細を示すブロック図である。
【図８】 ＤＶ規格におけるオーディオ信号規格の概要を示す説明図である。
【図９】 図７のオーディオ処理部104における同期の動作を示すタイミングチャートである。
【図１０】 図７の拡大・縮小変換部113の変換原理を示す回路図である。
【図１１】 図１０の拡大・縮小変換部113の縮小変換原理を示すタイミング図である。
【図１２】 図１０の拡大・縮小変換部113の拡大変換原理を示すタイミング図である。
【図１３】 図７の拡大・縮小係数生成部119の拡大・縮小係数特性を示す説明図である。
【図１４】 本発明において述べたＤＶデコーダ1を用いたハードディスクレコーダを示す図である。
【図１５】 本発明によるディジタル信号処理装置の第２実施形態を示すブロック図である。
【図１６】 図１５の平均化処理部1501の平均化処理を示す回路図である。
【符号の説明】
1…DVデコーダ。
102…入力処理部。
103…ビデオ処理部。
104…オーディオ処理部。
105…分周部。
106…固定クロック発生部。
107…IEEE1394インターフェース処理部。
108…信号分離処理部。
109…ビデオデコード処理部。
110…ビデオ信号同期処理部。
111…ビデオ信号出力端子。
112…オーディオデコード処理部。
113…拡大・縮小変換部。
114…オーディオ信号出力端子。
115…入力信号処理用分周回路。
116…オーディオ信号出力処理用分周回路。
117…ビデオ出力フレーム同期発生用分周回路。
118…位相比較部。
119…拡大・縮小係数生成部。
201…SRAM。
202…SRAMコントロール。
203…可変長符号処理部。
204…VLD変換テーブル。
205…逆量子化処理部。
206…逆重み付け処理部。
207…逆離散コサイン変換処理部。
208…SRAM。
301…メモリ。
302…デシャフリング書き込み制御信号発生部。
303…シンクロ読み出し制御信号発生部。
701…分離処理部。
702…メモリ。
703…デシャフリング書き込み制御信号発生部。
704…デシャフリング読み出し制御信号発生部。
705…サンプルカウンタ部。
706…入力側フレーム同期信号。
707…入力オーディオデータ。
708…AF_SIZE。
709…オーディオフレーム同期信号。
710…拡大・縮小係数。
711…デシャフリングデータ。
712…拡大・縮小変換後オーディオデータ。
1001…補間フィルタ部。
1002…フリップフロップ。
1003…フリップフロップ。
1004…乗算回路。
1005…乗算回路。
1006…加算回路。
1007…加算回路。
1008…割算回路。
1009…フリップフロップ。
1011…補間フィルタ係数発生部。
1012…出力位置情報発生部。
1013…フリップフロップ。
1014…加算回路。
1015…比較回路。
1016…比較回路。
1017…ＡＮＤ回路。
1018…遅延処理部。
1019…ＯＲ回路。
1020…ＡＮＤ回路。
1401…入力端子。
1402…ビデオ／オーディオ信号処理回路。
1403…スイッチ回路。
1404…スイッチ。
1405…スイッチ。
1406…MPEG圧縮伸張処理回路。
1407…ハードディスク。
1408…出力端子。
1501…平均化処理部。
1601…フレーム遅延処理部。
1602…フレーム遅延処理部。
1603…フレーム遅延処理部。
1604…フレーム遅延処理部。
1605…フレーム遅延処理部。
1606…フレーム遅延処理部。
1607…フレーム遅延処理部。
1608…フレーム遅延処理部。
1609…フレーム遅延処理部。
1610…フレーム遅延処理部。
1611…フレーム遅延処理部。
1612…フレーム遅延処理部。
1613…フレーム遅延処理部。
1614…フレーム遅延処理部。
1615…フレーム遅延処理部。
1616…加算回路。
1617…加算回路。
1618…割算回路。
1619…割算回路。
1620…セレクタ部。
【発明の属する技術分野】
本発明は、ディジタル的に圧縮処理されたビデオ及びオーディオ信号をデコードする装置に係り、特にＤＶ規格に準じたディジタルビデオカセットレコーダのデコード処理において、いわゆるIEEE1394規格のインターフェースから得るディジタルビデオ信号とディジタルオーディオ信号とを単一のクロックで処理すると同時に、ビデオ信号はフレームシンクロナイザ、オーディオ信号はサンプリング変換を用い、ビデオ信号とオーディオ信号の同期をとるディジタル信号処理装置、ＤＶデコーダ及びこれを用いた記録装置に関するものである。
【０００２】
【従来の技術】
ディジタル信号の伝送規格として、近年盛んに採用されているものに、例えばIEEE1394規格がある。このIEEE1394規格は、ディジタルビデオカセットレコーダ同士の接続や、ディジタルビデオカセットレコーダとパーソナルコンピュータとの接続など、マルチメディア用途に向くものとして注目されている。
このIEEE1394規格におけるディジタルビデオ信号及びディジタルオーディオ信号のフォーマットは、Specifications of Consumer-Use Digital VCRs using 6.3mm magnetic tape [HD DIGITAL VCR CONFERENCE]（以下、ＤＶ規格と記す）に記載されている。このＤＶ規格によると、圧縮信号は、４８０バイトのビデオ、オーディオデータにIsochronousヘッダ、CIP(Common Isochronous Packet)ヘッダ、CRC(Cyclic Redundancy Check)が付加されたパケット単位のデータとして1394バス上を伝送する規格となっている。また、上記CIPヘッダは、1394バスを介して送受信する複数の機器間で同期をとる為に、同期用時間情報(ＳＹＴ：SyncTime)を含んでいる。通常、このＳＹＴを参照してデコード後の出力ビデオ信号タイミングを発生するため、ＳＹＴに位相ロックしたクロックを作成する目的でビデオ用PLLが必要となってくる。
【０００３】
一方、ＤＶ規格では、ビデオ信号とオーディオ信号の関係が非同期となるアンロックモードが存在する為、この場合、上記ビデオ用PLLに加えてオーディオ用PLLも必要となってくる。
ところで、上記ＤＶ規格に準じた機器と、他のシステムとの接続を考えた場合、ＤＶ規格のようにオーディオのアンロックモードが許されていないケースもあることから、上記ビデオ及びオーディオ信号は同期化して出力する必要がある。
そこで、特開平11-317916号では、ＤＶ規格におけるオーディオ信号をビデオ信号に同期させる為、まず初めにオーディオ用PLLを用いてデコード処理を行い、次にビデオ信号側の同期を用いた第２のオーディオ用PLLを用いて新たな同期を作成し、これを用いてオーディオ信号のサンプルレート変換処理を行うことで、ビデオ信号とオーディオ信号の同期をとる構成を提案している。
【０００４】
【発明が解決しようとする課題】
従来例では、クロック発生用のPLLが、少なくとも２つ以上存在する。通常PLLを構成する場合、位相比較出力を積分するために外付けのLPFが必要となってくる。さらに、これらPLLの入・出力専用の外部ピンが必要になってくる。この為、必然的に基板の部品点数が増加すると同時にＬＳＩのピン数増加の影響による基板設計の複雑化を招き、トータルコストも上昇してしまう。
よって、ディジタル回路をＬＳＩに集積化する場合、設計効率の向上や、安定な動作を保証するためには、単一のクロックを用い、ビデオ信号はフレームシンクロナイザ処理、オーディオ信号はサンプリング処理を行ない、同期をとることが望ましい。
本出願人はこれを解決すべく、単一のクロックで動作しながら同期化されたビデオ信号とオーディオ信号を出力する発明を、特願２００１−２３８６９１号及び特願２００１−３３０１１４号において提案した。これらの出願においては、入力信号とは非同期なクロック信号を発生するクロック信号発生部と、クロック信号発生部から出力するクロック信号を分周し所定のクロックイネーブル信号を出力する分周部と、分周部から出力するクロックイネーブル信号に従い、圧縮処理されたディジタル信号から圧縮映像及び音声情報などを分離して出力するディジタルインタフェース処理部と、ディジタルインタフェース処理部から出力する圧縮映像情報をデコードし、映像信号を得ると同時に入力信号との同期をとるビデオ信号処理部と、ディジタルインタフェース処理部１０７から出力される音声情報をデコードし、音声信号を得ると同時に音声動作モードに応じた同期で音声信号を出力するオーディオ信号処理部を用いることで、単一のクロックでＤＶデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減することができる。
本発明は、これらの出願に改良を加えるものであり、特にオーディオ信号処理部におけるサンプリング数変換処理、つまり、拡大縮小処理におけるメモリの削減を目的としたものである。
【０００５】
また、上記の出願においては、フレーム単位での位相差を検出のために、補正が不要なフレームも補正してしまう不具合があったが、このような不具合を解消することも、本発明の目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、 オーディオ信号処理手段を、メモリを用いてオーディオ信号のデシャフリングを行なうデシャフリング手段と、該デシャフリング手段の出力をサンプリング変換するサンプリング変換手段と、該基準クロックを基にオーディオ出力用クロックイネーブル信号を発生する出力クロックイネーブル生成手段と、該出力用クロックイネーブル信号を基にサンプリング変換の変換係数に応じて、該メモリからの読み出し用イネーブル信号を発生させる読み出しイネーブル生成手段とで構成することにより、拡大縮小処理におけるメモリを不要とした。
【０００７】
また、オーディオ信号処理手段に、位相差の平均化を行なう平均化手段を設け、該平均化手段の出力に応じた変換係数で前記サンプリング変換を行なせることにより、不具合を解消し、性能を改善することができる。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態について図面を用い詳細に説明する。
図１は、本発明の第一の実施例における構成の一例を示したものであり、その内部構成例や動作原理を示した図２〜図１３も参照しながら、その動作について説明する。
図１において、107はIEEE1394インターフェース処理部、108は信号分離処理部、109はビデオデコード処理部、110はビデオ信号同期処理部、111はビデオ信号出力端子、112はオーディオデコード処理部、113はサンプリング変換処理部、114はオーディオ信号出力端子、115は入力信号処理用分周回路、116はオーディオ信号出力処理用分周回路、117はビデオ出力フレーム同期発生用分周回路、118は位相比較部、119は拡大・縮小係数生成部、106は固定クロック発生部であり、この固定クロックを以下システムクロックと記す。
【０００９】
また、102は、107,108をまとめて入力処理部、103は109,110をまとめてビデオ処理部、104は112,113,118,119をまとめてオーディオ処理部、105は115,116,117をまとめて分周部と呼ぶこととする。さらに、1で示す点線で囲まれた部分の、つまり、ビデオ処理部103、オーディオ処理部104、分周部105、及び信号分離処理部108をＤＶデコーダと呼ぶ。このＤＶデコーダは１チップで構成されるものである。なお、ＤＶデコーダ１にIEEE1394インターフェース処理部107も加えて１チップ化したＤＶデコーダとすることも可能である。
さらに、図１には具体的に示していないが、上記システムクロックは、IEEE1394インターフェース処理部107の出力部以降、全てのブロックにクロックとして供給している。
【００１０】
IEEE1394インターフェース処理部107は、入力信号を受け取るために、基本クロックとしてIEEE1394インターフェースの動作基準周波数に同期した24.576MHzを用いているが、周辺機器とのインターフェースを容易にする為、これと非同期なディジタル信号処理装置の基本クロックに同期した出力を得る構成を採る。例えば、IEEE1394バス上に存在するデータは、１パケットと呼ばれる単位で管理されており、この１パケットにはIsochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼ばれるヘッダ情報とＤＶデータが存在する。これらのデータは、上記基本クロック24.576MHzで管理する。また、CIPヘッダ情報の中には時間情報が含まれており、これを用いて入力側フレーム同期信号を作成する構成とし、この入力側フレーム同期信号は外部からのクロックに同期して出力する構成とする。なお、入力側フレーム同期信号は入力側基準タイミングを示している。上記ＤＶデータは、上記基本クロックを用いて一旦ＦＩＦＯ(First In First Out)に書き込み、上記基準クロックを用いて読み出す構成を採る。
【００１１】
即ち、ここで必要なデータ出力用クロックは、必ずしも入力のフレーム同期にロックしている必要はない。そこで、システムクロックを入力信号処理用分周回路115にて分周し、これを入力処理用クロックイネーブル信号として、システムクロックとペアでIEEE1394インターフェース処理部107に接続する。即ち、基本クロックはシステムクロックであるが、イネーブル信号と併用することで、見かけ上、入力処理用クロックイネーブルの周期でデータが変化する事となる。
【００１２】
例えば、システムクロックを仮に54MHzとし、仮に入力処理用クロックイネーブル信号を13.5MHz、IEEE1394インターフェース処理107の出力データバス幅を８bitとすると、13.5MHz x 8bit = 108Mbpsのデータ転送能力となる。一方、ＤＶ規格の圧縮信号は約25Mbpsのデータレートであり、このデータを扱うイネーブル信号としては、十分なデータ転送能力となる。勿論、上記FIFOの容量を考慮し、オーバーフローやアンダーフローを起こさない制御を行うものとする。
【００１３】
尚、上記入力処理用クロックイネーブル信号はシステムクロックを1/4分周する事で容易に得ることができる。以上のように、IEEE1394インターフェース処理部107では、システムクロックと、これを基に分周して作成した入力処理用クロックイネーブルとを入力し、IEEE1394規格で入力するデータの内、ＤＶ規格のデータを分離して出力すると同時に入力側フレーム同期信号を出力する。
信号分離処理部108は、上記IEEE1394インターフェース処理部107から出力するＤＶ規格のデータから、ヘッダ情報を基にビデオデータとオーディオデータを分離して出力する。
【００１４】
以下、まず初めにビデオデータの信号処理について説明する。
ビデオ処理部103において、ビデオデコード処理部109は、図２に示す構成を採る。図２において、201,208はSRAM、202はSRAMコントロール、203は可変長復号処理部(Variable Length Decoding 以下、VLDと記す)、204はVLD変換テーブル、205は逆量子化処理部(Inverse Quantization 以下IQと記す)、206は逆重み付け処理部、207は逆離散コサイン変換処理部(Inverse Discrete Cosine Transform 以下、IDCTと記す)である。
ビデオデコード処理部109では、まず初めにSRAM201に１ビデオセグメント分のビデオデータを蓄積し、DCT単位、マクロブロック単位、ビデオセグメント単位の３段階に分けてVLD変換テーブル204を参照しながら入力データをデコードするVLD処理を行う。次にIQ処理部205では１DCT単位である６４個のデータ内で所定のエリアに対してデータシフト処理を行う。逆重み付け処理部206では１DCT内でジグザグスキャン順に直流成分から遠ざかるほど大きな係数で逆重み付け処理を行う。IDCT処理207は所定の計算式に従い、逆重み付け処理後の６４個の周波数成分から６４個の振幅成分を算出する処理を行う。
以上の処理は、全て入力信号処理用分周回路115から出力する入力処理用クロックイネーブル信号とシステムクロックによって管理することとする。尚、ビデオデコード処理部109内の各処理の詳細は前述のＤＶ規格書の述べられているので、ここでは詳細な説明を省略する。
【００１５】
次に、図３を用いて、ビデオ処理部103における、ビデオ信号同期処理部110の動作について説明する。図３において、301はメモリ、302はデシャフリング書き込み制御信号発生部、303はシンクロ読み出し制御信号発生部である。メモリ301は少なくとも３フレーム以上の容量を備えている。ここでは図４、図５を用いてビデオデシャフリング処理の概要を、また、図６を用いてシンクロ動作の概要を説明する。
【００１６】
図４はビデオデシャフリング原理を説明する説明図であり、図４において(a)は、ビデオ処理部103から出力されるデータの配列及び順番を示したフレームイメージ、(b)、(c)は(a)のフレームイメージからそれぞれ奇数、偶数ラインをまとめたフィールドイメージである。また、図５はビデオデシャフリング処理におけるメモリ301の書き込み、及び読み出しデータのタイミングを示しており、(a)は入力側フレーム同期信号、(b)はメモリ301の書き込みアドレス、(c)はメモリ301の書き込み信号、(d)はメモリ301の読み出し信号をそれぞれ示している。
ビデオ信号同期処理部110におけるデシャフリング処理は、図４(a)に示すフレームイメージのビデオ信号を、図４(b),(c)に示すフィールドイメージの信号に並び替える処理を行う。ビデオ処理部103からは図４(a)に示すように、画面上を５０個に分割したスーパーブロックと呼ばれる単位で同図の１，２，３，４，５と記した順番に上から下に向かって処理した信号が出力される。デシャフリング書き込み制御信号発生部302は、メモリ上の本来表示すべき位置にマッピングしながら書き込み処理を行う為、図５(b)に示す順で水平・垂直アドレスを発生する。シャフリング処理は、１フレームで一巡する規格であるため、図５(c)に示す様に１フレーム分のデータをメモリ301に書き込む。尚、メモリ301にデータを書き込む際のアドレス発生は、前述のＤＶ規格書のシャフリングルールの逆を行うことにより実現可能であり、ここでは詳細な説明を省略する。
以上、入力処理部102から、ここまでの信号処理は、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号を基準とした処理を行うこととする。
【００１７】
次に、シンクロ読み出し制御信号発生部303は、フレームイメージでメモリ301に書き込まれたビデオ信号を、図４(b)に示す奇数ラインのビデオ信号（evenフィールド）、図４(c)に示す偶数ラインのビデオ信号（oddフィールド）の順で読み出す制御を行う（図５(d)）。この際、シンクロ読み出し制御信号発生部303はビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号を基準信号として読み出し制御を開始する。なお、出力用フレーム同期信号は、出力側フレーム基準タイミングを示す信号である。
【００１８】
ここで、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号と、ビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号の関係を、図６を用いて説明する。
図６はシンクロ動作時における入力側フレーム同期信号と出力用フレーム同期信号及びメモリ301の入・出力データの関係を、▲１▼入力側フレーム同期信号より、出力用フレーム同期信号が早い場合、▲２▼入力側フレーム同期信号より、出力用フレーム同期信号が遅い場合とに分けて示したタイミング図である。上述したように、入力側フレーム同期信号は、CIPヘッダ情報の中の時間情報（SYT）を基に作成されたものであり、出力用同期信号は基準クロックを基にビデオ出力フレーム同期発生用分周回路117から出力されたものである。図６において(a)は入力側フレーム同期信号、(b)はメモリ301の書き込み信号、(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ301の読み出し信号をそれぞれ示している。
【００１９】
例えば、IEEE1394バスを通して入力するＤＶデータは、外部に接続されたディジタルビデオカセットレコーダの出力や、パーソナルコンピュータに蓄積されたデータの出力など色々な場合が想定できる。従って、システムクロックの周波数と、上記外部機器に内蔵された発振器の周波数との間に少しでも差分が存在すると、基準となるフレーム同期信号にもズレが生じてくる。例えば、システムクロックが僅かに高い周波数であった場合、図６▲１▼に示すタイミングで、また、低い周波数であった場合、図６▲２▼に示すタイミングで、メモリ301の書き込みと、読み出しとがレーシングする関係に陥ることがある。
【００２０】
そこで、デシャフリング書き込み制御信号発生部302から書き込み終了タイミングで書き込みが終了したアドレス（以下、w_endと記す）をシンクロ読み出し制御信号発生部303に出力する。シンクロ読み出し制御信号発生部303では、w_endを受けて、読み出し開始タイミングにおいて既に書き込みが終了しているフレームの信号を読み出す制御を行う。即ち、図６の(b)と(d)の関係において、(e)で示すタイミングでは、２フレーム目のデータ書き込みが終了していない為、再度1フレーム目のデータを出力するよう読み出し制御を行う。また、図６の(b)と(g)の関係において、(h) で示すタイミングでは、まだ２フレーム目のデータを読み出していないにも係らず、３フレーム目の書き込みが既に終了しているため、２フレーム目のデータを飛ばして３フレーム目のデータにジャンプして出力するよう読み出し制御を行う。以上のように、いわゆるフレームシンクロ動作を行うことで、入力するＤＶデータと非同期な関係にある出力用フレーム同期に、ロックした出力を得ることが可能となる。
【００２１】
次に、オーディオ処理部104について、図７〜図１３を用いて説明する。ここでは、まず初めに図８を用いて、オーディオ信号の規格について概要を説明する。なお、オーディオ信号について、ビデオ信号において述べたようなフレーム単位での同期化を行うと、以下の問題がある。ビデオ信号は、１フレーム分スキップして再生しても１／３０の１コマがかけるだけなので視覚上目立つこと無いが、オーディオ信号を１フレーム分スキップすると、スキップした部分が不連続である、例えば「ブチッ」という不連続性を示す音声等が目立ち、実用的でないものになってしまう。従って、オーディオ信号においては、Audioフレーム同期信号を基準とした１フレームのオーディオサンプル数を１フレーム単位とみなして、サンプリング変換処理を行うこととする。
【００２２】
図８はオーディオ信号の規格を示しており、ＤＶのオーディオの規格には、525/60システム(NTSC)、625/50システム(PAL)、という２種類のシステムに対して、サンプリング周波数が48KHz／44.1KHz／32KHzと、３種類のサンプリングモードが存在する。また、これら各モードには１フレームあたりのサンプル数（Audio Frame Size 以下、AF_SISE と記す）の許容範囲が定められている。例えば525/60,48KHzモードの場合、AF_SISEが最小：1580サンプル、最大：1620サンプル、平均：1601.6サンプルとされている。このように、AF_SISEが平均値からずれているモード、即ち、ビデオのフレーム周波数とオーディオのサンプリング周波数とが所定の比率を保たないモードを、アンロックモードと呼ぶ。このアンロックモードはＤＶ規格特有のもので、ＤＶＤ規格やＭＰＥＧのTS(Transport Stream)では許されていない。また、図８に示すように、例えば525/60,48KHzモードの場合、初めの1フレーム目を1600サンプル、２から５フレーム目を1602サンプルとし、これを繰り返すことで1フレームの平均レートを一定に保つモードをロックモードと定義している。このモードも５フレーム単位で考えると平均レートになっているが、1フレームではアンロックモードと変わらず平均レートになっていない。従って、ロックモード、アンロックモードに関わらずオーディオ出力を外部の機器に接続する場合、所定のサンプリング周波数で出力し、ビデオのフレーム周波数とオーディオのサンプリング周波数とが所定の比率を保つようにする必要がある。つまり、システムクロックを分周し、所定のサンプリング周波数でオーディオ信号を出力すれば、ビデオの1フレーム期間のオーディオ平均レートは一定に保たれる。よって、オーディオ信号とビデオ信号は自動的に同期することとなる。
【００２３】
従って、オーディオ処理部は、システムクロックに同期して入力されるオーディオデータをAF_SIZE分、デシャフリングし、最後にサンプリング周波数に相当するオーディオ処理用クロックイネーブル信号で出力するという構成になる。
ただし、この構成では、オーディオ信号とビデオ信号は同期するが、入力信号には同期していない。つまり、入力側のフレームとオーディオのフレームとが同期の関係ではないということになる。よって、入力側のフレームとオーディオのフレームを同期させるために入力側フレーム同期信号とオーディオフレーム同期信号との位相を比較し、その位相差を基に、オーディオの1フレーム中のサンプル数を変更し、オーディオフレーム同期信号を入力側フレーム同期信号に近づけることが必要になる。そのため、オーディオ処理部では、AS_SIZE分のデシャフリング処理の後にサンプリング変換処理（縮小或いは拡大処理）を追加する。なお、サンプリング変換処理とは、オーディオ信号の縮小または拡大処理を行うことにより、サンプル数を変換処理、つまりサンプル数を補正することを意味する。
【００２４】
次に、上記動作を具体的に実現する回路の構成について、図７，図９を用いて説明する。本実施例においては、拡大縮小変換部113においてメモリを使用せずに拡大縮小処理を行うことを特徴としている。
【００２５】
図７は、オーディオ処理部104の構成例であり、同図において701はオーディオデータとオーディオ補助データを選択出力する分離処理部、702はメモリ、703はデシャフリング書き込み制御信号発生部、704はデシャフリング読み出し制御信号発生部、705はサンプルカウンタ部、701,702,703,704,705を合わせてオーディオデコード処理部112と呼ぶ事とする。また、706,707,708,709,710,711,712はデータ及びイネーブル信号を表し、図９のタイミング図に対応している。なお、メモリを用いてオーディオ信号のデシャフリングを行なうデシャフリング手段として、デシャフリング書き込み制御信号発生部703、デシャフリング読み出し制御信号発生部704が該当し、デシャフリング手段の出力をサンプリング変換するサンプリング変換手段及び出力用クロックイネーブル信号を基にサンプリング変換の変換係数に応じて該メモリからの読み出し用イネーブル信号を発生させる読み出しイネーブル生成手段として、拡大縮小変換部113が該当する。
【００２６】
図９は、図７のタイミング図であり、同図において706は入力側フレーム同期信号、707は入力オーディオデータ、708はAF_SIZE、709はオーディオフレーム同期信号、710は拡大・縮小係数、711はデシャフリングデータのサンプル数、712は拡大・縮小変換後オーディオデータのサンプル数を表している。
【００２７】
図７のオーディオデコード処理部112において、分離処理部701は、信号分離処理部108から入力されるオーディオデータ707をオーディオ補助情報とオーディオ信号とに分離出力する。この内、オーディオ補助情報に含まれるサンプル数の情報をAF_ SIZE708として、NTSC/PALの区別、オーディオモード、即ち、３種類のサンプリング周波数の区別などの情報をMODE信号として出力する。
【００２８】
このMODE信号より、図１に示したオーディオ信号出力処理用分周回路116は、オーディオモードの情報を受けて、所定のサンプリング周波数のオーディオ処理用クロックイネーブル信号（例えば48kHzモード、システムクロック54MHzであれば、54MHzを1125分周して得る48kHzのイネーブル信号）を入力信号とは非同期なシステムクロック106を分周して作成し、拡大・縮小変換部113へ出力する。
【００２９】
拡大・縮小変換部113は、オーディオ信号のサンプル数を増加、或いは減少させる処理、即ち拡大、縮小処理を行うことで、オーディオ信号のサンプリング変換を行う。ここで、拡大、縮小処理の原理について、図１０〜図１２を用いて説明する。
図１０は、メモリを使用しないで直線補間を行なうことが出来る拡大・縮小処理の原理を表した構成例であり、1002，1003，1009，1013は図には書いていないがシステムクロックで動作しイネーブル(en)入力がHiでデータを更新するフリップフロップ、1004,1005は乗算回路、1006,1007,1014は加算回路、1008は割算回路(ただし、２のべき乗の割算なので実際にはビットシフトで実現する)、1015,1016は比較回路、1017,1020はＡＮＤ回路、1018は遅延処理部、1019はＯＲ回路であり、1002,1003,1004,1005,1007, 1009を合わせて補間フィルタ部1001、1008,1006を合わせて補間フィルタ係数発生部1011、1013,1014,1015,1016,1017,1018,1019,1020を合わせて出力位置情報発生部1012と呼ぶ事とする。また、図中の( )内の記号は図１１，図１２の( )内の記号に対応し、Ｓは正の整数で補間の精度を表し、数値が大きいほどデータの補間位置を細かく設定することが出来る。
この拡大・縮小処理の原理の構成例は、オーディオ信号出力処理用分周回路116からの出力側データイネーブル(b)と拡大・縮小係数生成部119からの拡大・縮小係数(c)で入力側データイネーブル(j)を生成し、その入力側データイネーブル(j)に応じてメモリ702から入力データ(k)を入力させ、演算することにより、拡大及び縮小された出力データ(r)を出力側データイネーブル(b)のタイミングで得ることが出来る。
次に、拡大・縮小変換動作について図１０の構成例と合わせ、図１１,図１２及び具体的な数値例を用いて説明する。図１１は図１０の回路を用いて７分の４に縮小する時のタイミング図を表し、数値例は10進数で表している。図１１において、(a)はシステムクロック、(b)は出力側データイネーブル、(c)は拡大・縮小係数、(d)はフリップフロップ1013の出力数値、(e)は加算回路1014の加算結果、(f)は比較回路1015の比較結果、(g)はＡＮＤ回路1017のＡＮＤ結果、(h)は遅延処理部1018の遅延結果、(i)はＯＲ回路1019のＯＲ結果、(j)は入力データイネーブル、(k)は入力データ、(l)はフリップフロップ1002の出力数値、(m)は乗算回路1004の乗算結果、(n)はフリップフロップ1003の出力数値、(o)は乗算回路1005の乗算結果、(p)は加算回路1007の加算結果、(q)は割算回路1008の割算結果、(r)はフリップフロップ1009の出力データをそれぞれ示している。
ここでは、図１０のＳを２に設定し、７分の４に縮小するため、拡大・縮小係数(c)を７にする。まず、オーディオ信号出力処理用分周回路116から出力側データイネーブル(b)を入力する。この時、フリップフロップ1013は加算回路1014の加算結果(e)のLSB2bitを出力側データイネーブル(b)のタイミングで格納し、(d)のように出力する。
次に、比較回路1015は加算回路1014の加算結果(e)が２の(Ｓ+1)乗、すなわち本実施例では８以上ならばHiを出力するため(f)のようになり、ＡＮＤ回路1017は出力側データイネーブル(b)と(f)の論理積(g)を出力する。また比較回路1016の比較結果は拡大・縮小係数(c)が７で常に４以上となるためHi信号になる。その後段処理の遅延処理部1018は(g)を遅延させる処理であり、本実施例ではフリップフロップ２段、つまり、２システムクロック分遅延させ、(h)となる。次のＯＲ回路1019では(h)と出力側データイネーブル(b)との論理和(i)が生成される。よって、入力データイネーブルは比較回路1016が常にHiを出力するため(j)のようになる。上記内容が出力位置情報発生部1012の説明であり、入力データイネーブル(j)を作成すると共に、出力データ位置情報(d)を発生させる。すなわち、この例では(d)が１ならば入力データから(1/4)サンプルずれた位置のデータを出力すべきであることを示しており、同様に(d)が２ならば(2/4)サンプル、(d)が３ならば(3/4)サンプルずれた位置のデータを出力すべきであることを示している。したがって、このＳ＝２の例では、(1/4)サンプル単位の位置分解能で出力出来る。
補間フィルタ係数発生部1011は、上記出力データ位置情報(d)を基に補間係数を出力する。本原理図では、補間フィルタ部1001をフリップフロップ２個の２タップ構成にし、直線補間を行なうように２つの係数を生成する。２つの係数のうち１つは割算回路1008の出力結果(q)であり、割算回路1008はフリップフロップ1013の出力結果(d)を１／(２のＳ乗)(本実施例では１／４)に演算し、演算結果(q)を乗算回路1004へ出力する。また、もう１つの係数は加算回路1006の出力結果であり、加算回路1006は１から割算回路1008の演算結果(q)を引算し、その引算結果を乗算回路1005へ出力する。
次に、補間フィルタ部1001について説明する。まず、入力データ(k)は入力データイネーブル(j)のタイミングで入力され、フリップフロップ1002,1003の出力はそれぞれ(l),(n)となる。そして、乗算回路1004,1005は、それぞれ(l),(n)と補間フィルタ係数発生部1011からの係数との乗算を行ない、(m)及び(o)を出力する。加算回路1007は、乗算回路1004,1005の出力(m)と(o)を加算し、(p)を出力する。フリップフロップ1009は、加算回路1007の出力(p)を出力側データイネーブル(b)のタイミングで更新し、(r)を出力する。以上のように、補間フィルタ部1001は入力データイネーブル(j)のタイミングで入力される入力データ(k)に対して直線補間を行ないながら、データの間引きを行ない、サンプル数を７分の４に削減する。
次に３分の４に拡大する時の説明をする。タイミング図は図１２に示し、数値例は10進数で表している。図１２においては、拡大・縮小係数(c)の値を３に設定しているところが前記縮小の場合と異なり、これにより図１１と異なる出力が得られる。
すなわち、拡大・縮小係数(c)が３で常に８未満となるため、比較回路1015の出力はLow信号になる。また、比較回路1016は加算回路1014の加算結果(e)が２のＳ乗、すなわち本実施例では４以上ならばHiを出力するため、(t)のようになる。よって、ＡＮＤ回路1020は比較回路1016の比較結果(t)と出力側データイネーブル(b)の論理積結果、つまり、入力データイネーブル(j)を出力する。その結果、入力データイネーブル(j)と出力データイネーブル(ｂ)の比率は４分の５になり、また、補間フィルタ係数発生部1011及び補間フィルタ部1001は、縮小時と同様に処理を行ない、データの直線補間が行われるので、４分の５の拡大処理が実現できる。
すなわち、図１０に示す回路により、式１に示す拡大・縮小率のサンプリング変換が実現できる。式１は、図１０に示す拡大・縮小変換回路の拡大・縮小率を示す式である。
【００３０】
【数１】
以上、拡大・縮小変換回路の原理を説明したが、実際の回路ではＳとしてより大きな数値が必要である。例えば、Ｓ＝11にすると拡大・縮小変換の時間軸分解能は1/(2の11乗)＝1/2048となり、十分な分解能が得られる。また、図１０では補間フィルタのタップ数を２にしているが、フリップフロップと乗算回路を増やし、タップ数を増やすことにより、拡大・縮小変換の精度が向上する。この場合には、補間フィルタ係数発生部1011もタップ数に応じた係数の組を発生させれば良い。係数としては標本化関数に適当な窓関数を乗じたものが良い結果が得られることが知られており、このようなデジタルフィルタ処理については多くの文献があるので、ここではその詳細は省略する。
以上の拡大・縮小処理原理から、拡大・縮小変換部113は出力データを出力端子114へ、入力データイネーブルをサンプルカウンタ部705及びデシャフル読み出し制御信号発生部704へ出力する。
【００３２】
デシャフリング書き込み制御信号発生部703及びデシャフリング読み出し制御信号発生部704は分離処理部701から出力されるオーディオデータをビデオデシャフリング処理同様にＤＶ規格に沿ったマッピングをしながらメモリ702へ書き込み、メモリ702から読み出す制御を行い、本来のデータ順に並び替える処理を行う。また、メモリ702は３フレーム分のデータを記憶する容量を持ち、書き込み制御信号発生回路703は入力側フレーム同期信号706に応じて３つのメモリ領域を切換えるものとする。デシャフリング読み出し制御信号発生部704は、拡大・縮小変換部113からの入力データイネーブルに応じてメモリ702からデシャフリングデータ711を拡大・縮小変換部113へ出力するためのリードイネーブルを生成し、メモリ702へ出力する。また、サンプルカウンタ部705からのオーディオフレーム同期信号709により、デシャフリングデータ読み出し処理のメモリ領域を切換えると共にフレーム内アドレスのリセットを行なう。つまり、オーディオフレーム同期信号709により、フレーム単位の処理の区切りとする。
サンプルカウンタ705は、図９に示すように拡大・縮小変換部113からの入力データイネーブルをカウントし、カウント値が分離処理部701からのAF_SIZE708を２フレーム分遅延させた値に等しくなったとき、カウンタをリセットすると同時にオーディオフレーム同期信号709をデシャフル読み出し制御信号部704と位相比較部118へ出力する。
以上説明したデシャフリング読み出し制御信号発生部704とサンプルカウンタ705の動作により、１オーディオフレーム単位でデータ数を管理しながらメモリ702からデータを読み出しているので、データは途切れたり重複したりすることはなく、ほぼ２フレーム遅れでメモリ702から出力される。
位相比較部118はサンプルカウンタ部705からのオーディオフレーム同期信号709とIEEE1394インターフェース処理部107からの入力側フレーム同期信号706との位相を比較し、位相差を拡大・縮小係数生成部119へ出力する。このとき、例えば、位相差はシステムクロックでカウントし、オーディオフレーム同期信号709の位相がはやい時＋表示、遅い時は−表示と定義する。
拡大・縮小係数生成部119は、位相比較部118からの位相差を基に拡大・縮小係数710を生成し、拡大・縮小変換部113へ出力する。このとき、拡大・縮小係数は位相差が＋の時、拡大補正、位相差が−の時、縮小補正を行なう係数を出力する。図１３に拡大・縮小係数特性の例を示す。図１３の例では１つの特性のみ表示しているが、各システム別及び各サンプリング周波数別に特性を作成し、モード毎に分けても良い。
以上のオーディオ処理により、入力されたオーディオデータは、デシャフリングされ、拡大・縮小され、システムクロックを分周した所定のサンプリング周波数で出力されるため、ビデオの周波数にロックした周波数でオーディオを出力することができる。また、オーディオの処理に必要なデータイネーブルは、オーディオ信号出力処理用分周回路116からのクロックイネーブルを基に前段の拡大・縮小変換部113の入力側データイネーブル、拡大・縮小変換部113の入力側データイネーブルを基に前段のデシャフル読み出しコントロール部704のリードイネーブルというように後段のイネーブルを基に前段のイネーブルを生成するため、オーディオ処理のメモリアクセスはデシャフリングで必要な１回で済む。よって、メモリ702を他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００３３】
以上、ビデオ及びオーディオ信号処理を１つのシステムクロックから作成したイネーブル信号で処理することにより、見かけ上は複数のイネーブル信号で動作しているものの、結果として、１つのクロックでシステム全体が動作することとなる。
【００３４】
本実施例によれば、従来例に示したように複数のPLL、発振器を用いることなく、クロック発生回路106が発生する単一のシステムクロックを用いてビデオ及びオーディオ信号をデコードすることが可能となる。この為、これらのディジタル回路をＬＳＩに集積化する場合、設計効率の向上や、安定な動作を保証することが比較的安易に可能となる。さらに、クロックが一つということでＬＳＩ設計時のタイミング設計、タイミング検証が容易になる。さらに、クロック間のクロストークも解消され、ノイズの発生要因を抑えた基板設計が可能となり、これらクロストーク、ノイズを抑えるための基板設計技術や、干渉を防ぐための部品などを削減することができる。
また、PLLを用いないことから、PLL用の外部ピンも削減でき、ＬＳＩの製造コストを抑えると同時に、これを搭載する基板の部品点数も抑えることができ、製品コストの上昇を防ぐことが可能となる。
さらに、オーディオ信号処理部における拡大縮小処理におけるメモリの削減を削減でき、メモリを他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００３５】
次に第二の実施例について説明する。
第一の実施例では、フレーム毎に位相差を検出しているため、１，２フレームだけ見ると位相差が大きくて、数フレームまとめて見ると位相差が少なくなっているという状態がある。
例えば、図８のオーディオの規格において、525-60システムのサンプリング周波数48kHzのlocked modeの時、入力フレーム同期信号の周期がaverageの1601.60のサンプル数であった場合、AF_SIZEは1stフレーム1600サンプル、2ndフレームから5thフレームは1602サンプルになり、平均すると1601.60でaverageと同じサンプル数となる。
【００３６】
このような時、第一の実施例では、1stフレームの位相差、つまり、入力フレーム同期信号の周期1601.60と1stフレームサンプル数1600の周期との位相差(1.60サンプル)を検出し、拡大・縮小係数に反映させ、５フレーム単位で見ると位相差は０であるにも関わらず、デシャフリング後のデータを補正してしまう。また、補正を行なうことによって位相差が０になる時が無くなり、実際には補正をしなくても同期するところが毎フレーム補正が必要になってしまう。
【００３７】
よって、以上の不具合無くすための第二の実施例について説明する。
図１５は、本発明の第二の実施例における構成の一例を示したものであり、その動作について説明する。
図１５において、1501は平均化手段である平均化処理部であり、その他の部分は図１と同じである。つまり、図１の実施例に平均化処理部1501を追加した構成である。
図１６に平均化処理部1501の構成例を示し、その動作について説明する。
図１６は平均化処理部1501の構成例を表し、1601,1602,1603,1604,1605,1606,1615はフレーム遅延処理部、1616,1617は加算回路、1618,1619は割算回路、1620はセレクタ部である。また、図では省略しているが、前記フレーム遅延処理部と同じ処理をするものが８個、点線のところにあり、それぞれフレーム処理部1607,1608,1609,1610,1611,1612,1613,1614とし、それぞれの遅延結果は加算回路1618へ出力している。
【００３８】
まず、フレーム遅延処理部1601から1615は、位相比較部118からの位相差を順次フレーム遅延処理し出力する。加算回路1616はフレーム遅延処理部1601から1605までの出力を全て加算し、加算結果を割算回路1618へ出力する。加算回路1617はフレーム遅延処理部1606から1615までの出力と加算回路1616の出力を全て加算し、加算結果を割算回路1619へ出力する。つまり、加算回路1617はフレーム遅延処理部1601から1615までの出力を全て加算し、加算結果を割算回路1619へ出力することとなる。割算回路1618は加算回路1616の出力を１／５にし、セレクタ部1620へ出力する。割算回路1619は加算回路1617の出力を１／１５にし、セレクタ部1620へ出力する。セレクタ部1620は、オーディオデコード処理部112からのmode信号より、mode信号が525-60システムでサンプリング周波数48kHzならば、割算回路1618の割算結果を拡大・縮小係数生成部119へ出力し、mode信号が525-60システムでサンプリング周波数32kHzならば、割算回路1619の割算結果を拡大・縮小係数生成部119へ出力する。
【００３９】
つまり、平均化処理部1501は、例えば、525-60システムでサンプリング周波数48kHzならば、位相比較部118からの位相差の1フレーム遅延から５フレーム遅延までを全て加算し、加算結果を１／５することにより、入力フレーム同期信号の周期が1601.60サンプルでlocked modeの場合、位相差を０にする事が出来る。また、525-60システムでサンプリング周波数32kHzの時もフレーム同期信号の周期が1067.73サンプルでlocked modeの場合、位相差を０にすることが出来る。さらに、本実施例の構成例では記載されていないが、その他のモード、つまり、525-60システムのサンプリング周波数44.1kHzや625-50システムの場合でもタップ数を増減し、各モードに合った平均化処理をし、1フレームのみ位相差が発生するような短い時間の変動にも、１フレームのみ位相差を設けるのではなく、その後の数フレームに渡って平均化した位相差を出力することによって、急な補正を無くすことが出来る。
以上の第二の実施例によれば、第一の実施例と同様の効果が得られ、さらに、平均化処理を追加することによって、オーディオ処理の拡大・縮小係数が安定し、効果的なサンプリング変換をすることが出来る。
【００４０】
次に、上記実施例において説明したディジタル信号処理装置を適用した記録装置の一例であるハードディスクレコーダについて、図１４を用いて、説明する。
【００４１】
図１４において、図１と同じ番号を付したものは同様の機能を有するものであり、説明を省略する。1401は衛星放送のチューナ等から出力されるデータ、つまり、IEEE1394以外の形式のデータであるアナログ信号やＢＴ６５６に従ったディジタル信号の入力を行うアナログ入力端子、Ｓ入力端子、又はディジタル入力端子である。1402はビデオ信号処理やオーディオ信号処理を行うビデオ／オーディオ信号処理回路、1404はビデオ／オーディオ信号処理回路1402とＤＶデコーダ1の出力を選択するスイッチである。1406は、スイッチ1404により選択されたデータをMPEG2により圧縮し、記録媒体であるハードディスク（HDD）1407に記録するMPEG圧縮伸張処理回路である。なお、MPEG圧縮伸張処理回路も、CXO106から出力された基準クロックによって動作する。HDD1407に記録された信号は読み出され、MPEG圧縮伸張処理回路1406にて伸張される。1405は、スイッチ1404により選択されたデータとMPEG圧縮伸張処理回路1406から出力されたデータのいずれか１つを選択するスイッチである。1408はスイッチ1405から出力されたデータを外部に出力する出力端子である。なお、スイッチ1404とスイッチ1405をまとめてスイッチ回路1403と呼ぶ。
【００４２】
本実施例におけるハードディスクレコーダの動作は以下のとおりである。まず、衛星放送のチューナ等から入力端子1401にビデオ信号及びオーディオ信号が入力され、ビデオ／オーディオ信号処理回路1402にて変換処理され、所定の信号形式(例えば、BT656)にして、出力される。また、IEEE1394形式で出力されたビデオ／オーディオデータは、上述の実施例において述べたように、IEEE1394インターフェース107、ＤＶデコーダにより処理され、外部から入力された信号とは非同期な基準クロック106に同期し、かつ、オーディオ信号がビデオ信号に同期したロックモードに従った信号が得られる。スイッチ1404において、いずれかの信号を選択する。この選択は、信号が入力された方を自動的に検知して切り換えるものであっても良いし、不図示のユーザーにより指示される、どちらを選択するかの選択ボタンに従って切り換えを行っても良い。スイッチ1404により選択されたデータは、MPEG圧縮伸張処理回路1406にて圧縮され、不図示の記録手段により、圧縮データが記録媒体であるハードディスク（HDD）1407に記録される。HDD1407に記録された信号は読み出され、MPEG圧縮伸張処理回路1406にて伸張される。なお、ＤＶ規格に従って圧縮されたデータは、MPEG2に比較して圧縮率が低いため、MPEG2に従って圧縮を行うことにより圧縮比の高い、記録効率の良い圧縮データが得られる。HDD1407に記録された圧縮データは読み出され、MPEG圧縮伸張処理回路1406にて伸張される。スイッチ1405は、スイッチ1404により選択されたデータとMPEG圧縮伸張処理回路1406から出力されたデータのいずれか１つを選択する。この選択も、信号が入力された方を自動的に検知して切り換えるものであっても良いし、不図示の選択ボタンに従って切り換えるものであってもどちらでもよい。
【００４３】
選択された信号は、ビデオ／オーディオ出力端子1408からＴＶなどの表示機能や記録機能を有する機器に出力され再生される。なお、出力の際にはHi Vision TVに適した信号に変換したり、NTSCからPALへの信号変換処理を施しても良い。なお、HDD1407から読み出した圧縮データをIEEE1394インターフェースにより外部へ出力してパソコンに供給させることができる。
本実施例によれば、ＤＶデコーダ1の出力はビデオ信号とオーディオ信号の周波数がロックして出力できるので、ＤＶ規格のアンロックモードに対応していないMPEG圧縮・伸張回路においても、圧縮・伸張処理が可能であり、ビデオ信号、オーディオ信号を正しく再生できるという効果がある。さらに、上述した実施例と同様に、本実施例におけるＤＶデコーダは１クロックの発振器で処理でき、PLLを使用しないため、他のMPEG圧縮伸張処理回路やIEEE1394などとともにDVデコーダを用いたシステムを構築する場合に、クロックによる妨害を低減でき、基盤を設計する場合の制約が緩和されるため、設計の自由度を高くできるという効果があり、ＨＤＤレコーダなどのシステム製品においても、１クロックにより処理するＤＶデコーダの使用は有意義である。なお、MPEG圧縮伸張処理回路をＤＶデコーダとともに集積化し、発振器をＤＶデコーダとMPEG圧縮伸張処理回路を共用すれば、さらなる回路の簡素化を図ることでき、システム全体のトータルのコストを抑えることができる。
【００４４】
なお、本実施例においてはハードディスクレコーダについて説明したが、記録媒体はＨＤＤに限らず、ＤＶＤなどの他の媒体であってもよい。
【００４５】
【発明の効果】
以上説明した通り、本発明によれば、従来例に示したように複数のPLL、発振器を用いることなく、単一の非同期クロックを用いてビデオ及びオーディオ信号をデコードすることが可能な装置において、
オーディオ信号処理部における拡大縮小処理におけるメモリの削減を削減でき、メモリを他の用途と共用する場合でもバンド幅及び容量を最小にすることが出来る。
【００４６】
また、平均化処理を追加することにより、オーディオ処理の拡大・縮小係数が安定し、効果的なサンプリング変換をすることが出来る。
【図面の簡単な説明】
【図１】 本発明によるディジタル信号処理装置の第１実施形態を示すブロック図である。
【図２】 図１のビデオデコード処理部109の詳細を示すブロック図である。
【図３】 図１のビデオ信号同期処理部110の詳細を示すブロック図である。
【図４】 図１のビデオ信号同期処理部110におけるデシャフリング動作の詳細を示す説明図である。
【図５】 図３のビデオ信号同期処理部110におけるデシャフリング動作を示すタイミングチャートである。
【図６】 図３のビデオ信号同期処理部110におけるフレームシンクロ動作を示すタイミングチャートである。
【図７】 図１のオーディオ処理部104の詳細を示すブロック図である。
【図８】 ＤＶ規格におけるオーディオ信号規格の概要を示す説明図である。
【図９】 図７のオーディオ処理部104における同期の動作を示すタイミングチャートである。
【図１０】 図７の拡大・縮小変換部113の変換原理を示す回路図である。
【図１１】 図１０の拡大・縮小変換部113の縮小変換原理を示すタイミング図である。
【図１２】 図１０の拡大・縮小変換部113の拡大変換原理を示すタイミング図である。
【図１３】 図７の拡大・縮小係数生成部119の拡大・縮小係数特性を示す説明図である。
【図１４】 本発明において述べたＤＶデコーダ1を用いたハードディスクレコーダを示す図である。
【図１５】 本発明によるディジタル信号処理装置の第２実施形態を示すブロック図である。
【図１６】 図１５の平均化処理部1501の平均化処理を示す回路図である。
【符号の説明】
1…DVデコーダ。
102…入力処理部。
103…ビデオ処理部。
104…オーディオ処理部。
105…分周部。
106…固定クロック発生部。
107…IEEE1394インターフェース処理部。
108…信号分離処理部。
109…ビデオデコード処理部。
110…ビデオ信号同期処理部。
111…ビデオ信号出力端子。
112…オーディオデコード処理部。
113…拡大・縮小変換部。
114…オーディオ信号出力端子。
115…入力信号処理用分周回路。
116…オーディオ信号出力処理用分周回路。
117…ビデオ出力フレーム同期発生用分周回路。
118…位相比較部。
119…拡大・縮小係数生成部。
201…SRAM。
202…SRAMコントロール。
203…可変長符号処理部。
204…VLD変換テーブル。
205…逆量子化処理部。
206…逆重み付け処理部。
207…逆離散コサイン変換処理部。
208…SRAM。
301…メモリ。
302…デシャフリング書き込み制御信号発生部。
303…シンクロ読み出し制御信号発生部。
701…分離処理部。
702…メモリ。
703…デシャフリング書き込み制御信号発生部。
704…デシャフリング読み出し制御信号発生部。
705…サンプルカウンタ部。
706…入力側フレーム同期信号。
707…入力オーディオデータ。
708…AF_SIZE。
709…オーディオフレーム同期信号。
710…拡大・縮小係数。
711…デシャフリングデータ。
712…拡大・縮小変換後オーディオデータ。
1001…補間フィルタ部。
1002…フリップフロップ。
1003…フリップフロップ。
1004…乗算回路。
1005…乗算回路。
1006…加算回路。
1007…加算回路。
1008…割算回路。
1009…フリップフロップ。
1011…補間フィルタ係数発生部。
1012…出力位置情報発生部。
1013…フリップフロップ。
1014…加算回路。
1015…比較回路。
1016…比較回路。
1017…ＡＮＤ回路。
1018…遅延処理部。
1019…ＯＲ回路。
1020…ＡＮＤ回路。
1401…入力端子。
1402…ビデオ／オーディオ信号処理回路。
1403…スイッチ回路。
1404…スイッチ。
1405…スイッチ。
1406…MPEG圧縮伸張処理回路。
1407…ハードディスク。
1408…出力端子。
1501…平均化処理部。
1601…フレーム遅延処理部。
1602…フレーム遅延処理部。
1603…フレーム遅延処理部。
1604…フレーム遅延処理部。
1605…フレーム遅延処理部。
1606…フレーム遅延処理部。
1607…フレーム遅延処理部。
1608…フレーム遅延処理部。
1609…フレーム遅延処理部。
1610…フレーム遅延処理部。
1611…フレーム遅延処理部。
1612…フレーム遅延処理部。
1613…フレーム遅延処理部。
1614…フレーム遅延処理部。
1615…フレーム遅延処理部。
1616…加算回路。
1617…加算回路。
1618…割算回路。
1619…割算回路。
1620…セレクタ部。
Claims (5)
- 同期用時間情報が付加されたビデオ信号とオーディオ信号を処理して出力するディジタル信号処理装置において、
上記同期用時間情報を参照しないで基準クロックを発生するクロック発生手段と、
上記基準クロックで動作し、入力されたビデオ信号のデコード処理を行い、かつ、入力側ビデオ信号データと、上記基準クロックを分周して得られる出力用フレーム基準タイミングの同期化をフレーム単位で行うビデオ信号処理手段と、
上記基準クロックで動作し、オーディオ信号のデコード処理を行い、かつ、上記同期用時間情報を基に得られる入力側フレーム同期信号と上記基準クロックを分周して得られるオーディオフレーム同期信号との位相差を検出し、上記位相差に応じて、サンプル数を補正するサンプリング変換処理を行うオーディオ信号処理手段とを有し、
上記オーディオ信号処理手段は、上記オーディオ信号を記憶可能なメモリと、
上記オーディオ信号の上記メモリへのデシャフリング書き込みを可能とする信号を発生するデシャフリング書き込み制御信号発生部と、
伝達された読み出し用イネーブル信号に応じて、上記オーディオ信号の上記メモリからのデシャフリング読み出しを可能とする信号を発生するデシャフリング読み出し制御信号発生部と、
上記基準クロックを分周して得られる出力用クロックイネーブル信号に応じて上記読み出し用イネーブル信号を発生させ、上記読み出し用イネーブル信号に応じて上記メモリから読み出されたオーディオ信号の拡大・縮小変換を、伝達された拡大・縮小係数に基づいて行うことで上記サンプリング変換処理を可能とする拡大・縮小変換部と、
上記読み出し用イネーブル信号をカウントし、それに基づいて上記オーディオフレーム同期信号を形成するサンプルカウンタと、
上記オーディオフレーム同期信号と、上記入力側フレーム同期信号との位相比較を行う位相比較部と、
上記位相比較部での位相比較結果に基づいて、上記拡大・縮小係数を生成する拡大・縮小係数生成部と、を含んで成ることを特徴とするディジタル信号処理装置。 - 同期用時間情報が付加され所定のデータ量をパケット単位として転送されたＤＶ圧縮信号をデコード処理して出力するＤＶデコーダであって、
上記同期用時間情報を参照しないで基準クロックを発生するクロック発生手段と、
上記基準クロックで動作し、入力されたビデオ信号のデコード処理を行い、かつ、入力側ビデオ信号データと、上記基準クロックを分周して得られる出力用フレーム基準タイミングの同期化をフレーム単位で行うビデオ信号処理手段と、
上記基準クロックで動作し、オーディオ信号のデコード処理を行い、かつ、上記同期用時間情報を基に得られる入力側フレーム同期信号と上記基準クロックを分周して得られるオーディオフレーム同期信号との位相差を検出し、上記位相差に応じて、サンプル数を補正するサンプリング変換処理を行うオーディオ信号処理手段とを有し、
上記オーディオ信号処理手段は、上記オーディオ信号を記憶可能なメモリと、
上記オーディオ信号の上記メモリへのデシャフリング書き込みを可能とする信号を発生するデシャフリング書き込み制御信号発生部と、
伝達された読み出し用イネーブル信号に応じて、上記オーディオ信号の上記メモリからのデシャフリング読み出しを可能とする信号を発生するデシャフリング読み出し制御信号発生部と、
上記基準クロックを分周して得られる出力用クロックイネーブル信号に応じて上記読み出し用イネーブル信号を発生させ、上記読み出し用イネーブル信号に応じて上記メモリから読み出されたオーディオ信号の拡大・縮小変換を、伝達された拡大・縮小係数に基づいて行うことで上記サンプリング変換処理を可能とする拡大・縮小変換部と、
上記読み出し用イネーブル信号をカウントし、それに基づいて上記オーディオフレーム 同期信号を形成するサンプルカウンタと、
上記オーディオフレーム同期信号と、上記入力側フレーム同期信号との位相比較を行う位相比較部と、
上記位相比較部での位相比較結果に基づいて、上記拡大・縮小係数を生成する拡大・縮小係数生成部と、を含んで成ることを特徴とするＤＶデコーダ。 - 請求項１に記載のディジタル信号処理装置において、
前記オーディオ信号処理手段は、前記位相差の平均化を行なう平均化手段を有し、該平均化手段の出力に応じた変換係数で前記サンプリング変換を行なうことを特徴とするディジタル信号処理装置。 - 請求項２に記載のＤＶデコーダにおいて、
前記オーディオ信号処理手段は、前記位相差の平均化を行なう平均化手段を有し、該平均化手段の出力に応じた変換係数で前記サンプリング変換を行なうことを特徴とするＤＶデコーダ。 - 請求項２又は４に記載のＤＶデコーダと、
該ＤＶデコーダから出力されたビデオ信号とオーディオ信号を圧縮して圧縮データを生成するデータ圧縮手段と、
該データ圧縮手段より出力された圧縮データを光ディスク等の媒体に記録する記録手段と、を備えたことを特徴とする記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087394A JP4162906B2 (ja) | 2002-03-27 | 2002-03-27 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087394A JP4162906B2 (ja) | 2002-03-27 | 2002-03-27 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284006A JP2003284006A (ja) | 2003-10-03 |
| JP4162906B2 true JP4162906B2 (ja) | 2008-10-08 |
Family
ID=29233604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002087394A Expired - Fee Related JP4162906B2 (ja) | 2002-03-27 | 2002-03-27 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4162906B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5200751B2 (ja) * | 2008-08-08 | 2013-06-05 | セイコーエプソン株式会社 | 画像表示装置、画像表示装置の制御方法、および制御プログラム |
-
2002
- 2002-03-27 JP JP2002087394A patent/JP4162906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284006A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7917000B2 (en) | Video recording apparatus, multiplexing method, picture encoding method, program, and recording medium for variable frame-rate recording | |
| JPH09507015A (ja) | 時間基準補正を用いるテレビジョンデジタル信号処理装置 | |
| KR100264376B1 (ko) | 디지탈 기록방식의 비디오카메라장치 | |
| US20060280480A1 (en) | Data processing device and data recording method | |
| JP3825677B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 | |
| JP4257478B2 (ja) | 記録再生装置 | |
| KR100693233B1 (ko) | 데이터 기록 재생 장치 | |
| JP4162906B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 | |
| KR100499597B1 (ko) | 기록 재생 장치 | |
| JP3861081B2 (ja) | クロック変換装置 | |
| JP4342424B2 (ja) | 映像信号処理装置 | |
| JP3761400B2 (ja) | 位相同期発振回路 | |
| JP2003319338A (ja) | 信号処理装置、およびこれを用いた記録装置と再生装置 | |
| JP3430156B2 (ja) | サンプリング周波数変換装置、サンプリング周波数変換方法、映像信号処理装置、および映像信号処理方法 | |
| JP4157795B2 (ja) | 映像デジタル記録再生装置 | |
| TWI382760B (zh) | 用以播放及錄影之數位視訊裝置及其方法 | |
| JP2004343516A (ja) | 記録再生処理装置 | |
| JPH11261957A (ja) | 画像処理装置および方法、並びに記録媒体 | |
| JP2530655Y2 (ja) | 走査線変換回路 | |
| JP3308143B2 (ja) | クロックレート変換回路 | |
| JPH0560308B2 (ja) | ||
| JPH11284896A (ja) | 撮像装置および画像記録再生装置 | |
| JP2004096248A (ja) | ハードディスクレコーダ用集積回路、ハードディスクレコーダ、ハードディスクレコーダ内蔵電気機器、ハードディスクレコーダ内蔵テレビジョン装置、ハードディスクレコーダ内蔵ビデオレコーダ、及びハードディスクレコーダ内蔵ｄｖｄプレーヤ | |
| JP2003244697A (ja) | 情報処理装置および方法、記録媒体、並びプログラム | |
| JPH01166689A (ja) | ビデオディスクプレーヤの信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |