KR100499597B1 - 기록 재생 장치 - Google Patents

기록 재생 장치 Download PDF

Info

Publication number
KR100499597B1
KR100499597B1 KR10-2002-7016737A KR20027016737A KR100499597B1 KR 100499597 B1 KR100499597 B1 KR 100499597B1 KR 20027016737 A KR20027016737 A KR 20027016737A KR 100499597 B1 KR100499597 B1 KR 100499597B1
Authority
KR
South Korea
Prior art keywords
recording
memory
data
read
frame
Prior art date
Application number
KR10-2002-7016737A
Other languages
English (en)
Other versions
KR20030010675A (ko
Inventor
슈지 사이또
에이이찌 다까꾸라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030010675A publication Critical patent/KR20030010675A/ko
Application granted granted Critical
Publication of KR100499597B1 publication Critical patent/KR100499597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

영상 데이터를 기록·재생하는 기록 재생 장치에서, 셔플링 메모리(6)와, 영상 데이터에 동기한 기입 기준 클럭 및 동기 신호에 따라 상기 셔플링 메모리에 영상 데이터를 기입하는 기입 수단과, 상기 기입 클럭과는 비동기인 안정화된 판독 기준 클럭 및 동기 신호에 따라 상기 셔플링 메모리로부터 영상 데이터를 판독하는 판독 수단을 포함하는 것을 특징으로 한다.

Description

기록 재생 장치{RECORDER/PLAYER APPARATUS}
본 발명은 기록 재생 장치에 관한 것으로, 특히, 영상 디지털 신호를 기록·재생하는 기록 재생 장치에 관한 것이다.
최근, 디지털 신호 처리 기술의 발전에 따라, 영상 신호 등을 고능률 부호화한 디지털 데이터를 기록 재생하는 장치, 예를 들면, 디지털 비디오 카세트 테이프 레코더(이하, DVC라고 함)가 보급되어 있다.
그래서, 먼저 본 출원인은, 기록 재생 장치에서 콤포지트 신호 등의 외부 입력 영상 신호를 기록 재생하는 방법을 제안하고 있다.
도 8은 앞에 제안된 기록 재생 장치의 실시예를 도시한다.
도 8에서, 참조 부호 1은 I/O 블록(입출력 처리부), 참조 부호 2는 VSP(Video Signal Processing) 블록(압축 신장 처리부), 참조 부호 3은 DRP(Data Recording Playback) 블록(기록 재생 처리부), 참조 부호 4는 제어 블록, 참조 부호 5는 입력 영상 신호 처리 회로, 참조 부호 6은 셔플링 메모리, 참조 부호 7은 직교 변환(데이터 압축 부호화) 회로, 참조 부호 8은 프레임화 회로, 참조 부호 9는 PTG 메모리, 참조 부호 10은 인코더, 참조 부호 11은 디코더, 참조 부호 12는 ECC 메모리, 참조 부호 13은 디프레임화 회로, 참조 부호 14는 역직교 변환(데이터 신장 복호화) 회로, 참조 부호 15는 출력 영상 신호 처리 회로, 참조 부호 16은 동기 분리 회로, 참조 부호 17은 수직 및 수평 동기 분리 회로, 참조 부호 18은 I/O PLL 회로, 참조 부호 19는 멀티플렉서, 참조 부호 20은 I/O 컨트롤 신호 발생 회로, 참조 부호 21은 13.5㎒ 클럭 발진 회로, 참조 부호 22는 4/1 PLL 회로, 참조 부호 23은 분주기, 참조 부호 24는 프레임 펄스 생성 카운터, 참조 부호 25는 VSP 컨트롤 신호 발생 회로, 참조 부호 26은 DRP PLL 회로, 참조 부호 27은 DRP 컨트롤 신호 발생 회로, 참조 부호 28은 외부 입력 제어 회로, 참조 부호 29는 위상 비교기, 참조 부호 30은 데이터 마스크 회로이다.
이러한 기록 재생 장치는, 전체적으로, 영상 신호의 입출력 처리를 행하는 입출력부인 I/O 블록(1)과, 영상 데이터에 대하여 소정의 신호 처리를 행하는 VSP 블록(2)과, 영상 데이터의 기록 재생 처리 등을 행하는 DRP 블록(3)과, 각 블록(1∼3)에 필요한 클럭을 형성함과 함께, 장치 전체의 제어를 행하는 제어 블록(4)으로 구성되어 있다.
종래, 기록 재생 장치의 재생 시에 있어서는, 프레임 펄스의 주파수가 어떠한 요인으로 변동되는 경우가 있다. 그와 같은 경우에는, 크리스탈 발진 등의 정밀도가 높은 발진 회로를 이용함으로써, 안정된 내부 클럭을 공급하고, 또한 그 내부 클럭으로 카운트하여 작성된 안정된 주파수의 프레임 펄스를 이용함으로써, 안정된 재생을 실현하고 있다. 하지만, 최근 보급되고 있는, IEEE1394 규격에 준거한 디지털 인터페이스(이하 1394 I/F라고 함)를 이용한 데이터 통신에서의 수신 시에 있어서는, 송신측 기기로부터의 프레임 펄스에 동기하여 송신되어 오는 데이터를 처리하기 위해, 수신측이 되는 기록 재생 장치 내부의 프레임 펄스를 송신측 기기의 프레임 펄스에 동기시킬 필요가 있는데, 그 경우, 수신 개시 직후의 송신측 프레임 펄스와 내부 프레임 펄스 사이의 위상차나, 송신측 기기의 소스가 아날로그이며 게다가 특수 재생을 행한 경우 등의 프레임 펄스의 지터에 의해, 내부 프레임 펄스의 주파수가 변동될 것으로 예측된다. 1프레임 내의 클럭수는 항상 일정해지도록 PLL 회로를 이용하고 있기 때문에, 프레임 펄스의 주파수가 변동된 경우, 시스템 클럭의 펄스 폭에 지터가 발생하여, 모니터 출력 영상에 떨림 등의 왜곡이 생기는데, 앞에 제안된 기록 재생 장치에는 이 점에 대해서는 특별히 고려되어 있지 않다.
또한, 이 밖에도, 노이즈 등에 의한 영향이나 회로의 동기 어긋남 등에 의해, 프레임 펄스의 프레임 길이가 변동되는 것도 생각할 수 있으며, 1프레임 내의 클럭수가 변화된 경우, 영상 데이터와의 동기가 어긋나서 출력 영상 데이터에 왜곡이 생기는데, 앞에 제안된 기록 재생 장치는 이 점에 대해서도 특별히 고려되어 있지 않다.
본 발명의 목적은, 프레임 펄스의 동기가 어긋난 경우라도, 정상적인 영상 데이터가 출력됨과 함께, 출력되는 영상 데이터의 동기 및 클럭 주파수의 안정이 항상 유지된 기록 재생 장치를 제공하는 것에 있다.
<발명의 개시>
본 발명은, 상기한 과제를 해결하기 위해, 다음과 같은 수단을 채용하였다.
제1 수단은, 영상 데이터를 기록·재생하는 기록 재생 장치에 있어서, 메모리와, 영상 데이터에 동기한 기입 기준 클럭 및 동기 신호에 따라 상기 메모리에 영상 데이터를 기입하는 기입 수단과, 상기 기입 클럭과는 비동기인 안정화된 판독 기준 클럭 및 동기 신호에 따라 상기 메모리로부터 영상 데이터를 판독하는 판독 수단을 포함하는 것을 특징으로 하며, 상기 메모리는, 적어도 영상 데이터의 3프레임분의 용량을 갖고, 상기 메모리의 프레임 페이지를 관리하는 페이지 관리 수단을 포함하며, 상기 페이지 관리 수단에 따라 상기 기입 수단에 의해 기입된 영상 데이터를, 상기 페이지 관리 수단에 의한 동일 프레임의 2번 판독 또는 프레임 드롭에 따라 상기 판독 수단으로 판독하는 것을 특징으로 한다.
삭제
제2 수단은, 제1 수단에 있어서, 상기 페이지 관리 수단은, 영상 데이터의 프레임 펄스의 프레임 길이가 소정 길이의 범위에 있는지의 여부를 검출하는 검출 수단과, 상기 검출 수단에 의해 프레임 길이가 상기 소정 길이의 범위에 없는 것을 검출했을 때는, 상기 메모리의 기입 및 판독 페이지를 유지하도록 제어하는 유지 수단을 포함하는 것을 특징으로 한다.
제3 수단 또는 제4 수단은, 제1 수단 또는 제2 수단에 있어서, 각각 상기 메모리는 기록 시와 재생 시에서 공용되는 것을 특징으로 한다.
제5 수단 또는 제6 수단은, 제1 수단 또는 제2 수단에 있어서, 각각 인터페이스(I/F)를 통해 수신한 압축 스트림을 수신 데이터에 동기한 기준 클럭에 기초하는 클럭으로 기록 처리하는 수단을 포함하는 것을 특징으로 한다.
제7 수단 또는 제8 수단은, 제1 수단 또는 제2 수단에 있어서, 각각 상기 판독 수단에서 이용되는 판독 기준 클럭 및 동기 신호 중 적어도 어느 하나는, 해당 기록 재생 장치의 외부로부터 공급되는 것을 특징으로 한다.
제9 수단 또는 제10 수단은, 영상 편집 시스템으로서, 각각의 복수대의 제1 수단 또는 제2 수단에 기재된 기록 재생 장치와, 상기 복수대의 기록 재생 장치의 각각의 메모리로부터 영상 데이터를 판독하여 편집하는 영상 편집 장치를 포함하고, 상기 메모리로부터의 영상 데이터의 판독측 기준 클럭 및 동기 신호를 공통화하여, 상기 각 기록 재생 장치에서의 출력 영상을 동기화한 것을 특징으로 한다.
도 1은 본 발명의 제1 실시 형태에 따른 기록 재생 장치의 구성을 도시하는 블록도.
도 2는 표준 모드 525/60 방식의 1프레임분의 메모리 구성을 도시하는 도면.
도 3은 기입 주기보다 판독 주기가 짧은 경우의, 영상 데이터의 2프레임분 및 3프레임분의 메모리를 사용한 경우의, 기입 및 판독 처리를 설명하기 위한 도면.
도 4는 기입 주기보다 판독 주기가 긴 경우의, 영상 데이터의 2프레임분 및 3프레임분의 메모리를 사용한 경우의, 기입 및 판독 처리를 설명하기 위한 도면.
도 5는 외부 입력 제어 회로(28)의 상세한 구성을 도시하는 블록도.
도 6은 외부 입력 제어 회로(28)에서의 처리 순서를 도시하는 도면.
도 7은 본 발명의 제2 실시 형태에 따른 영상 편집 시스템의 구성을 도시하는 블록도.
도 8은 종래 기술에 따른 기록 재생 장치의 구성을 도시하는 블록도.
<발명을 실시하기 위한 최량의 형태>
우선, 본 발명의 제1 실시 형태를 도 1 내지 도 6을 이용하여 설명한다.
도 1은 본 실시 형태에 따른 기록 재생 장치의 구성을 도시하는 블록도이다.
도 1에서, 참조 부호 31은 1394 I/F 처리 회로, 참조 부호 32는 멀티플렉서이며, 그 밖의 구성은 도 8에 도시한 동일 부호의 구성에 대응하기 때문에 그에 대한 설명은 생략한다.
여기서, 본 발명에서는 상기 과제를 해결하기 위해, 셔플링 메모리(6)로의 영상 데이터의 기입과 판독을 비동기로 하고 있지만, 그 경우에 전후 프레임의 데이터가 혼재되는 현상이 생기는 문제가 발생하기 때문에, 이 문제를 해결하는 방법에 대하여 먼저 설명한다.
우선, 영상 데이터의 셔플링에 대하여 설명한다. 통상, 영상 데이터를 압축, 기록하는 경우에 직교 변환을 행하지만, 그 때에 정보량의 변동을 작게 하여 압축 효율을 향상시키기 위해, 셔플링 처리(영상 데이터의 재배열 처리)가 행해지고 있다. 또한 반대로 영상 데이터를 재생하는 경우에는, 신장, 역직교 변환 후에 디셔플링 처리(영상 데이터를 원래의 순서로 재배열하는 처리)가 행해지고 있다. 이들 셔플링·디셔플링 처리를 통합하여, 이하 셔플링 처리라고 한다.
상기 셔플링 처리를 간단하게 행하기 위해서는, 1프레임분의 영상 데이터를 기억할 수 있는 메모리를 2개 준비하고, 한쪽이 기입을 행하고 있는 동안에 다른쪽은 1프레임 전의 데이터를 기입 시와는 다른 순서로 판독하는 방법(뱅크 방식)이 이용된다. 그러나, 종래는 메모리의 비용이 높고, 상기 뱅크 방식에서 필요로 되는 2프레임분의 메모리는, 용량이 너무 커서 비용 퍼포먼스가 악화되기 때문에, 그것을 해결하는 수단으로서, 1프레임분의 메모리를 사용하여 셔플링 처리를 행하는 방법이 이용되고 있었다.
다음으로, 1프레임분의 메모리로 셔플링 처리를 행하는 방법을 도 2를 이용하여 설명한다.
도 2는, 표준 모드 525/60 방식의 1프레임분의 메모리 구성을 도시한 도면으로, 도 2에서, 참조 부호 51은 Y 신호 DCT 블록, 참조 부호 52는 Cr 신호 DCT 블록, 참조 부호 53은 Cb 신호 DCT 블록, 참조 부호 54는 매크로 블록, 참조 부호 55는 수퍼 블록이다.
우선 메모리로의 기입은, DCT 블록이라고 하는 수평 방향 샘플링수 8, 수직 방향 샘플링수 8의 블록을 최소 단위로 하여 행해진다. 이 DCT 블록은, Y 신호 DCT 블록(51)이 4개, Cr 신호 DCT 블록(52)이 1개, Cb 신호 DCT 블록(53)이 1개로 합계 6개의 매크로 블록(54) 단위로 통합되며, 또한 매크로 블록(54)이 27개로 수퍼 블록(55)에 통합되어 있다. 최초로 기입되는 것은, 도 2에서의 사선으로 표시한 수퍼 블록(55)이며, Y0으로부터 Y3까지의 Y 신호 DCT 블록(51), Cr 신호 DCT 블록(52), Cb 신호 DCT 블록(53)의 순으로 매크로 블록(54) 단위로 기입되며, 각 5개의 수퍼 블록(55) 중의 0부터 26까지의 매크로 블록(54)이 기입되면, 순차적으로 하단의 수퍼 블록(55)으로 이동하여 기입이 행해진다.
다음으로, 판독은, 첫번째 필드의 데이터가 가로 방향으로 1라인 걸러 240라인, 계속해서 두번째 필드의 데이터가 마찬가지로 240라인 판독된다. 다음 프레임의 데이터는, 판독이 종료된 수퍼 블록(55)에 기입을 행하고, 이후 순차적으로 판독이 종료된 블록에 기입을 행함으로써, 1프레임분의 메모리로 셔플링 처리를 실현하고 있다.
여기서, 상기 1프레임분의 메모리로 행하는 셔플링 처리 방법에서의 전후 프레임 데이터의 혼재 현상에 대하여 설명한다.
기입 주기보다 판독 주기가 짧은 경우에는, 점차적으로 기입이 제시간에 이루어지지 않기 때문에, 아직 기입이 종료되지 않은 수퍼 블록(55)의 판독이 행해지게 되어, 이전 프레임의 데이터와 혼재된 데이터의 판독이 행해진다. 기입 주기보다 판독 주기가 긴 경우에는, 점차적으로 판독이 제시간에 이루어지지 않기 때문에, 아직 판독이 종료되지 않은 수퍼 블록(55)에 다음 프레임의 기입이 행해지게 되어, 다음 프레임의 데이터와 혼재된 데이터의 판독이 행해진다.
이와 같이, 1프레임분의 메모리로 셔플링 처리를 행한 경우, 기입 주기와 판독 주기가 다르면 전후 프레임의 데이터가 혼재되는 현상이 발생한다. 게다가 기입/판독의 어드레스 순회 규칙이 파탄되기 때문에, 어드레스 순회를 리세트하지 않으면 복귀시킬 수 없을 가능성도 있어, 사용이 어려워진다.
그러나, 최근에는 메모리의 대용량화 및 양산 효과에 의한 저가격화에 의해, 외장 메모리를 이용하는 경우, 1프레임분의 전용 메모리보다 범용 메모리를 이용하는 쪽이 비용적으로 유리하게 되어 있다. 16Mbit의 DRAM을 이용한 경우, 1프레임분의 데이터량이 가장 많은 표준 모드 625/50 방식(4.75Mbit)에서도 3프레임분을 확보할 수 있고, 그 결과, 상기 뱅크 방식을 이용할 수 있다. 이하에 2프레임분의 메모리를 사용한 뱅크 방식을 이용한 경우와, 3프레임분의 메모리를 사용하여 셔플링 처리를 행한 경우의, 기입 주기와 판독 주기가 다를 때의 비교를 행한다.
우선, 기입 주기보다 판독 주기가 짧은 경우에 대하여, 도 3을 이용하여 설명한다.
도 3의 (a)는 2프레임분, 도 3(b)은 3프레임분의 메모리를 사용한 경우이다. 도 3에서의 X는, 셔플링하면서 판독을 개시하는 데 충분한 데이터가 기입 종료되어 있는(표준 모드 525/60 방식에서 수퍼 블록 9단) 위치로, 판독은 이 X의 위치를 초과한 데이터에 대하여 행하는 것으로 한다. 또한, 도 3에서의 Y는, 판독 종료 위치로, 이보다 이전에 기입이 개시된 경우에는 데이터가 혼재된다. 또한, 메모리의 1프레임째를 A, 2프레임째를 B, 3프레임째를 C로 한다.
도 3의 (a)에서, A1의 기입 종료 위치 X보다 A1의 판독이 먼저 행해지기 때문에, B0을 2번 판독하지만, B0의 판독 종료 위치 Y보다 이전에 B1의 기입이 개시되기 때문에, B0과 B1의 데이터가 혼재되어 판독된다. 다음으로 A1의 판독이 행해지지만, A1의 판독 종료 위치 Y보다 이전에 A2의 기입이 개시되기 때문에, A1과 A2의 데이터가 혼재되어 판독된다. 계속해서 마찬가지로 B1의 판독에서는 B1과 B2의 데이터가, A2의 판독에서는 A2와 A3의 데이터가 혼재되어 판독된다. 그 다음 B2의 판독에서, 판독 종료 위치 Y까지 다음 B3의 기입이 개시되지 않기 때문에, 데이터의 혼재가 없는 정상적인 판독으로 복귀된다.
도 3의 (b)에서, C0의 기입 종료 위치 X보다 C0의 판독이 먼저 행해지기 때문에, B0을 2번 판독하지만, C0의 기입 종료 후에는 A1의 기입으로 되기 때문에, 2번째의 B0의 판독은 데이터의 혼재가 없는 정상적인 판독으로 되며, 이후에도 데이터가 혼재되지 않는다.
따라서, 2프레임분의 메모리를 사용하여 셔플링 처리를 행한 경우에는, 판독과 기입이 겹쳐 있는 기간은 프레임의 데이터가 혼재되어 판독된다. 판독 주기와 기입 주기의 위상차에 의해, 데이터가 혼재되는 경우와 정상적인 경우가 주기적으로 나타난다. 또한, 이 때의 혼재되는 데이터에는 2프레임의 시간차가 있다. 3프레임분의 메모리를 사용하여 셔플링 처리를 행한 경우에는 2번 판독을 행함으로써, 데이터의 혼재가 없어진다.
다음으로, 기입 주기보다 판독 주기가 긴 경우에 대하여, 도 4를 이용하여 설명한다.
도 4의 (a)는 2프레임분, 도 4의 (b)는 3프레임분의 메모리를 사용한 경우이다. 도 4에서의 X는, 도 3과 마찬가지로 셔플링하면서 판독을 개시하는데 충분한 데이터가 기입 종료되어 있는(표준 모드 525/60 방식에서 수퍼 블록 9단) 위치이다. 판독은 이 X의 위치를 초과한 데이터에 대하여 행하는 것으로 한다. 또한, 도 4에서의 Y도 마찬가지로 판독 종료 위치이고, 이보다 이전에 기입이 개시된 경우에는 데이터가 혼재된다. 또한, 메모리의 1프레임째를 A, 2프레임째를 B, 3프레임째를 C로 한다.
도 4의 (a)에서, B0의 판독 종료 위치 Y보다 이전에 B1의 기입이 개시되기 때문에, B0과 B1의 데이터가 혼재되어 판독된다. 다음으로 A1의 판독이 행해지지만, 판독 종료 위치 Y보다 이전에 A2의 기입이 개시되기 때문에, A1과 A2의 데이터가 혼재되어 판독된다. 계속해서 마찬가지로 B1의 판독에서는 B1과 B2의 데이터가, A2의 판독에서는 A2와 A3의 데이터가 혼재되어 판독된다. 그 다음 판독은, A3의 기입 종료 위치 X를 초과하고 있기 때문에, B2의 판독을 행하지 않고 드롭하여, A3의 판독을 행함으로써, 데이터가 혼재되지 않는 정상적인 판독으로 복귀된다.
도 4의 (b)에서, B1의 판독의 다음 판독은, A2의 기입이 종료 위치 X를 초과하고 있기 때문에, C1의 판독을 행하지 않고 드롭하여, A2의 판독을 행함으로써, 데이터가 혼재되지 않는 정상적인 판독으로 된다.
따라서, 2프레임분의 메모리를 사용하여 셔플링 처리를 행한 경우에는, 판독과 기입이 겹쳐 있는 기간은 프레임의 데이터가 혼재되어 판독된다. 판독 주기와 기입 주기의 위상차에 의해, 데이터가 혼재되는 경우와 정상적인 경우가 주기적으로 나타난다. 또한, 이 때의 혼재된 데이터에는 2프레임의 시간차가 있다. 3프레임분의 메모리를 사용하여 셔플링 처리를 행한 경우에는 드롭을 행함으로써, 데이터가 혼재되지 않는다.
이상과 같이, 셔플링 메모리로의 기입과 판독이 비동기인 경우, 3프레임분의 메모리를 사용함으로써, 데이터가 혼재되지 않게 셔플링 처리를 행할 수 있다.
또한, 상술한 본 출원인의 제안 기술에서도, 콤포지트 신호 등의 외부 입력 영상 신호를 기록할 때, 셔플링 메모리로의 영상 데이터의 기입과 판독을 비동기로 하고 있기 때문에, 상기와 마찬가지의 이유로 3프레임분의 메모리를 사용하고 있으므로, 기록/재생에서 3프레임분의 메모리를 겸용할 수 있다.
다음으로, 3프레임분의 셔플링 메모리(6)를 사용한, 본 실시 형태에 따른 기록 재생 장치의 기록 재생에 대하여 도 1을 이용하여 설명한다.
우선, 이 기록 재생 장치에서의, 예를 들면, 콤포지트 신호의 기록 동작에 대하여 설명한다.
우선, 제어 블록(4)에 있어서, 입력된 콤포지트 신호로부터 동기 분리 회로(16)에 의해 동기 신호가 추출되어, 수직 및 수평 동기 분리 회로(17)에 공급된다. 수직 및 수평 동기 분리 회로(17)에서는, 동기 신호를 수직 동기 신호 및 수평 동기 신호로 분리하고, I/O PLL 회로(18)에서 수평 동기 신호를 기준으로 하여, 국제 무선 통신 자문 위원회(ITU-R)에서 권고하는 13.5㎒의 클럭이 형성되어, 멀티플렉서(19)를 통해 I/O 컨트롤 신호 발생 회로(20)에 공급된다. I/O 컨트롤 신호 발생 회로(20)에서는, I/O 컨트롤 신호가 형성되며, 13.5㎒의 클럭과 함께 I/O 블록(1)에 공급된다.
수직 동기 신호는, 외부 입력 제어 회로(28)에서 영상 신호의 프레임 길이가 표준인 경우에, 외부 입력 동기 신호로서 프레임 펄스 생성의 기준으로 되며, 영상 신호의 프레임 길이가 비표준 주파수인 경우에는, 자주(自走) 카운터에 의한 내부 자주 동기 신호가 프레임 펄스 생성의 기준으로 되며, 멀티플렉서(32)를 통해 위상 비교기(29)에 공급된다.
또한 13.5㎒ 클럭 발진 회로(21)에서는 13.5㎒의 클럭이 형성되어, 4/1 PLL 회로(22)와 DRP PLL 회로(26)에 공급된다. 4/1 PLL 회로(22)에서는 13.5㎒의 클럭이 4배로 되어 54㎒의 클럭이 형성되며, 분주기(23)에 공급된다. 분주기(23)에서는 54㎒의 클럭이 1/3 분주되어 18㎒의 클럭이 형성되며, FP 카운터(24)와 VSP 컨트롤 신호 발생 회로(25)에 공급된다. FP 카운터(24)에서는 18㎒의 클럭으로 카운트된 프레임 펄스가 생성되며, VSP 컨트롤 신호 발생 회로(25)와 위상 비교기(29)와 외부 입력 제어 회로(28)에 공급된다. 위상 비교기(29)에서는 FP 카운터(24)로부터의 프레임 펄스와, 멀티플렉서(32)를 통해 입력되는 외부 입력 제어 회로(28)로부터의 기준 프레임 펄스가 비교되고, 그 결과가 13.5㎒ 클럭 발진 회로(21)에 공급되어 위상이 일치하는 방향으로 제어된다. VSP 컨트롤 신호 발생 회로(25)에서는, 분주기(23)로부터의 18㎒의 클럭과, FP 카운터(24)로부터의 프레임 펄스에 기초하여 형성되는 VSP 컨트롤 신호가, 18㎒의 클럭과 함께 VSP 블록(2)에 공급된다. 또한 외부 입력 제어 회로(28)에서, 셔플링 메모리(6)의 페이지 관리 신호와 마스크 신호가 형성되어, VSP 블록(2)에 공급된다.
또한 DRP PLL 회로(26)에서는, 13.5㎒ 클럭 발진 회로(21)로부터의 13.5㎒의 클럭이 31/10배되어 41.85㎒의 클럭이 형성되어, DRP 컨트롤 신호 발생 회로(27)에 공급된다. DRP 컨트롤 신호 발생 회로(27)에서는, 41.85㎒의 클럭에 기초하여 DRP 컨트롤 신호가 형성되며, 41.85㎒의 클럭과 함께 DRP 블록(3)에 공급된다.
다음으로, I/O 블록(1)에서는, 입력된 콤포지트 신호는 입력 영상 신호 처리 회로(5)에서 샘플링됨과 함께 디지털화되며, 또한 휘도 데이터 Y 및 크로미넌스(chrominance) 데이터 C가 형성되고, 제어 블록(4)으로부터 공급되는 13.5㎒의 클럭에 의해, 외부 입력 제어 회로(28)로부터의 페이지 관리에 따라 셔플링 메모리(6)에 기입된다.
VSP 블록(2)에서는, 제어 블록(4)으로부터 공급되는 18㎒의 클럭으로, 외부 입력 제어 회로(28)로부터의 페이지 관리에 따라, 셔플링 메모리(6)로부터 영상 데이터를 판독하고, 데이터 마스크 회로(30)에서 외부 입력 제어 회로(28)로부터의 마스크 신호에 따라 마스크 처리를 실시하며, 직교 변환 회로(7)에서 데이터 압축하고, 프레임화 회로(8)에서 1화상분의 영상 데이터를 형성하여, PTG 메모리(9)에 기입함과 함께 패리티가 부가된다.
DRP 블록(3)에서는, 제어 블록(4)으로부터 공급되는 41.85㎒의 클럭으로, PTG 메모리(9)로부터 영상 데이터를 판독하고, 인코더(10)에서 소정의 부호화 처리를 실시하여, 기록 헤드(도시 생략)로 출력한다.
다음으로, 이 기록 재생 장치의 재생 동작에 대하여 설명한다.
우선 제어 블록(4)에서는, 13.5㎒ 클럭 발진 회로(21)에서 형성된 13.5㎒의 클럭이, DRP PLL 회로(26)에서 31/10배되어 41.85㎒의 클럭이 형성되어, DRP 컨트롤 신호 발생 회로(27)에 공급된다. DRP 컨트롤 신호 발생 회로(27)에서는, 41.85㎒의 클럭에 기초하여 DRP 컨트롤 신호를 형성하고, 41.85㎒의 클럭과 함께 DRP 블록(3)에 공급된다. 또한 DRP 컨트롤 신호 발생 회로(27)에서는 재생 헤드(도시 생략)로부터 디코더(11)를 통해 공급되는 테이프에 기록된 파일럿 신호에 기초하여 캡스턴 속도가 제어된다. 즉, 재생 헤드에 의해 기록 트랙을 정확하게 트레이스할 수 있고, 따라서, 영상 데이터를 정확하게 재생할 수 있다.
또한, 13.5㎒ 클럭 발진 회로(21)에서 형성된 13.5㎒의 클럭이 4/1 PLL 회로(22)에 공급되고, 여기서 4배로 되어 54㎒의 클럭이 형성되어 분주기(23)에 공급된다. 분주기(23)에서는 54㎒의 클럭이 1/3 분주되어 18㎒의 클럭이 형성되어, FP 카운터(24)와 VSP 컨트롤 신호 발생 회로(25)에 공급된다. FP 카운터(24)에서는 18㎒의 클럭으로 카운트된 프레임 펄스가 생성되어, VSP 컨트롤 신호 발생 회로(25)에 공급된다. VSP 컨트롤 신호 발생 회로(25)에서는, 분주기(23)로부터의 18㎒의 클럭과, FP 카운터(24)로부터의 프레임 펄스에 기초하여 형성되는 VSP 컨트롤 신호가, 18㎒의 클럭과 함께 VSP 블록(2)에 공급된다.
또한 분주기(23)에서는 54㎒의 클럭이 1/4 분주되어 13.5㎒의 클럭이 형성되며, 멀티플렉서(19)를 통해 I/O 컨트롤 신호 발생 회로(20)에 공급된다. I/O 컨트롤 신호 발생 회로(20)에서는 I/O 컨트롤 신호가 형성되어, 13.5㎒의 클럭과 함께 I/O 블록(1)에 공급된다.
DRP 블록(3)에서는, 재생 헤드(도시 생략)에 의해 재생된 영상 데이터가 디코더(11)에 공급되어, 소정의 복호화 처리가 실시되며, 제어 블록(4)으로부터 공급되는 41.85㎒의 클럭으로 ECC 메모리(12)에 기입됨과 함께, 오류 정정된다.
VSP 블록(2)에서는, 제어 블록(4)으로부터 공급되는 18㎒의 클럭에 의해 ECC 메모리(12)로부터 영상 데이터가 판독되고, 디프레임화 회로(13)를 통해 역직교 변환 회로(14)에 공급되어, VSP 컨트롤 신호에 기초하여 역직교 변환 처리되고, 18㎒의 클럭에 의해, 1화상분의 영상 데이터를 형성하도록 셔플링 메모리(6)에 기입된다.
I/O 블록(1)에서는, 제어 블록(4)으로부터 공급되는 13.5㎒의 클럭에 의해 셔플링 메모리(6)로부터 영상 데이터가 판독되고, 출력 영상 신호 처리 회로(15)에서, I/O 컨트롤 신호에 기초하여, 콤포지트 데이터가 형성됨과 함께, 아날로그화되어 외부로 출력된다.
다음으로, 이러한 기록 재생 장치에서, 1394 I/F를 이용한 데이터 통신으로 수신한 영상 데이터를, 외부로부터 입력되는 표준 주파수의 콤포지트 신호에 따라 모니터 출력을 행하는 경우에 대해 설명한다.
우선, 위상 비교기(29)에서는 1394 I/F 처리 회로(31)를 통해 공급되는 1394 I/F 송신측 프레임 펄스가 멀티플렉서(32)를 통해 공급되며, FP 카운터(24)로부터의 프레임 펄스와 비교하여, 그 결과가 13.5㎒ 클럭 발진 회로(21)에 공급되어 위상이 일치하는 방향으로 제어된다.
또한 Video-In으로부터 입력된 콤포지트 신호는, 동기 분리 회로(16)에서 동기 신호가 추출되어, 수직 및 수평 동기 분리 회로(17)에 공급된다. 수직 및 수평 동기 분리 회로(17)에서 동기 신호를 수직 동기 신호 및 수평 동기 신호로 분리하고, I/O PLL 회로(18)에서 수평 동기 신호를 기준으로 하여, 국제 무선 통신 자문 위원회(ITU-R)에서 권고하는 13.5㎒의 클럭이 형성되어, 멀티플렉서(19)를 통해 I/O 컨트롤 신호 발생 회로(20)에 공급된다. I/O 컨트롤 신호 발생 회로(20)에서는, I/O 컨트롤 신호가 형성되어 13.5㎒의 클럭과 함께 I/O 블록(1)에 공급된다.
VSP 블록(2)에서는, 입력된 1394 I/F 수신 데이터를 제어 블록(4)으로부터 공급되는 18㎒의 클럭에 의해 1394 I/F 처리 회로(31)에서 처리하여, 일단 ECC 메모리(12)에 기입한 후, VSP 컨트롤 신호에 따라 영상 데이터를 판독하여, 디프레임화 회로(13)를 통해 역직교 변환 회로(14)에서 역직교 변환 처리된 후, 18㎒의 클럭에 의해, 외부 입력 제어 회로(28)로부터의 페이지 관리에 따라, 1화상분의 영상 데이터가 형성되도록 셔플링 메모리(6)에 기입된다.
I/O 블록(1)에서는, 수직 및 수평 동기 분리 회로(17)로부터 공급되는 수직 동기 신호를 기준으로, 제어 블록(4)으로부터 공급되는 13.5㎒의 클럭으로, 외부 입력 제어 회로(28)로부터의 페이지 관리에 따라, 셔플링 메모리(6)로부터 영상 데이터가 판독되며, 출력 영상 신호 처리 회로(15)에서, I/O 컨트롤 신호에 기초하여 콤포지트 데이터가 형성됨과 함께, 아날로그화되어 외부로 출력된다.
이 때, 셔플링 메모리로의 기입 기준 클럭인 18㎒ 클럭과, 판독 기준 클럭인 13.5㎒는 비동기이기 때문에, 상기한 바와 같이 기입 주기와 판독 주기의 어긋남에 의해, 판독 프레임에서 동일 프레임의 2번 판독이나 드롭 프레임이 발생한다. 그러나, 1394 I/F 수신 데이터를 모니터 출력하면서, 테이프로의 기록을 행하는 경우에 있어서는, 모니터 출력측에서 동일 프레임의 2번 판독이나 드롭 프레임이 발생해도, DRP 블록(3)에 공급되는 41.85㎒ 클럭은, 프레임 펄스를 작성하는 18㎒ 클럭의 기초가 된, 13.5㎒ 클럭 발진 회로(21)로부터의 13.5㎒ 클럭에 동기되어 있기 때문에, 위상이 어긋나지 않고, 동일 프레임의 2번 판독이나 드롭 프레임이 없는 정상적인 테이프 기록을 행할 수 있다.
또한, 도 1에서는 일례로서, 표준 주파수의 외부 입력 콤포지트 신호로부터의 수평 동기 신호에 동기된 13.5㎒ 클럭을, 셔플링 메모리(6)로부터의 판독 기준 클럭으로서 이용하였지만, 그 외에도 13.5㎒의 크리스탈 발진을 이용하는 방법이나, 외부 입력 콤포지트 신호의 버스트 동기를 이용하여 13.5㎒ 클럭을 생성하는 방법 등으로도, 안정된 모니터 영상 출력을 행하는 데에 있어서 충분하며, 정밀도가 안정된 13.5㎒ 클럭을 얻을 수 있다.
여기서, 외부 입력 제어 회로(28)에 대하여 도 5 및 도 6을 이용하여 설명한다.
도 5는 외부 입력 제어 회로(28)의 상세한 구성을 도시하는 블록도이다.
도 5에서, 참조 부호 41은 프레임 길이 판정 회로, 참조 부호 42는 참조 페이지 생성 회로, 참조 부호 43은 멀티플렉서이다.
도 6은 외부 입력 제어 회로(28)에서의 처리 순서를 도시하는 도면이다.
프레임 펄스가 노이즈 등이나 회로 동기 어긋남 등에 의해, 프레임 길이가 변동된 경우에는, 이하와 같이 하여 셔플링 메모리(6)의 페이지 관리를 행한다. 또한, 1394 I/F 통신에서의 수신 시 등의 프레임 펄스의 지터는, PLL 회로에 의해 클럭수는 일정하게 유지되기 때문에, 프레임 길이가 변동되지 않는다.
프레임 길이 판정 회로(41)에서는, 입력된 프레임 펄스의 상승으로부터 프레임의 스타트를 검출하여, 전회의 프레임 길이를 판정한다. 프레임 길이가 소정 길이보다 길거나, 또는 소정 길이보다 짧은 경우에는 에러 플래그를 설정한다. 이 에러 플래그에 기초하여, 참조 페이지 생성 회로(42)에서 셔플링 메모리(6)의 페이지 관리를 행한다. 우선 프레임 스타트 시에 페이지를 확정하고, 그 다음은 전회의 프레임 길이 판정이 에러가 아닐 때만, 참조 페이지를 갱신한다. 에러인 경우에는 참조 페이지는 갱신되지 않고, 유지된다. 이 참조 페이지는, 멀티플렉서(43)에 의해, 기록측 참조 페이지로 전환되어 출력된다. 이 참조 페이지를 기초로 기입 페이지는 프레임 펄스의 선두에서, 참조 페이지에 1을 더하여 세트하고, 판독 페이지는 외부 입력 동기의 선두에서, 참조 페이지의 값을 그대로 세트한다.
이와 같이, 참조 페이지는 프레임 펄스에 동기하여 갱신되며, 기입은 프레임 펄스에 동기된 18㎒ 클럭에 의해 기입되지만, 판독은 18㎒와는 비동기인 13.5㎒ 클럭에 의해 판독되기 때문에, 프레임 펄스의 주파수가 변동된 경우에도, 안정된 13.5㎒ 클럭에 의해 떨림이 없는 영상 데이터를 모니터 출력할 수 있다.
또한, 프레임 길이에 이상이 있었던 경우, 프레임 길이가 정상적으로 되돌아갈 때까지, 즉, 셔플링 메모리(6)에 1프레임분의 영상 데이터를 정상적으로 기입할 수 있을 때까지, 기입/판독 페이지가 유지되기 때문에, 정상적인 영상 데이터만을 출력할 수 있다.
다음으로, 본 발명의 제2 실시 형태를 도 7을 이용하여 설명한다.
도 7은, 제1 실시 형태에 따른 기록 재생 장치를 복수대 이용하여 각 기록 재생 장치로부터 영상 신호를 판독하여 편집하는 영상 편집 시스템의 구성을 도시하는 블록도이다.
도 7에서, 참조 부호 61은 영상 편집 장치, 참조 부호 62, 63, 64는 각각 본 실시 형태에 따른 기록 재생 장치 A, 기록 재생 장치 B, 기록 재생 장치 C이다.
우선, 영상 편집 장치(61)로부터 동기 신호로서 표준 주파수의 콤포지트 신호가 출력되어, 기록 재생 장치 A(62), 기록 재생 장치 B(63), 기록 재생 장치 C(64)에 입력된다. 각 기록 재생 장치 A(62), B(63), C(64)에서 재생 조작을 행하면, 영상 편집 장치(61)로부터 입력된 콤포지트 신호의 수직·수평 동기 신호에 동기한 재생 영상 데이터가, 각각으로부터 콤포지트 신호로서 출력되어, 영상 편집 장치(61)에 입력된다. 이 때, 각 기록 재생 장치 A(62), B(63), C(64)로부터의 재생 영상 데이터 출력은 동기가 일치되어 있기 때문에, 각종 영상 편집 작업을 비교적 용이하게 행할 수 있다. 예를 들면, 기록 재생 장치 A(62)의 영상 데이터와, 기록 재생 장치 B(63)의 영상 데이터를 연결하는 경우, 프레임 단위로의 영상 데이터의 전환 작업에 의해 원활하게 행할 수 있다. 또한, 예를 들면, 기록 재생 장치 B(63)의 영상 데이터와, 기록 재생 장치 C(64)의 영상 데이터를 합성하는 경우에도, 동기를 일치시킬 필요가 없기 때문에, 신속한 영상 합성 작업을 행할 수 있다.
또한, 본 영상 편집 시스템에서는, 기록 재생 장치 3대를 이용하는 경우에 대하여 설명하였지만, 최저 2대 이상의 복수대를 이용할 수 있다.
상기와 같이, 본 실시 형태의 발명에 따르면, 재생 시에 프레임 펄스의 주파수가 변동되어도, 외부로부터 입력되는 안정된 동기 신호 및 클럭에 따라, 왜곡이 없는 영상을 모니터 출력할 수 있다.
또한, 3프레임분의 셔플링 메모리를 이용함으로써, 프레임의 데이터의 혼재가 없고, 또한 프레임 페이지를 관리함으로써, 프레임 펄스의 프레임 길이에 변동이 있어도 정상적인 영상 데이터를 출력할 수 있다.
또한 1394 I/F와 같은 압축 스트림의 수신 기록 시에 있어서도, 수신 데이터에 동기한 동기 신호 및 기준 클럭을 기록측에서 이용함으로써, 수신 프레임 펄스의 주파수에 변동이 발생해도, 모니터 출력에 관계없이, 정상적인 기록을 행할 수 있다.
또한, 본 실시 형태에 따른 기록 재생 장치를 최저 2대 이상의 복수대를 이용하여, 각각에 동일한 동기 신호를 입력함으로써, 각각의 재생 영상 데이터의 동기를 맞추어 출력할 수 있다.
본 발명의 제1 수단 내지 제4 수단에 따르면, 안정된 판독 기준 클럭을 이용하여 셔플링 메모리로부터 영상 데이터를 판독하기 때문에, 내부 프레임 펄스에 지터가 발생한 경우라도 모니터 출력 영상을 왜곡없이 재생할 수 있고, 또한 3프레임분의 셔플링 메모리를 이용하기 때문에, 프레임의 데이터가 혼재되지 않고 재생할 수 있고, 또한 프레임 펄스가 변동된 경우라도, 프레임 펄스의 변동을 검출하여, 3프레임분의 셔플링 메모리의 프레임 페이지를 관리함으로써, 정상적인 영상 데이터를 출력할 수 있어, 재생 시의 화질을 높일 수 있다.
삭제
본 발명의 제5 및 제6 수단에 따르면, 압축 스트림의 수신 기록 시에, 수신 프레임 펄스 및 수신 프레임 펄스에 동기된 기준 클럭에 기초하는 클럭으로 기록을 행하기 때문에, 수신 프레임 펄스에 지터가 발생한 경우라도, 정상적으로 기록을 행할 수 있음과 함께, 모니터 출력 영상의 화질을 높일 수 있다.
본 발명의 제7 및 제8 수단에 따르면, 외부로부터 입력되는 동기 신호에 동기하여 영상 데이터를 출력할 수 있기 때문에, 본 기록 재생 장치를 복수대 이용하여, 각각에 동일한 동기 신호를 제공할 수 있다.
본 발명의 제9 및 제10 수단에 따르면, 외부로부터 입력되는 동기 신호에 동기하여 영상 데이터를 출력할 수 있기 때문에, 본 기록 재생 장치를 복수대 이용하여, 각각 동일한 동기 신호를 공급함으로써, 각각의 출력 영상 데이터의 동기를 맞출 수 있어, 영상 편집 작업을 간단히 행할 수 있다.

Claims (10)

  1. 영상 데이터를 기록·재생하는 기록 재생 장치에 있어서,
    메모리와,
    영상 데이터에 동기한 기입 기준 클럭 및 동기 신호에 따라 상기 메모리에 영상 데이터를 기입하는 기입 수단과,
    상기 기입 클럭과는 비동기인 안정화된 판독 기준 클럭 및 동기 신호에 따라 상기 메모리로부터 영상 데이터를 판독하는 판독 수단을 포함하며,
    상기 메모리는, 적어도 영상 데이터의 3프레임분의 용량을 갖고, 상기 메모리의 프레임 페이지를 관리하는 페이지 관리 수단을 포함하며, 상기 판독 수단은, 상기 페이지 관리 수단에 따라 상기 기입 수단에 의해 기입된 영상 데이터를, 상기 페이지 관리 수단에 의한 동일 프레임의 2번 판독 또는 프레임 드롭에 따라 판독하는 것을 특징으로 하는 기록 재생 장치.
  2. 제1항에 있어서,
    상기 페이지 관리 수단은, 영상 데이터의 프레임 펄스의 프레임 길이가 소정 길이의 범위에 있는지의 여부를 검출하는 검출 수단과, 상기 검출 수단에 의해 프레임 길이가 상기 소정 길이의 범위에 없는 것을 검출했을 때는, 상기 메모리의 기입 및 판독 페이지를 유지하도록 제어하는 유지 수단을 포함하는 것을 특징으로 하는 기록 재생 장치.
  3. 제1항에 있어서,
    상기 메모리는 기록 시와 재생 시에서 공용되는 것을 특징으로 하는 기록 재생 장치.
  4. 제2항에 있어서,
    상기 메모리는 기록 시와 재생 시에서 공용되는 것을 특징으로 하는 기록 재생 장치.
  5. 제1항에 있어서,
    인터페이스(I/F)를 통해 수신한 압축 스트림을 수신 데이터에 동기한 기준 클럭에 기초하는 클럭으로 기록 처리하는 수단을 포함하는 것을 특징으로 하는 기록 재생 장치.
  6. 제2항에 있어서,
    인터페이스(I/F)를 통해 수신한 압축 스트림을 수신 데이터에 동기한 기준 클럭에 기초하는 클럭으로 기록 처리하는 수단을 포함하는 것을 특징으로 하는 기록 재생 장치.
  7. 제1항에 있어서,
    상기 판독 수단에서 이용되는 판독 기준 클럭 및 동기 신호 중 적어도 어느 한쪽은, 해당 기록 재생 장치의 외부로부터 공급되는 것을 특징으로 하는 기록 재생 장치.
  8. 제2항에 있어서,
    상기 판독 수단에서 이용되는 판독 기준 클럭 및 동기 신호 중 적어도 어느 한쪽은, 해당 기록 재생 장치의 외부로부터 공급되는 것을 특징으로 하는 기록 재생 장치.
  9. 제1항에 기재된 복수대의 기록 재생 장치와, 상기 복수대의 기록 재생 장치의 각각의 메모리로부터 영상 데이터를 판독하여 편집하는 영상 편집 장치를 포함하고, 상기 메모리로부터의 영상 데이터의 판독측 기준 클럭 및 동기 신호를 공통화하여, 상기 각 기록 재생 장치로부터의 출력 영상을 동기화한 것을 특징으로 하는 영상 편집 시스템.
  10. 제2항에 기재된 복수대의 기록 재생 장치와, 상기 복수대의 기록 재생 장치의 각각의 메모리로부터 영상 데이터를 판독하여 편집하는 영상 편집 장치를 포함하고, 상기 메모리로부터의 영상 데이터의 판독측 기준 클럭 및 동기 신호를 공통화하여, 상기 각 기록 재생 장치로부터의 출력 영상을 동기화한 것을 특징으로 하는 영상 편집 시스템.
KR10-2002-7016737A 2000-06-09 2001-03-27 기록 재생 장치 KR100499597B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00174303 2000-06-09
JP2000174303A JP3569205B2 (ja) 2000-06-09 2000-06-09 記録再生装置
PCT/JP2001/002489 WO2001095622A1 (fr) 2000-06-09 2001-03-27 Appareil d'enregistrement/lecture

Publications (2)

Publication Number Publication Date
KR20030010675A KR20030010675A (ko) 2003-02-05
KR100499597B1 true KR100499597B1 (ko) 2005-07-07

Family

ID=18676370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7016737A KR100499597B1 (ko) 2000-06-09 2001-03-27 기록 재생 장치

Country Status (7)

Country Link
US (2) US7295768B2 (ko)
EP (1) EP1292139A4 (ko)
JP (1) JP3569205B2 (ko)
KR (1) KR100499597B1 (ko)
CN (1) CN1226874C (ko)
MY (1) MY137731A (ko)
WO (1) WO2001095622A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718375B2 (ja) * 1999-06-30 2005-11-24 シャープ株式会社 記録再生装置
US20060104367A1 (en) * 2003-01-06 2006-05-18 Koninklijke Philips Electronics N.V. Method and apparatus for improving audio-video signal sync stability in digital recording devices
TW201021821A (en) * 2008-12-10 2010-06-16 Fl Dauern Res Inc Formulations and methods for maintaining normal levels of catecholamines, glucocorticoids, androsteroids and their related hormones
CN103531246B (zh) * 2013-10-31 2016-10-05 西安紫光国芯半导体有限公司 快速以读代写的存储器纠错方法
WO2023010275A1 (zh) * 2021-08-03 2023-02-09 京东方科技集团股份有限公司 图像数据传输装置、方法、电子设备、介质和显示系统

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193383A (ja) * 1986-02-20 1987-08-25 Kokusai Denshin Denwa Co Ltd <Kdd> 動画像信号伝送方式
US5121392A (en) * 1990-02-21 1992-06-09 Alcatel Network Systems, Inc. Synchronous to non-synchronous data line pair interface apparatus
JP2948881B2 (ja) 1990-07-26 1999-09-13 大阪瓦斯株式会社 注入装置
JPH0486381U (ko) * 1990-11-30 1992-07-27
TW223690B (ko) 1991-02-13 1994-05-11 Ampex
JPH0536219A (ja) 1991-07-31 1993-02-12 Matsushita Electric Ind Co Ltd 記録再生装置
KR950007876B1 (ko) 1992-12-12 1995-07-20 엘지전자주식회사 디지탈 브이 씨 알의 영상 데이타 기록 회로
JPH06189194A (ja) * 1992-12-17 1994-07-08 Pioneer Electron Corp 映像合成装置
US5477397A (en) * 1993-02-23 1995-12-19 Matsushita Electric Corporation Of America Digital high definition television receiver with features that facilitate trick-play modes on a digital VCR
DE69426584T2 (de) * 1993-08-06 2001-06-13 Lg Electronics Inc Einrichtung zur Umsetzung der Vollbildfrequenz
GB2281835B (en) * 1993-09-08 1998-04-22 Sony Uk Ltd Method and apparatus for synchronising video signals
US5568165A (en) 1993-10-22 1996-10-22 Auravision Corporation Video processing technique using multi-buffer video memory
DE4422615A1 (de) * 1994-06-28 1996-01-04 Philips Patentverwaltung Bildwiedergabeanordnung
JPH08126014A (ja) 1994-10-26 1996-05-17 Sony Corp 画像信号処理方法及び画像信号処理装置
JP3541484B2 (ja) * 1995-02-13 2004-07-14 ソニー株式会社 再生装置、記録装置
US5579060A (en) 1995-03-15 1996-11-26 Elbex Video, Ltd. Data transmitter for selectively transmitting data to receivers via transmission lines switched on or over in synchronization with an external synchronizing signal
US5926602A (en) * 1995-07-13 1999-07-20 Sanyo Electric Co., Ltd. Time-base corrector circuit capable of adding color burst signal to output signal based on kind of input video signal
JP3570785B2 (ja) 1995-07-18 2004-09-29 株式会社ルネサステクノロジ 動画像伸張再生方法および装置
EP0830782B1 (en) * 1995-12-15 2001-10-17 Koninklijke Philips Electronics N.V. Image recording and reproduction apparatus and interface circuit for use in such an apparatus
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
KR0178756B1 (ko) * 1996-06-29 1999-04-15 김광호 셔플을 위한 최적의 메모리 제어방법 및 그 장치
KR100256443B1 (ko) * 1996-08-16 2000-06-01 윤종용 멀티 미디어 디스플레이 장치
US5933155A (en) * 1996-11-06 1999-08-03 Silicon Graphics, Inc. System and method for buffering multiple frames while controlling latency
JPH10276396A (ja) 1997-03-28 1998-10-13 Sony Corp ディジタルビデオ信号記録再生装置およびその方法
US6061399A (en) * 1997-05-28 2000-05-09 Sarnoff Corporation Method and apparatus for information stream frame synchronization
US6108487A (en) 1997-07-31 2000-08-22 Sony Corporation Shuffle encoded video data recording and reproduction
KR100247978B1 (ko) * 1997-08-08 2000-03-15 윤종용 픽쳐 디코딩 동기화 회로 및 그 방법
US6034731A (en) * 1997-08-13 2000-03-07 Sarnoff Corporation MPEG frame processing method and apparatus
US6571054B1 (en) * 1997-11-10 2003-05-27 Nippon Telegraph And Telephone Corporation Method for creating and utilizing electronic image book and recording medium having recorded therein a program for implementing the method
KR100331564B1 (ko) * 1999-03-23 2002-04-06 윤종용 영상 신호의 흔들림 보정 장치 및 방법
US6330286B1 (en) * 1999-06-09 2001-12-11 Sarnoff Corporation Flow control, latency control, and bitrate conversions in a timing correction and frame synchronization apparatus
JP3718375B2 (ja) 1999-06-30 2005-11-24 シャープ株式会社 記録再生装置
DE60103511T2 (de) * 2000-03-17 2005-06-30 Thomson Licensing S.A., Boulogne Verfahren und vorrichtung zur gleichzeitigen aufnahme und wiedergabe von zwei verschiedenen videoprogrammen

Also Published As

Publication number Publication date
CN1429453A (zh) 2003-07-09
CN1226874C (zh) 2005-11-09
KR20030010675A (ko) 2003-02-05
EP1292139A4 (en) 2004-11-10
MY137731A (en) 2009-03-31
JP3569205B2 (ja) 2004-09-22
USRE43897E1 (en) 2013-01-01
WO2001095622A1 (fr) 2001-12-13
US20030123842A1 (en) 2003-07-03
EP1292139A1 (en) 2003-03-12
JP2001359040A (ja) 2001-12-26
US7295768B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
US20060280480A1 (en) Data processing device and data recording method
KR100499597B1 (ko) 기록 재생 장치
JP3825677B2 (ja) ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法
JP4200630B2 (ja) 映像記録再生装置及び映像記録再生方法
JP2001509940A (ja) 第一のビット伝送速度を有する第一の情報信号、及びこの第一のビット伝送速度よりも大きい第二のビット伝送速度を有する第二の情報信号の記録及び再生
KR20010050137A (ko) 디지털신호 기록장치 및 기록매체
KR100469878B1 (ko) 기록 재생 장치
US20060132651A1 (en) Frame synchronizer, optical disk device, information recording/reproducing apparatus, and signal synchronizing method
JP3151114B2 (ja) 映像信号処理装置
JP4157795B2 (ja) 映像デジタル記録再生装置
JP3055402B2 (ja) 映像信号処理装置
JP4011685B2 (ja) 信号処理装置
JP2001268525A (ja) タイムベースコレクタ回路
JP2003284007A (ja) 映像撮像装置、映像変換装置及び映像編集装置
JP2003319338A (ja) 信号処理装置、およびこれを用いた記録装置と再生装置
JPS63272191A (ja) 時間軸変動補正回路
JPH0723341A (ja) 信号同期装置
JP2000333127A (ja) 信号処理回路
JPH09298719A (ja) 複数のディジタル信号の多重化方法およびその装置
JPH10222935A (ja) 記録装置
JPH0453067A (ja) 時間軸補正回路
JPH089332A (ja) ディジタルデータ記録再生装置
JPH0728432B2 (ja) 映像信号の時間軸補正装置
JPH07143442A (ja) デジタル信号記録装置及びデジタル信号再生装置
JPH04369197A (ja) Ｐａｌ映像信号補助データ多重装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee