CN103531246B - 快速以读代写的存储器纠错方法 - Google Patents

Abstract

本发明提供一种快速以读代写的存储器纠错方法，主要解决了现有以读代写的存储器纠错方法在处理存在数据屏蔽和不存在数据屏蔽两种不同的工作条件下响应时间差别较大，会对ECC的编码及写入过程造成影响的问题。该快速以读代写的存储器纠错方法，包括1]写使能信号被触发时，不判断是否存在数据屏蔽而直接触发读使能信号；2]若存在数据屏蔽，外部数据未被屏蔽的部分写入存储阵列，然后再通过读出电路传输至ECC进行处理等；该方法减少了tB的时间去进行数据准备，使得能够用于ECC编码的有效数据时间增大，减少了额外电路的使用，降低系统出错的几率。

Description

快速以读代写的存储器纠错方法

技术领域

本发明涉及一种存储器纠错方法，具体涉及一种快速以读代写的存储器纠错方法。

背景技术

ECC(Error Correction Code纠错码)被用来检测和纠正出错的数据。资料显示有很多种算法可支持ECC，例如最常用的汉明码（Hamming Code），8位（bit）数据需要4位监督位(parity bit)，64位数据需要7位监督位。可通过数据长度以及所需要检测和纠正的位数选取合适的算法。

对于不同的DDR结构（DDR1/2/3），典型的数据读取（streamin-and-out）预取数据长度有32位、64位以及128位。一种合理的折中解决办法可以对64位数据使用7位或者8位的监督位（根据不同的ECC算法），如图1和图2所示。

但对于DRAM来说要实现检测和纠正的功能并不是那么简单，因为DM数据屏蔽（Data Mask）的存在。也就是说，在把数据从外部写入存储单元的时候，某一个或者多个字节（byte）可能会被屏蔽掉，使之不会改写存储单元里已经存储的数据。这就使得ECC的编码过程不能顺利进行去产生监督位，如图3所示。为了解决这个问题，最简单的方法是把64位数据分成8组，每组8位数据（一个字节），刚好是DM的屏蔽长度，这样就不会受到DM的影响。但是由于每8位数据需要4位的监督位，那就会导致整个存储阵列的面积需要增加50%，使得DRAM的成本极大增加，所以需要解决DM带来的问题。

基于上述问题，技术人员开发了以读代写的处理方法，图4表示了传统的以读代写的过程。当时钟和写使能有效，未屏蔽的数据将会传递到ECC的编码电路，时间为tA。当有数据屏蔽发生时，数据屏蔽首先触发读使能信号，需要时间tB，读使能信号使得被屏蔽数据相应的存储阵列中的数据被读出，需要时间tC。在图4中，“数据A”表示未被屏蔽的数据，“数据B”表示从存储阵列中读出的数据。由于tA与tB+tC的时间会有很大不同，使得能够用于编码的有效数据时间减少，有可能会对ECC的编码及写入过程造成影响，尤其是高频下影响很大。

发明内容

本发明提供一种快速以读代写的存储器纠错方法，主要解决了现有以读代写的存储器纠错方法在处理存在数据屏蔽和不存在数据屏蔽两种不同的工作条件下响应时间差别较大，会对ECC的编码及写入过程造成影响的问题。

本发明的具体技术解决方案如下：

该快速以读代写的存储器纠错方法，包括以下步骤：

1]写使能信号被触发时，不判断是否存在数据屏蔽而直接触发读使能信号；

2]若存在数据屏蔽，外部数据未被屏蔽的部分写入存储阵列，然后再通过读出电路传输至ECC进行处理；外部数据被屏蔽的部分不写入存储阵列，而在存储阵列中读出与被屏蔽的外部数据对应的数据，然后通过读出电路传输至ECC进行处理；上述外部数据未被屏蔽的部分和被屏蔽的部分的读出电路同步传输；

3]若不存在数据屏蔽，外部数据写入存储阵列，然后再通过读出电路传输至ECC进行处理。

上述步骤1中，触发读使能信号具体是当时钟和写使能有效的同时读使能有效，由写使能去触发读使能信号。

当不进行判断是否存在数据屏蔽而默认为存在数据屏蔽时，方法如下：

1]写使能信号被触发时，不判断是否存在数据屏蔽而直接触发读使能信号；

2]存在数据屏蔽，外部数据未被屏蔽的部分写入存储阵列，然后再通过读出电路传输至ECC进行处理；外部数据被屏蔽的部分不写入存储阵列，而在存储阵列中读出与被屏蔽的外部数据对应的数据，然后通过读出电路传输至ECC进行处理；上述外部数据未被屏蔽的部分和被屏蔽的部分的读出电路同步传输。

本发明的优点在于：

1.减少了tB的时间去进行数据准备，而在存储器系统中，这部分电路将会工作在较高频率，减少时间会对读写时序和工作频率有改善。

2.使得能够用于ECC编码的有效数据时间增大。

3.减少了额外电路的使用，降低系统出错的几率。

附图说明

图1为现有ECC外部数据写入流程图；

图2为现有ECC外部数据读出流程图；

图3为现有带数据屏蔽的ECC外部数据写入流程图；

图4为传统的以读代写的流程图；

图5为本发明原理图；

图6为本发明未屏蔽数据处理示意图；

图7为本发明屏蔽数据处理示意图。

具体实施方式

本发明的原理如下：

不采用数据屏蔽对读取动作进行触发，不论外部数据是否被屏蔽，ECC编码的数据都通过读的方式获得，如图5所示。当时钟和写使能有效的同时读使能有效，由写使能去触发读的动作，在经历tC的时间后，数据A（未被屏蔽的数据）和数据B（被屏蔽的数据相应的存储阵列中读出的数据）被同时送到ECC编码电路进行编码操作。

图6和图7给出了一种实现方法。图6中的数据C是外部未被屏蔽的数据，通过写入电路写入到存储阵列中，并可通过读出电路产生同样的数据A，数据A由数据C决定。图7中的数据D是外部被屏蔽的数据，不会被写入到存储阵列中；但相应的存储阵列中的数据可以通过读出电路读取，为数据B。由于数据A和数据B的读出控制是同时的，它们将会一起被送到ECC编码电路进行操作。

Claims (3)

1.一种快速以读代写的存储器纠错方法，其特征在于，包括以下步骤：

1]写使能信号被触发时，不判断是否存在数据屏蔽而直接触发读使能信号；

2]若存在数据屏蔽，外部数据未被屏蔽的部分写入存储阵列，然后再通过读出电路传输至ECC进行处理；外部数据被屏蔽的部分不写入存储阵列，而在存储阵列中读出与被屏蔽的外部数据对应的数据，然后通过读出电路传输至ECC进行处理；上述外部数据未被屏蔽的部分和被屏蔽的部分的读出电路同步传输；

3]若不存在数据屏蔽，外部数据写入存储阵列，然后再通过读出电路传输至ECC进行处理。

2.根据权利要求1所述快速以读代写的存储器纠错方法，其特征在于：所述步骤1]中，触发读使能信号具体是当时钟和写使能有效的同时读使能有效，由写使能去触发读使能信号。

3.一种快速以读代写的存储器纠错方法，其特征在于，不进行判断是否存在数据屏蔽而默认为存在数据屏蔽，包括以下步骤：

1]写使能信号被触发时，不判断是否存在数据屏蔽而直接触发读使能信号；

2]存在数据屏蔽，外部数据未被屏蔽的部分写入存储阵列，然后再通过读出电路传输至ECC进行处理；外部数据被屏蔽的部分不写入存储阵列，而在存储阵列中读出与被屏蔽的外部数据对应的数据，然后通过读出电路传输至ECC进行处理；上述外部数据未被屏蔽的部分和被屏蔽的部分的读出电路同步传输。