CN1924820A - 用于将数据传送到数据存储器中的数据存储器系统和方法 - Google Patents

用于将数据传送到数据存储器中的数据存储器系统和方法 Download PDF

Info

Publication number
CN1924820A
CN1924820A CNA2006101148209A CN200610114820A CN1924820A CN 1924820 A CN1924820 A CN 1924820A CN A2006101148209 A CNA2006101148209 A CN A2006101148209A CN 200610114820 A CN200610114820 A CN 200610114820A CN 1924820 A CN1924820 A CN 1924820A
Authority
CN
China
Prior art keywords
data
ecc
frame
carrier store
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101148209A
Other languages
English (en)
Inventor
P·瓦尔纳
D·萨维纳克
C·西歇特
T·海因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37763291&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1924820(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN1924820A publication Critical patent/CN1924820A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1052—Bypassing or disabling error detection or correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

提供了一种用于使用数据协议将数据传送到数据存储器的方法。数据存储器是纠错码(ECC)存储器或非纠错码存储器。数据协议具有不同帧。当数据被写入ECC存储器时，该协议包括数据屏蔽帧，其中，由ECC位代替数据屏蔽位。该方法设计成能够用相同的协议和至少类似的体系结构建立ECC和非ECC DRAM。

Description

用于将数据传送到数据存储器中的 数据存储器系统和方法
技术领域
本发明通常涉及存储器器件，以及更具体地说，涉及DRAM数据存储器以及用于将数据传送到DRAM中的方法。
背景技术
通常使用动态半导体存储器芯片(DRAM)形成计算机系统的主存储器。为此目的，多个存储器芯片组合在小的电路板上，作为存储模块。然后，至少部分这些存储模块形成主存储器。
在高质量计算机系统，诸如网络服务器或工作站的情况下，与相对简单的计算机系统，诸如台式计算机相比，该存储器必须相当不易出错。由于诸如功率波动、静态放电、故障元件或不适当系统定时的因素，所有RAM存储器经受偶尔错误。然而，在一些计算机系统中，所存储的数据应当相对免于出错。为此，这些计算机系统具有所谓的纠错设备，基于数据存储在主存储器中，该纠错设备每一数据记录生成一个或多个纠错位(ECC位或ECC信息)，以及传送该信息，以便将其与待存储在主存储器中的数据一起存储。相应地，当读出在主存储器中存储的数据时，也读出相关的ECC信息以及传送到纠错设备，用于相应的评价，以及必要时，错误恢复。
迄今为止，存储器制造商的焦点仅集中在非ECC的未来DRAM上。在这些DRAM中，不与数据一起存储纠错码信息。另外，已经定义用于该非ECC DRAM类型的协议。该协议确定待存储在DRAM中的数据的结构。
然而，当前协议定义不允许包括ECC信息。代替地，为将该信息包括在协议中，必须完全改变通用帧结构或管脚数。这些改变导致主要体系结构改变以及用于非ECC和ECC DRAM的不同体系结构。这是严重的成本因素，因为对不同类型的DRAM，将由此实现不同的协议。
因此，很显然需要提供单一类型的协议，寻址数据存储器。
发明内容
通过如在独立权利要求中所述的、将数据传送到数据存储器的方法以及数据存储器系统，满足该需要。在从属权利要求中，描述了本发明的优选实施例。
在本发明的实施例中，提供用于使用数据协议，将数据传送到数据存储器中的方法。数据存储器是纠错码(ECC)存储器或非纠错码存储器。组织数据交换的协议优选包括不同帧，其中，当数据写入纠错码存储器中时，协议包括至少一个数据屏蔽帧，其中，由ECC位代替数据屏蔽位。根据本发明，由ECC位代替在前一数据屏蔽帧(也称为部分写数据帧)中提供的数据屏蔽位。总的协议格式能保持不变。不改变通用帧大小以及大多数不同帧类型定义。用于非ECC DRAM的协议可以包括提供数据屏蔽信息的一个可选帧。对ECC DRAM，数据屏蔽位将不相关以及可以与ECC位交换，以及该附加帧的出现是强制性的。
根据优选实施例，当将数据写入非ECC存储器时，数据屏蔽帧是可选的。如果数据屏蔽帧存在于用于非ECC存储器的协议中，则数据屏蔽帧包括数据屏蔽位。因此，对非ECC DRAM，帧，所谓的部分写数据或数据屏蔽帧不是强制性的，而是可选的。如果存在，该数据帧包括数据屏蔽位。
根据优选实施例，在用于ECC存储器的数据屏蔽帧中提供的ECC位的数量对应于在用于非ECC存储器的数据屏蔽帧中提供的数据屏蔽位的数量。
优选地，ECC位与在应当写入DRAM存储器中的协议帧中提供的其他数据位一起，被存储在ECC存储器中。当从DRAM读取所存储的数据位时，与其他数据位一起，从ECC存储器读出ECC位。
优选地，当将数据传送到数据存储器时，将数据传送到帧解码器。将数据从帧解码器传送到后写缓冲器(posted write buffer)，最终从后写缓冲器将数据写入DRAM核心。
如上所述，当从存储器读出数据时，与其他数据位一起，从ECC存储器读取ECC位。在存储器是非ECC存储器的情况下，不提供ECC数据位，以及从存储器读出在存储器中存储的其他数据位。对于从存储器读出的数据位，能执行循环冗余校验(CRC)以及能计算循环冗余校验位并加到从存储器读取的数据位。
根据本说明书，将数据和数据屏蔽位写入后写缓冲器。对于ECCDRAM，这将表示将数据和ECC信息写入后写缓冲器，以及读出数据和ECC位并提供给存储器控制器。
对于非ECC DRAM，读出数据，从这些数据位计算CRC位，以及将数据和CRC位提供给存储器控制器。相对于所读取的数据帧定义，用ECC位代替CRC位。
本发明进一步涉及一种数据存储系统，该数据存储系统包括存储器控制器和数据存储器，使用数据协议，在存储器控制器和数据存储器之间传送数据。协议结构包括不同帧。以数据存储器包括纠错码(ECC)信息或不包括ECC信息的方式，配置数据存储器。当数据传送到包括ECC信息的数据存储器时，该协议包括至少一个数据屏蔽帧，其中，用ECC信息代替数据屏蔽信息。因此，数据存储系统和用于数据交换的协议的体系结构能几乎保持不变以及ECC和非ECC DRAM能包含在一个体系结构中。由于类似甚至实际上相同的协议结构，需要较少设计和确认工作，这有助于提供效能成本合算的数据存储系统(代替用于ECC DRAM的CRC位，已经存在ECC位。对协议层，这没有差别。用相同的方式对它们执行帧解码。)
数据存储系统可以进一步包括帧解码单元，用于解码包括在协议中的帧。另外，可以提供以后写缓冲器(PWB)形式的缓冲器，用于从帧解码单元接收数据。后写缓冲器的输出是待存储在DRAM核心中的数据和数据屏蔽信号。ECC DRAM的后写缓冲器的输出是数据和ECC信号。然后，将各个数据传送到DRAM核心。
数据存储系统可以进一步包括循环冗余校验数据生成单元，当从非ECC DRAM读取数据时，该单元生成循环冗余校验数据。数据生成单元将循环冗余校验数据增加到从数据存储器读取的数据。
仅通过介绍的方式提供上述概述。在该部分中不应当将此认为对定义本发明的范围的下述权利要求的限制。
附图说明
图1示例说明根据本发明的实施例的存储系统的框图。
图2示例说明根据本发明的实施例的存储系统的另一框图。
具体实施方式
在图1中示出了存储器控制器10，其控制存储器控制器10和存储器20之间的数据交换。数据可以从存储器20读取或传送到存储器20。在一个实施例中，存储器是DRAM，可以用作计算机系统的主存储器。当存储器20用在高质量计算机系统，诸如网络服务器中时，在免错方面的存储器要求可能比相对简单的计算机系统的要求更严格。如果存储器中存储的数据的完整性很重要，则所使用的一种类型的存储器可以是ECC存储器。如果数据的完整性不具有高的优先级，则存储器20可以是非ECC存储器。
经数据交换协议，执行存储器控制器10和存储器20之间的数据交换。该协议包括不同帧，诸如命令帧、写数据帧，以及可选地，部分写数据或数据屏蔽帧。举例来说，为传送数据，将提供六个管脚用于数据交换，经每个管脚传送9位，以便可以在一帧中包括54位。举例来说，如果将128位写数据写入存储器中，则由此使用三个写数据帧来传送128位，例如，一个42位数据帧以及两个43位数据帧。当存储器是ECC存储器时，协议包括另一帧，通常提供数据屏蔽信息、所谓的部分写数据或数据屏蔽帧。对于ECC DRAM存储器，使数据屏蔽位与ECC位交换以及该帧作为第四写数据帧出现是强制性的。在本例子中，数据屏蔽位帧可以包括16个ECC位。如果将数据写入非ECC存储器，则提供数据屏蔽信息的该附加帧是可选的。如果提供它，则该帧包括数据屏蔽位。在上述情况下，该附加帧包括16个数据屏蔽位。然而，该协议不一定包括该附加帧。如果不发送附加数据屏蔽帧，则该数据屏蔽信号为零。
在图2中示出了本发明的另一实施例。如所示，将用于在存储器控制器(未示出)和DRAM 30之间的数据交换的协议馈送到帧解码单元40(帧解码器)，其中，解码包括在该协议中的不同帧。将写数据帧传送到后写缓冲器(PWB)50，然后，将数据从此传送到DRAM核心30。如果将128个数据位写入DRAM核心，则可以将三个写数据帧传送到后写缓冲器50。如果DRAM为ECC DRAM，则还将ECC信息传送到PWB 50，由此传送到DRAM核心30。然后，与待存储的数据一起，存储ECC信息。当DRAM为非ECC DRAM时，提供数据屏蔽信息的附加帧是可选的。如果提供附加数据屏蔽帧，则该帧包括数据屏蔽信号。如果在协议中不提供附加数据屏蔽帧，则将数据屏蔽信号设置成零。概述起来，对于ECC DRAM，由ECC位代替数据屏蔽位，以便用于ECC DRAM的后写缓冲器的输出是数据和ECC信号。用于非ECC DRAM的后写缓冲器50的输出是数据和数据屏蔽信号。优选地，ECC位的数量和数据屏蔽位的数量相等。
从DRAM30读出在DRAM30上存储的数据并传送到控制器或CRC编码单元60。对于非ECC DRAM，在该数据中不提供有助于校验数据完整性的信息。为此，提供CRC(循环冗余校验)编码单元60，生成CRC信息。CRC信息能有助于校验所存储的数据的完整性。
当DRAM为非ECC DRAM时，将由CRC编码单元60生成的CRC信号(CRC位)传送到CRC寄存器70，信号数据或所存储的数据位直接传送到多路复用器80，其中，信号数据与CRC数据组合。对于上述128个数据位的例子，可以在两帧中传送这些数据位。对于每一帧，生成8个CRC位，以便生成总共16个CRC位。
对于ECC DRAM，与ECC信息一起，从DRAM30读出信号数据。因此，不一定生成CRC信号。对于上面在两帧中传送的128个数据位的例子，每一帧包括8个ECC位。CRC编码路径不用于ECC DRAM，因为由DRAM核心30提供数据和ECC位。
上述实施例的公开内容表示从协议定义观点，提供用于非ECC和ECCDRAM的通用方法。对于ECC DRAM存储器，ECC位代替数据屏蔽帧中的数据屏蔽位，而不同协议中的一般帧格式保持几乎不变。该方法由于几乎相同的帧类型，允许体系结构保持几乎不变。另外，ECC和非ECC DRAM能包含在单个体系结构中，这降低了成本。DRAM接口能保持不变以及协议不影响管脚数。
并不打算将本发明限定到所公开的具体形式。鉴于上述公开内容，对本领域的普通技术人员来说，在此所述的实施例的任何改变和改进将是显而易见的。特别是帧的数量和数据位、ECC位或数据屏蔽位的数量可以根据实施例改变和选择。因此，意图上述详细描述视为示例性而不是限制性的，应理解到意图由下述权利要求，包括其等效物，来定义本发明的精神和范围。上述说明书中的任何内容不打算否定所要求的发明范围或其等效物。

Claims (20)

1.一种用于使用数据协议将数据传送到数据存储器的方法，该数据存储器为纠错码(ECC)存储器或非ECC存储器，该数据协议包括不同帧，包括当数据被写入ECC存储器时，由ECC位代替该数据协议的数据屏蔽帧中的数据屏蔽位。
2.如权利要求1所述的方法，其中，当数据被写入非ECC存储器时，数据屏蔽帧是可选的，以及如果数据屏蔽帧存在，则该数据屏蔽帧包括数据屏蔽位。
3.如权利要求1所述的方法，其中，数据被写入DRAM。
4.如权利要求3所述的方法，进一步包括：
将数据传送到帧解码器，
将数据从帧解码器传送到后写缓冲器；以及
将数据从后写缓冲器写入DRAM。
5.如权利要求2所述的方法，其中，ECC位的数量对应于数据屏蔽位的数量。
6.如权利要求1所述的方法，其中，与在数据协议帧中提供的其他数据位一起，将ECC位存储在ECC存储器中。
7.如权利要求6所述的方法，进一步包括从数据存储器读取数据，其中，当数据存储器是ECC存储器时，与其他数据位一起，从ECC存储器读取ECC位。
8.如权利要求2所述的方法，进一步包括从数据存储器读取数据，其中，当数据存储器是非ECC存储器时，从数据存储器读取在数据协议中提供的并存储在数据存储器中的其他数据位，以及计算循环冗余校验位并增加到从数据存储器读取的其他数据位上。
9.一种数据存储系统，包括：
存储器控制器；以及
数据存储器，其与存储器控制器连接以便使用数据协议，在存储器控制器和数据存储器之间传送数据，该数据协议包括不同帧，
其中，数据存储器配置成包含纠错码(ECC)信息或不包含纠错码信息，以及当将数据被传送到包含ECC信息的数据存储器时，该数据协议包括数据屏蔽信息已被ECC信息代替的数据屏蔽帧。
10.如权利要求9所述的数据存储系统，进一步包括帧解码单元，其解码数据协议中的帧。
11.如权利要求9所述的数据存储系统，进一步包括后写缓冲器，其从帧解码单元接收数据。
12.如权利要求9所述的数据存储系统，进一步包括循环冗余校验(CRC)数据生成单元，当从不包含ECC信息的数据存储器读取数据时，该循环冗余校验(CRC)数据生成单元生成CRC数据，以及将CRC数据增加到从数据存储器读取的数据。
13.如权利要求12所述的数据存储系统，其中，CRC数据生成单元包括生成CRC数据的CRC编码单元、存储CRC数据的寄存器，以及组合来自CRC编码单元的数据和来自寄存器的CRC数据的多路复用器。
14.一种将数据传送到包括纠错码(ECC)存储器或非ECC存储器的至少一个的数据存储器的方法，该方法包括：
根据存储数据的数据存储器的类型，选择数据协议；
当数据被写入非ECC存储器时，确定是否使用该数据协议的数据屏蔽帧，该数据屏蔽帧包含数据屏蔽位；以及
当数据被写入ECC存储器时，使用数据屏蔽帧，以及用ECC位代替数据屏蔽帧中的数据屏蔽位。
15.如权利要求14所述的方法，进一步包括：
将数据传送到帧解码器，
将数据从帧解码器传送到后写缓冲器；以及
将数据从后写缓冲器写入DRAM。
16.如权利要求14所述的方法，进一步包括与在数据协议的其他帧中提供的其他数据位一起，将ECC位存储在ECC存储器中。
17.如权利要求16所述的方法，进一步包括从ECC存储器读取数据以便与其他数据位一起，从ECC存储器读取ECC位。
18.如权利要求14所述的方法，进一步包括：
从非ECC存储器读取数据以便从该数据存储器读取在数据协议中提供的并存储在该数据存储器中的其他数据位；
计算循环冗余校验(CRC)位；以及
将CRC位与从该数据存储器读取的其他数据位组合。
19.如权利要求14所述的方法，其中，数据协议进一步包括命令帧或写数据帧中的至少一个。
20.如权利要求14所述的方法，进一步包括独立于使用ECC存储器还是非ECC存储器，基本上维持相同的数据协议。
CNA2006101148209A 2005-08-30 2006-08-10 用于将数据传送到数据存储器中的数据存储器系统和方法 Pending CN1924820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/217081 2005-08-30
US11/217,081 US7428689B2 (en) 2005-08-30 2005-08-30 Data memory system and method for transferring data into a data memory

Publications (1)

Publication Number Publication Date
CN1924820A true CN1924820A (zh) 2007-03-07

Family

ID=37763291

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101148209A Pending CN1924820A (zh) 2005-08-30 2006-08-10 用于将数据传送到数据存储器中的数据存储器系统和方法

Country Status (4)

Country Link
US (1) US7428689B2 (zh)
CN (1) CN1924820A (zh)
DE (1) DE102006039473B4 (zh)
TW (1) TW200708966A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187104A (zh) * 2013-03-19 2013-07-03 西安华芯半导体有限公司 存储器的纠错方法
CN103531246A (zh) * 2013-10-31 2014-01-22 西安华芯半导体有限公司 快速以读代写的存储器纠错方法
CN103594120A (zh) * 2013-10-31 2014-02-19 西安华芯半导体有限公司 以读代写的存储器纠错方法
CN101609418B (zh) * 2008-06-18 2016-01-20 英特尔公司 在具有共享错误位码的共同帧中传送数据和数据屏蔽位的系统
CN107820606A (zh) * 2015-06-30 2018-03-20 高通股份有限公司 低功率存储器子系统中的存储器阵列和链路纠错

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757064B2 (en) * 2006-09-07 2010-07-13 Infineon Technologies Ag Method and apparatus for sending data from a memory
US7411862B2 (en) * 2006-11-15 2008-08-12 Qimonda Ag Control signal training
US20080229033A1 (en) * 2007-03-15 2008-09-18 Qimonda Ag Method For Processing Data in a Memory Arrangement, Memory Arrangement and Computer System
KR100882484B1 (ko) * 2007-04-10 2009-02-09 삼성전자주식회사 에러 검출 기능을 가지는 반도체 메모리 장치, 이를 구비한메모리 시스템 및 반도체 메모리 장치의 데이터 출력 방법
US8581920B2 (en) * 2007-09-27 2013-11-12 Rambus Inc. Utilizing masked data bits during accesses to a memory
US8006033B2 (en) * 2008-09-09 2011-08-23 Intel Corporation Systems, methods, and apparatuses for in-band data mask bit transmission
KR101062759B1 (ko) * 2009-08-11 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 독출 방법
US8386885B1 (en) 2009-08-26 2013-02-26 Cypress Semiconductor Corporation Using ECC memory to store configuration information
KR102002925B1 (ko) 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
CN107924369B (zh) * 2015-09-11 2021-08-31 东芝存储器株式会社 存储器装置
KR20200074467A (ko) 2018-12-17 2020-06-25 삼성전자주식회사 에러 정정 코드 회로, 반도체 메모리 장치 및 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070262A (en) * 1997-04-04 2000-05-30 International Business Machines Corporation Reconfigurable I/O DRAM
US5987555A (en) * 1997-12-22 1999-11-16 Compaq Computer Corporation Dynamic delayed transaction discard counter in a bus bridge of a computer system
US6279087B1 (en) * 1997-12-22 2001-08-21 Compaq Computer Corporation System and method for maintaining coherency and improving performance in a bus bridge supporting write posting operations
US6212631B1 (en) * 1999-01-15 2001-04-03 Dell Usa, L.P. Method and apparatus for automatic L2 cache ECC configuration in a computer system
US6915446B2 (en) * 2001-09-29 2005-07-05 Hewlett-Packard Development Company, L.P. Supporting error correction and improving error detection dynamically on the PCI-X bus
US7117421B1 (en) * 2002-05-31 2006-10-03 Nvidia Corporation Transparent error correction code memory system and method
US7505890B2 (en) * 2003-01-15 2009-03-17 Cox Communications, Inc. Hard disk drive emulator
TWI254848B (en) * 2004-11-16 2006-05-11 Via Tech Inc Method and related apparatus for performing error checking-correcting

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609418B (zh) * 2008-06-18 2016-01-20 英特尔公司 在具有共享错误位码的共同帧中传送数据和数据屏蔽位的系统
CN103187104A (zh) * 2013-03-19 2013-07-03 西安华芯半导体有限公司 存储器的纠错方法
WO2014146574A1 (zh) * 2013-03-19 2014-09-25 西安华芯半导体有限公司 存储器数据存取方法以及存储器
CN103187104B (zh) * 2013-03-19 2016-11-23 西安紫光国芯半导体有限公司 Dram存储器的纠错方法
CN103531246A (zh) * 2013-10-31 2014-01-22 西安华芯半导体有限公司 快速以读代写的存储器纠错方法
CN103594120A (zh) * 2013-10-31 2014-02-19 西安华芯半导体有限公司 以读代写的存储器纠错方法
CN103531246B (zh) * 2013-10-31 2016-10-05 西安紫光国芯半导体有限公司 快速以读代写的存储器纠错方法
US9652323B2 (en) 2013-10-31 2017-05-16 Xi'an Uniic Semiconductors Co., Ltd. Computer memory access
CN107820606A (zh) * 2015-06-30 2018-03-20 高通股份有限公司 低功率存储器子系统中的存储器阵列和链路纠错

Also Published As

Publication number Publication date
US7428689B2 (en) 2008-09-23
DE102006039473A1 (de) 2007-03-15
TW200708966A (en) 2007-03-01
US20070061671A1 (en) 2007-03-15
DE102006039473B4 (de) 2011-04-28

Similar Documents

Publication Publication Date Title
CN1924820A (zh) 用于将数据传送到数据存储器中的数据存储器系统和方法
JP7146920B2 (ja) メモリ・コントローラを動作させる方法、デュアル・チャネル・モードからシングル・チャネル・モードに切り替える方法、およびメモリ・コントローラ
US8245109B2 (en) Error checking and correction (ECC) system and method
CN1146790C (zh) 利用硬件自动擦除存储器中的纠错码差错的方法和装置
US10409677B2 (en) Enhanced memory reliability in stacked memory devices
US6070249A (en) Split parity spare disk achieving method in raid subsystem
US20060245226A1 (en) Fully buffered DIMM architecture and protocol
US8886892B2 (en) Memory module and method employing a multiplexer to replace a memory device
TWI360127B (en) Method and apparatus of cache assisted error detec
JPH05500724A (ja) 障害許容データ記憶システム
JP2008198330A (ja) バイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法
US8996960B1 (en) Vertical error correction code for DRAM memory
US20070186141A1 (en) Method and information apparatus for improving data reliability
CN102568603A (zh) 数据传输装置、存储器控制装置和存储器系统
US11928025B2 (en) Memory device protection
US5691996A (en) Memory implemented error detection and correction code with address parity bits
US20100293418A1 (en) Memory device, data transfer control device, data transfer method, and computer program product
JP2013125513A (ja) 不揮発性半導体記憶装置及びその管理方法
US11782807B2 (en) Memory module with dedicated repair devices
US6681299B1 (en) Cache-tag control method in information processing apparatus having cache, with error checking mechanism in cache tag, and information processing apparatus using this control method
US20120284586A1 (en) Controller of Memory Device and Method for Operating the Same
US7809899B2 (en) System for integrity protection for standard 2n-bit multiple sized memory devices
JP2007501460A (ja) １つまたは複数のメモリモジュールを接続するハブコンポーネント
KR20230003766A (ko) 메모리 컨트롤러의 구동 방법, 이를 수행하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
JPH10301720A (ja) ディスクアレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication