JP2001359040A - 記録再生装置 - Google Patents

記録再生装置

Info

Publication number
JP2001359040A
JP2001359040A JP2000174303A JP2000174303A JP2001359040A JP 2001359040 A JP2001359040 A JP 2001359040A JP 2000174303 A JP2000174303 A JP 2000174303A JP 2000174303 A JP2000174303 A JP 2000174303A JP 2001359040 A JP2001359040 A JP 2001359040A
Authority
JP
Japan
Prior art keywords
recording
video data
memory
read
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000174303A
Other languages
English (en)
Other versions
JP3569205B2 (ja
Inventor
Shuji Saito
修治 齋藤
Hidekazu Takakura
英一 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000174303A priority Critical patent/JP3569205B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to KR10-2002-7016737A priority patent/KR100499597B1/ko
Priority to US10/276,255 priority patent/US7295768B2/en
Priority to US12/588,121 priority patent/USRE43897E1/en
Priority to EP01915847A priority patent/EP1292139A4/en
Priority to PCT/JP2001/002489 priority patent/WO2001095622A1/ja
Priority to CNB018040209A priority patent/CN1226874C/zh
Priority to MYPI20011580 priority patent/MY137731A/en
Publication of JP2001359040A publication Critical patent/JP2001359040A/ja
Application granted granted Critical
Publication of JP3569205B2 publication Critical patent/JP3569205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 フレームパルスの同期が乱れた場合でも、正
常な映像データが出力されると共に、出力される映像デ
ータの同期およびクロック周波数の安定が常に保たれた
記録再生装置を提供すること。 【解決手段】 映像データを記録・再生する記録再生装
置において、シャフリングメモリ６と、映像データに同
期した書き込み基準クロックおよび同期信号にしたがっ
て前記シャフリングメモリに映像データを書き込む書き
込み手段２、４と、前記書き込みクロックとは非同期の
安定化された読み出し基準クロックおよび同期信号にし
たがって前記シャフリングメモリから映像データを読み
出す読み出し手段１，４とを備えることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、記録再生装置に係
わり、特に、映像デジタル信号を記録・再生する記録再
生装置に関する。
【０００２】
【従来の技術】近年、デジタル信号処理技術の発展に伴
い、映像信号などを高能率符号化したデジタルデータを
記録再生する装置、例えば、デジタルビデオカセットテ
ープレコーダー（以下、ＤＶＣと称す）が普及してきて
いる。
【０００３】特願平１１−１８４６０５号公報には、記
録再生装置においてコンポジット信号等の外部入力映像
信号を記録再生する方法が提案されている。
【０００４】図８に上記公報の記録再生装置の実施例を
示す。
【０００５】同図において、１はＩ／Ｏブロック（入出
力処理部）、２はＶＳＰ（Ｖｉｄｅｏ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ）ブロック（圧縮伸長処理部）、
３はＤＲＰ（Ｄａｔａ Ｒｅｃｏｒｄｉｎｇ Ｐｌａｙ
ｂａｃｋ）ブロック（記録再生処理部）、４は制御ブロ
ック、５は入力映像信号処理回路、６はシャフリングメ
モリ、７は直交変換（データ圧縮符号化）回路、８はフ
レーム化回路、９はＰＴＧメモリ、１０はエンコーダ、
１１はデコーダ、１２はＥＣＣメモリ、１３はデフレー
ム化回路、１４は逆直交変換（データ伸長復号化）回
路、１５は出力映像信号処理回路、１６は同期分離回
路、１７は垂直および水平同期分離回路、１８はＩ／Ｏ
ＰＬＬ回路、１９はマルチプレクサ、２０はＩ／Ｏコン
トロール信号発生回路、２１は１３．５ＭＨｚクロック
発振回路、２２は４／１ＰＬＬ回路、２３は分周器、２
４はフレームパルス生成カウンタ、２５はＶＳＰコント
ロール信号発生回路、２６はＤＲＰＰＬＬ回路、２７は
ＤＲＰコントロール信号発生回路、２８は外部入力制御
回路、２９は位相比較器、３０はデータマスク回路であ
る。
【０００６】この記録再生装置は、全体として、映像信
号の入出力処理を行なう入出力部であるＩ／Ｏブロック
１と、映像データに対して所定の信号処理を行なうＶＳ
Ｐブロック２と、映像データの記録再生を行なう記録再
生処理等を行なうＤＲＰブロック３と、各ブロック１〜
３に必要なクロックを形成すると共に、装置全体の制御
を行なう制御ブロック４とから構成されている。
【０００７】
【発明が解決しようとする課題】従来、記録再生装置の
再生時においては、フレームパルスの周波数が何らかの
要因で乱れることがある。そのような場合は、クリスタ
ル発振等の精度の高い発振回路を用いることにより、安
定した内部クロックを供給し、またその内部クロックで
カウントして作成した安定した周波数のフレームパルス
を用いることにより、安定した再生を実現している。と
ころが、近年普及されてきている、ＩＥＥＥ１３９４規
格に準拠したデイジタルインターフェース（以下１３９
４Ｉ／Ｆと称す）を用いたデータ通信での受信時におい
ては、送信側機器からのフレームパルスに同期して送ら
れてくるデータを処理するため、受信側となる記録再生
装置内部のフレームパルスを送信側機器のフレームパル
スにロックさせる必要があるが、その場合、受信開始直
後の送信側フレームパルスと内部フレームパルスとの間
の位相差や、送信側機器のソースがアナログでなおかつ
特殊再生を行った場合等のフレームパルスのジッターに
より、内部フレームパルスの周波数が乱れることが予測
される。１フレーム中のクロック数は常に一定となるよ
うにＰＬＬ回路を用いているため、フレームパルスの周
波数が乱れた場合システムクロックのパルス幅にジッタ
ーが発生し、モニター出力映像に揺れ等の乱れが生じる
が、上記公報の記録再生装置にはこの点については特に
考慮されていない。
【０００８】また、この外にも、ノイズ等による影響や
回路の同期乱れ等により、フレームパルスのフレーム長
が変動することも考えられ、１フレーム中のクロック数
が変わった場合、映像データとの同期がずれて出力映像
データに乱れが生じるが、上記公報に示される記録再生
装置はこの点についても特に考慮されていない。
【０００９】本発明の目的は、フレームパルスの同期が
乱れた場合でも、正常な映像データが出力されると共
に、出力される映像データの同期およびクロック周波数
の安定が常に保たれた記録再生装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、次のような手段を採用した。
【００１１】第１の手段は、映像データを記録・再生す
る記録再生装置において、メモリと、映像データに同期
した書き込み基準クロックおよび同期信号にしたがって
前記メモリに映像データを書き込む書き込み手段と、前
記書き込みクロックとは非同期の安定化された読み出し
基準クロックおよび同期信号にしたがって前記メモリか
ら映像データを読み出す読み出し手段とを備えることを
特徴とする。
【００１２】第２の手段は、第１の手段において、前記
メモリは、少なくとも映像データの３フレーム分の容量
を有し、前記メモリのフレームベージを管理するページ
管理手段を備え、前記ページ管理手段にしたがって前記
書き込み手段により書き込まれた映像データを、前記ペ
ージ管理手段による同一フレームの２度読みまたはフレ
ームドロップにしたがって上記読み出し手段で読み出す
ことを特徴とする。
【００１３】第３の手段は、第２の手段において、前記
ページ管理手段は、映像データのフレームパルスのフレ
ーム長が所定の長さの範囲にあるか否かを検出する検出
手段と、前記検出手段によりフレーム長が前記所定の長
さの範囲にないことを検出した時は、前記メモリの書き
込みおよび読み出しベージを保持するように制御する保
持手段とを備えることを特徴とする。
【００１４】第４の手段は、第１の手段ないし第３の手
段のいずれか１つの手段において、前記メモリは記録時
と再生時において共用されることを特徴とする。
【００１５】第５の手段は、第１の手段ないし第４の手
段のいずれか１つの手段において、インターフェース
（Ｉ／Ｆ）を介して受信した圧縮ストリームを受信デー
タに同期した基準クロックに基づくクロックで記録処理
する手段とを備えていることを特徴とする。
【００１６】第６の手段は、第１の手段ないし第５の手
段のいずれか１つの手段において、前記読み出し手段で
用いられる読み出し基準クロックおよび同期信号の内少
なくともどちらか一方は、当該記録再生装置の外部から
供給されることを特徴とする。
【００１７】第７の手段は、映像編集システムとして、
複数台の第１の手段ないし第５の手段のいずれか１つの
手段に記載の記録再生装置と、前記複数台の記録再生装
置のそれぞれのメモリから映像データを読み出して編集
する映像編集装置とを備え、前記メモリからの映像デー
タの読み出し側基準クロックおよび同期信号を共通化
し、前記各記録再生装置からの出力映像を同期化したこ
とを特徴とする。
【００１８】
【発明の実施の形態】はじめに、本発明の第１の実施形
態を図１ないし図６を用いて説明する。
【００１９】図１は、本実施形態に係る記録再生装置の
構成を示すブロック図である。
【００２０】同図において、３１は１３９４Ｉ／Ｆ処理
回路、３２はマルチプレクサであり、その他の構成は図
８に示した同符号の構成に対応するので説明を省略す
る。
【００２１】ここで、本発明においては上記課題解決の
ために、シャフリングメモリ６ヘの映像データの書き込
みと読み出しを非同期としているが、その場合に前後の
フレームのデータが混在する現象が起きるという問題が
発生するので、この問題を解決する方法について先に説
明する。
【００２２】最初に、映像データのシャフリングについ
て説明する。通常、映像データを圧縮、記録する場合に
直交変換を行なうが、その際に情報量のバラツキを小さ
くして圧縮効率を向上させるために、シャフリング処理
（映像データの並べ換え処理）が行われている。また逆
に映像データを再生する場合には、伸長、逆直交変換後
にデシャフリング処理（映像データを元の順序に並べ換
える処理）が行われている。これらシャフリング・デシ
ャフリング処理をまとめて、以下シャフリング処理と称
す。
【００２３】上記シャフリング処理を簡単に行うために
は、１フレーム分の映像データを記憶できるメモリを２
個用意し、一方が書き込みを行っている間に他方は１フ
レーム前のデータを書き込み時とは異なった順序で読み
出すという方法（バンク方式）が用いられる。しかしな
がら、従来はメモリのコストが高く、上記バンク方式で
必要とされる２フレーム分のメモリは、容量が大きすぎ
てコストパフォーマンスが悪いため、それを解決する手
段として、１フレーム分のメモリを使用してシャフリン
グ処理を行う方法が用いられていた。
【００２４】次に、１フレーム分のメモリでシャフリン
グ処理を行う方法を図２を用いて説明する 図２は、標準モード・５２５／６０方式の１フレーム分
のメモリ構成を示す図であり、同図において、５１はＹ
信号ＤＣＴブロック、５２はＣｒ信号ＤＣＴブロック、
５３はＣｂ信号ＤＣＴブロック、５４はマクロブロッ
ク、５５はスーパーブロックである。
【００２５】まずメモリヘの書き込みは、ＤＣＴブロッ
クと呼ばれる、水平方向サンプリング数８、垂直方向サ
ンプリング数８のブロックを最小単位として行われる。
このＤＣＴブロックは、Ｙ信号ＤＣＴブロック５１が４
つ、Ｃｒ信号ＤＣＴブロック５２が１つ、Ｃｂ信号ＤＣ
Ｔブロック５３が１つの合計６つのマクロブロック５４
単位にまとめられ、さらにマクロブロック５４が２７個
でスーパーブロック５５にまとめられている。最初に書
き込まれるのは、図中の斜線で示したスーパーブロック
５５であり、Ｙ０からＹ３までのＹ信号ＤＣＴブロック
５１、Ｃｒ信号ＤＣＴブロック５２、Ｃｂ信号ＤＣＴブ
ロック５３の順にマクロブロック５４の単位で書き込ま
れ、各５つのスーパーブロック５５中の０から２６まで
のマクロブロック５４が書き込まれると、順次下の段の
スーパーブロック５５に移動して書き込みが行われる。
【００２６】次に、読み出しは、１ｓｔフィールドのデ
ータが横方向に１ラインおきに２４０ライン、続いて２
ｎｄフィールドのデータが同様に２４０ライン読み出さ
れる。次のフレームのデータは、読み出しが終了したス
ーパーブロック５５に書き込みを行い、以降順次読み出
しが終了したブロックに書き込みを行うことにより、１
フレーム分のメモリでシャフリング処理を実現してい
る。
【００２７】ここで、上記１フレーム分のメモリで行う
シャフリング処理方法における前後フレームデータの混
在現象について説明する。
【００２８】書き込み周期より読み出し周期が短い場合
は、次第に書き込みが間に合わなくなるため、まだ書き
込みが終了していないスーパーブロック５５の読み出し
が行われることになり、前フレームのデータと混ざった
データの読み出しが行われる。書き込み周期より読み出
し周期が長い場合は、次第に読み出しが間に合わなくな
るため、まだ読み出しが終了していないスーパーブロッ
ク５５に次のフレームの書き込みが行われることにな
り、次フレームのデータと混在したデータの読み出しが
行われる。
【００２９】このように、１フレーム分のメモリでシャ
フリング処理を行った場合、書き込み周期と読み出し周
期が異なると前後のフレームのデータが混在する現象が
発生する。しかも書き込み／読み出しのアドレス巡回規
則が破綻するため、アドレス巡回をリセリットしないと
復帰できない可能性もあり、使用は難しいものになる。
【００３０】しかし、最近ではメモリの大容量化および
量産効果による低価格化により、外付けメモリを用いる
場合、１フレーム分の専用メモリより汎用メモリを用い
る方がコスト的に有利になってきている。１６Ｍｂｉｔ
のＤＲＡＭを用いた場合、１フレーム分のデータ量が最
も多い標準モード・６２５／５０方式（４．７５Ｍｂｉ
ｔ）でも３フレーム分確保することができ、その結果、
上記バンク方式を用いることができる。以下に２フレー
ム分のメモリを使用したバンク方式を用いた場合と、３
フレーム分のメモリを使用してシャフリング処理を行っ
た場合の、書き込み周期と読み出し周期が異なる時の比
較を行う。
【００３１】まず、書き込み周期より読み出し周期が短
い場合について、図３を用いて説明する。
【００３２】図３（ａ）は２フレーム分、図３（ｂ）は
３フレーム分のメモリを使用した場合である。図中のＸ
は、シャフリングしながら読み出しを開始するのに充分
なデータが書き込み終了している（標準モード５２５／
６０方式でスーパーブロック９段）位置であり、読み出
しはこのＸの位置を越えたデータに対して行うこととす
る。また、図中のＹは、読み出し終了位置であり、これ
より前に書き込みが開始された場合はデータが混在す
る。また、メモリの１フレーム目をＡ、２フレーム目を
Ｂ、３フレーム目をＣとする。
【００３３】図３（ａ）において、Ａ１の書き込み終了
位置ＸよりＡ１の読み出しが先になるため、Ｂ０を２度
読みするが、Ｂ０の読み出し終了位置Ｙより前にＢ１の
書き込みが開始されるため、Ｂ０とＢ１のデータが混在
して読み出される。次にＡ１の読み出しが行われるが、
Ａ１の読み出し終了位置Ｙより前にＡ２の書き込みが開
始されるため、Ａ１とＡ２のデータが混在して読み出さ
れる。続いて同様にＢ１の読み出しではＢ１とＢ２のデ
ータが、Ａ２の読み出しではＡ２とＡ３のデータが混在
して読み出される。その次のＢ２の読み出しで、読み出
し終了位置Ｙまで次のＢ３の書き込みが開始されないの
で、データの混在のない正常な読み出しに復帰する。
【００３４】図３（ｂ）において、Ｃ０の書き込み終了
位置ＸよりＣ０の読み出しが先になるため、Ｂ０を２度
読みするが、Ｃ０の書き込み終了後はＡ１の書き込みと
なるため、２度目のＢ０の読み出しはデータの混在がな
い正常な読み出しとなり、以後もデータが混在すること
はない。
【００３５】従って、２フレーム分のメモリを使用して
シャフリング処理を行った場合は、読み出しと書き込み
が重なっている期間はフレームのデータが混在して読み
出される。読み出し周期と書き込み周期の位相差によ
り、データが混在する場合と正常の場合とが周期的に現
われる。なお、この時の混在するデータには２フレーム
の時間差がある。３フレーム分のメモリを使用してシャ
フリング処理を行った場合は、２度読みを行うことで、
データの混在がなくなる。
【００３６】次に、書き込み周期より読み出し周期が長
い場合について、図４を用いて説明する。
【００３７】図４（ａ）は２フレーム分、図４（ｂ）は
３フレーム分のメモリを使用した場合である。図中のＸ
は、図３と同様にシャフリングしながら読み出しを開始
するのに、充分なデータが書き込み終了している（標準
モード５２５／６０方式でスーパーブロック９段）位置
である。読み出しはこのＸの位置を越えたデータに対し
て行うこととする。また、図中のＹも同様に、読み出し
終了位置であり、これより前に書き込みが開始された場
合はデータが混在する。また、メモリの１フレーム目を
Ａ、２フレーム目をＢ、３フレーム目をＣとする。
【００３８】図４（ａ）において、Ｂ０の読み出し終了
位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０
とＢ１のデータが混在して読み出される。次にＡ１の読
み出しが行われるが、読み出し終了位置Ｙより前にＡ２
の書き込みが開始されるため、Ａ１とＡ２のデータが混
在して読み出される。続いて同様にＢ１の読み出しでは
Ｂ１とＢ２のデータが、Ａ２の読み出しではＡ２とＡ３
のデータが混在して読み出される。その次の読み出し
は、Ａ３の書き込み終了位置Ｘを越えているので、Ｂ２
の読み出しを行わずにドロップし、Ａ３の読み出しを行
うことで、データが混在しない正常な読み出しに復帰す
る。
【００３９】図４（ｂ）において、Ｂ１の読み出しの次
の読み出しは、Ａ２の書き込みが終了位置Ｘを越えてい
るので、Ｃ１の読み出しを行わずにドロップし、Ａ２の
読み出しを行うことで、データが混在しない正常な読み
出しとなる。
【００４０】従って、２フレーム分のメモリを使用して
シャフリング処理を行った場合は、読み出しと書き込み
が重なっている期間はフレームのデータが混在して読み
出される。読み出し周期と書き込み周期の位相差によ
り、データが混在する場合と正常の場合とが周期的に現
われる。なお、この時の混在したデータには２フレーム
の時間差がある。３フレーム分のメモリを使用してシャ
フリング処理を行った場合は、ドロップを行うことで、
データが混在することはない。
【００４１】以上のごとく、シャフリングメモリヘの書
き込みと読み出しが非同期の場合、３フレーム分のメモ
リを使用することにより、データが混在することなくシ
ャフリング処理が行える。
【００４２】また、特願平１１−１８４６５号公報で
も、コンポジット信号等の外部入力映像信号を記録する
際、シャフリングメモリへの映像データの書き込みと読
み出しを非同期としているため、上記と同様の理由で３
フレーム分のメモリを使用しているので、記録／再生で
３フレーム分のメモリを兼用することができる。
【００４３】次に、３フレーム分のシャフリングメモリ
６を使用した、本実施形態に係る記録再生装置の記録再
生について図１を用いて説明する。
【００４４】最初に、この記録再生装置における、例え
ば、コンポジット信号の記録動作について説明する。
【００４５】まず、制御ブロック４で、入力されたコン
ポジット信号が、同期分離回路１６にて同期信号が抽出
され、垂直および水平同期分離回路１７に供給される。
垂直および水平同期分離回路１７では、同期信号を垂直
同期信号および水平同期信号に分離し、Ｉ／ＯＰＬＬ回
路１８で水平同期信号をリファレンスとして、国際無線
通信諮問委員会（ＩＴＵ−Ｒ）で勧告されている１３．
５ＭＨｚのクロックが形成され、マルチプレクサ１９を
介してＩ／Ｏコントロール信号発生回路２０に供給され
る。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏ
コントロール信号が形成され、１３．５ＭＨｚのクロッ
クと共にＩ／Ｏブロック１に供給される。
【００４６】垂直同期信号は、外部入力制御回路２８で
映像信号のフレーム長が標準の場合に、外部入力同期信
号としてフレームパルス生成の基準となり、映像信号の
フレーム長が非標準の周波数の場合には、自走カウンタ
による内部自走同期信号がフレームパルス生成の基準と
なり、マルチプレクサ３２を介して位相比較器２９に供
給される。
【００４７】また１３．５ＭＨｚクロック発振回路２１
では、１３．５ＭＨｚのクロックが形成され、４／１Ｐ
ＬＬ回路２２とＤＲＰＰＬＬ回路２６に供給される。４
／１ＰＬＬ回路２２では１３．５ＭＨｚのクロックが４
倍され、５４ＭＨｚのクロックが形成されて分周器２３
に供給される。分周器２３では５４ＭＨｚのクロックが
１／３分周されて１８ＭＨｚのクロックが形成され、Ｆ
Ｐカウンタ２４とＶＳＰコントロール信号発生回路２５
に供給される。ＦＰカウンタ２４では１８ＭＨｚのクロ
ックでカウントされたフレームパルスが生成され、ＶＳ
Ｐコントロール信号発生回路２５と位相比較器２９と外
部入力制御回路２８に供給される。位相比較器２９では
ＦＰカウンタ２４からのフレームパルスと、マルチプレ
クサ３２を介して入力される外部入力制御回路２８から
の基準フレームパルスとが比較され、その結果が１３．
５ＭＨｚクロック発振回路２１に供給されて位相が合う
方向に制御される。ＶＳＰコントロール信号発生回路２
５では、分周器２３からの１８ＭＨｚのクロックと、Ｆ
Ｐカウンタ２４からのフレームパルスに基づいて形成さ
れるＶＳＰコントロール信号が、１８ＭＨｚのクロック
と共にＶＳＰブロック２に供給される。また外部入力制
御回路２８で、シャフリングメモリ６のページ管理信号
とマスク信号が形成され、ＶＳＰブロック２に供給され
る。
【００４８】またＤＲＰＰＬＬ回路２６では、１３．５
ＭＨｚクロック発振回路２１からの１３．５ＭＨｚのク
ロックが３１／１０倍されて４１．８５ＭＨｚのクロッ
クが形成され、ＤＲＰコントロール信号発生回路２７に
供給される。ＤＲＰコントロール信号発生回路２７で
は、４１．８５ＭＨｚのクロックに基づいてＤＲＰコン
トロール信号が形成され、４１．８５ＭＨｚのクロック
と共にＤＲＰブロック３に供給される。
【００４９】次に、Ｉ／Ｏブロック１では、入力された
コンポジット信号は、入力映像信号処理回路５でサンプ
リングされると共にディジタル化され、さらに輝度デー
タＹおよびクロマデータＣが形成され、制御ブロック４
から供給される１３．５ＭＨｚのクロックにより、外部
入力制御回路２８からのページ管理にしたがって、シャ
フリングメモリ６に書き込まれる。
【００５０】ＶＳＰブロック２では、制御ブロック４か
ら供給される１８ＭＨｚのクロックで、外部入力制御回
路２８からのベージ管理にしたがって、シャフリングメ
モリ６から映像データを読み出し、データマスク回路３
０で外部入力制御回路２８からのマスク信号にしたがっ
てマスク処理を施し、直交変換回路７でデータ圧縮し、
フレーム化回路８で１画像分の映像データを形成し、Ｐ
ＴＧメモリ９に書き込むと共にパリティが付加される。
【００５１】ＤＲＰブロック３では、制御ブロック４か
ら供給される４１．８５ＭＨｚのクロックで、ＰＴＧメ
モリ９から映像データを読み出し、エンコーダ１０で所
定の符号化処理を施し、記録ヘッド（図示せず）に出力
する。
【００５２】次に、この記録再生装置の再生動作につい
て説明する。
【００５３】まず制御ブロック４では、１３．５ＭＨｚ
クロック発振回路２１で形成された１３．５ＭＨｚのク
ロックが、ＤＲＰＬＬ回路２６で３１／１０倍されて４
１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロ
ール信号発生回路２７に供給される。ＤＲＰコントロー
ル信号発生回路２７では、４１．８５ＭＨｚのクロック
に基づいてＤＲＰコントロール信号を形成し、４１．８
５ＭＨｚのクロックと共にＤＲＰブロック３に供給され
る。またＤＲＰコントロール信号発生回路２７では再生
ヘッド（図示せず）からデコーダ１１を介して供給され
るテープに記録されたパイロット信号に基づいてキャプ
スタン速度が制御される。即ち、再生ヘッドにより記録
トラックを正確にトレースすることができ、従って、映
像データを正確に再生することができる。
【００５４】また、１３．５ＭＨｚクロック発振回路２
１で形成された１３．５ＭＨｚのクロックが４／１ＰＬ
Ｌ回路２２に供給され、４倍されて５４ＭＨｚのクロッ
クが形成されて分周器２３に供給される。分周器２３で
は５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚ
のクロックが形成され、ＦＰカウンタ２４とＶＳＰコン
トロール信号発生回路２５に供給される。ＦＰカウンタ
２４では１８ＭＨｚのクロックでカウントされたフレー
ムパルスが生成され、ＶＳＰコントロール信号発生回路
２５に供給される。ＶＳＰコントロール信号発生回路２
５では、分周器２３からの１８ＭＨｚのクロックと、Ｆ
Ｐカウンタ２４からのフレームパルスに基づいて形成さ
れるＶＳＰコントロール信号が、１８ＭＨｚのクロック
と共にＶＳＰブロック２に供給される。
【００５５】また分周器２３では５４ＭＨｚのクロック
が１／４分周されて１３．５ＭＨｚのクロックが形成さ
れ、マルチプレクサ１９を介してＩ／Ｏコントロール信
号発生回路に供給される。Ｉ／Ｏコントロール信号発生
回路では、Ｉ／Ｏコントロール信号が形成され、１３．
５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給され
る。
【００５６】ＤＲＰブロック３では、再生ヘッド（図示
せず）により再生された映像データがデコーダ１１に供
給され、所定の復号化処理が施され、制御ブロック４か
ら供給される４１．８５ＭＨｚのクロックでＥＣＣメモ
リ１２に書き込まれると共に、誤り訂正される。
【００５７】ＶＳＰブロック２では、制御ブロック４か
ら供給される１８ＭＨｚのクロックによりＥＣＣメモリ
１２から映像データが読み出され、デフレーム化回路１
３を介して逆直交変換回路１４に供給され、ＶＳＰコン
トロール信号に基づいて逆直交変換処理され、１８ＭＨ
ｚのクロックにより、１画像分の映像データを形成する
ようにシャフリングメモリ６に書き込まれる。
【００５８】Ｉ／Ｏブロック１では、制御ブロック４か
ら供給される１３．５ＭＨｚのクロックによりシャフリ
ングメモリ６から映像データが読み出され、出力映像信
号処理回路１５で、Ｉ／Ｏコントロール信号に基づい
て、コンポジットデータが形成されると共に、アナログ
化されて外部に出力される。
【００５９】次に、この記録再生装置において、１３９
４Ｉ／Ｆを用いたデータ通信で受信した映像データを、
外部から入力される標準周波数のコンポジット信号にし
たがってモニター出力を行う場合について説明する。
【００６０】まず、位相比較器２９では１３９４Ｉ／Ｆ
処理回路３１を介して供給される１３９４Ｉ／Ｆ送信側
フレームパルスがマルチプレクサ３２を介して供給さ
れ、ＦＰカウンタ２４からのフレームパルスと比較し、
その結果が１３．５ＭＨｚクロック発振回路２１に供給
されて位相が合う方向に制御される。
【００６１】またＶｉｄｅｏ−Ｉｎから入力されたコン
ポジット信号は、同期分離回路１６で同期信号が抽出さ
れ、垂直および水平同期分離回路１７に供給される。垂
直および水平同期分離回路１７で同期信号を垂直同期信
号および水平同期信号に分離し、Ｉ／ＯＰＬＬ回路１８
で水平同期信号をリファレンスとして、国際無線通信諮
問委会（ＩＴＵ−Ｒ）で勧告されている１３．５ＭＨｚ
のクロックが形成され、マチプレクサ１９を介してＩ／
Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏ
コントロール信号発生回路２０では、Ｉ／Ｏコントロー
ル信号が形成され１３．５ＭＨｚのクロックと共にＩ／
Ｏブロック１に供給される。
【００６２】ＶＳＰブロック２では、入力された１３９
４Ｉ／Ｆ受信データを制御ブロック４から供給される１
８ＭＨｚのクロックにより１３９４Ｉ／Ｆ処理回路３１
で処理して、一旦ＥＣＣメモリ１２に書き込んだ後、Ｖ
ＳＰコントロール信号にしたがって映像データを読み出
し、デフレーム化回路１３を介して逆直交変換回路１４
で逆直交変換処理された後、１８ＭＨｚのクロックによ
り、外部入力制御回路２８からのページ管理にしたがっ
て、１画像分の映像データが形成されるようにシャフリ
ングメモリ６に書き込まれる。
【００６３】Ｉ／Ｏブロック１では、垂直および水平同
期分離回路１７から供給される垂直同期信号を基準に、
制御ブロック４から供給される１３．５ＭＨｚのクロッ
クで、外部入力制御回路２８からのページ管理にしたが
って、シャフリングメモリ６から映像データが読み出さ
れ、出力映像信号処理回路１５で、Ｉ／Ｏコントロール
信号に基づいてコンポジットデータが形成されると共
に、アナログ化されて外部に出力される。
【００６４】この時、シャフリングメモリへの書き込み
基準クロックの１８ＭＨｚクロックと、読み出し基準ク
ロックの１３．５ＭＨｚは非同期のため、上記のように
書き込み周期と読み出し周期のずれにより、読み出しフ
レームで同一フレームの２度読みやドロップフレームが
発生する。しかし、１３９４Ｉ／Ｆ受信データをモニタ
ー出力しつつ、テープヘの記録を行う場合においては、
モニター出力側において同一フレームの２度読みやドロ
ッブフレームが発生しても、ＤＲＰブロック３に供給さ
れる４１．８５ＭＨｚクロックは、フレームパルスを作
成する１８ＭＨｚクロックの基となった、１３．５ＭＨ
ｚクロック発振回路２１からの１３．５ＭＨｚクロック
にロックしているため、位相がずれることがなく、同一
フレームの２度読みやドロップフレームの無い正常なテ
ープ記録が行える。
【００６５】なお、図１では一例として、標準周波数の
外部入力コンポジット信号からの水平同期信号にロック
した１３．５ＭＨｚクロックを、シャフリングメモリ６
からの読み出し基準クロックとして用いたが、他にも１
３．５ＭＨｚのクリスタル発振を用いる方法や、外部入
力コンポジット信号のバーストロックを用いて１３．５
ＭＨｚクロックを生成する方法等でも、安定したモニタ
ー映像出力を行う上で十分な、精度の安定した１３．５
ＭＨｚクロックを得ることができる。
【００６６】ここで、外部入力制御回路２８について図
５および図６を用いて説明する。
【００６７】図５は、外部入力制御回路２８の詳細な構
成を示すブロック図である。
【００６８】同図において、４１はフレーム長判定回
路、４２はリファレンスベージ生成回路、４３はマルチ
プレクサである。
【００６９】図６は、外部入力制御回路２８における処
理手順を示す図である。
【００７０】フレームパルスがノイズ等や回路同期乱れ
等により、フレーム長が乱れた場合は、以下のようにし
てシャフリングメモリ６のページ管理を行う。なお、１
３９４Ｉ／Ｆ通信での受信時等のフレームパルスのジッ
ターは、ＰＬＬ回路によりクロック数は一定に保たれる
ため、フレーム長乱れとはならない。
【００７１】フレーム長判定回路４１では、入力された
フレームパルスの立ち上がりからフレームのスタートを
検出し、前回のフレーム長を判定する。フレーム長が所
定の長さより長い、または所定の長さより短い場合はエ
ラーフラグを立てる。このエラーフラグに基づいて、リ
ファレンスページ生成回路４２でシャフリングメモリ６
のページ管理を行う。まずフレームスタート時にページ
を確定し、その後は前回のフレーム長判定がエラーでな
い時のみ、リファレンスページを更新する。エラーの場
合はリファレンスページは更新されず、保持される。こ
のリファレンスページは、マルチプレクサ４３により、
記録側リファレンスページと切り替えて出力される。こ
のリファレンスベージを元に書き込みページはフレーム
パルスの先頭で、リファレンスページに１を加えてセッ
トし、読み出しページは外部入力同期の先頭で、リファ
レンスページの値をそのままセットする。
【００７２】このように、リファレンスページはフレー
ムパルスに同期して更新され、書き込みはフレームパル
スにロックした１８ＭＨｚクロックにより書き込まれる
が、読み出しは１８ＭＨｚとは非同期の１３．５ＭＨｚ
クロックにより読み出されるため、フレームパルスの周
波数が変動した場合でも、安定した１３．５ＭＨｚクロ
ックにより揺れのない映像データをモニター出力するこ
とができる。
【００７３】また、フレーム長に異常があった場合、フ
レーム長が正常に戻るまで、即ち、シャフリングメモリ
６に１フレーム分の映像データを正常に書き込むことが
できるまで、書き込み／読み出しページが保持されるの
で、正常な映像データだけを出力することができる。
【００７４】次に、本発明の第２の実施形態を図７を用
いて説明する。
【００７５】図７は、第１の実施形態に係る記録再生装
置を複数台用いて各記録再生装置から映像信号を読み出
して編集する映像編集システムの構成を示すブロック図
である。
【００７６】同図において、６１は映像編集装置、６
２，６３，６４はそれぞれ本実施形態に係る記録再生装
置Ａ，記録再生装置Ｂ，記録再生装置Ｃである。
【００７７】まず、映像編集装置６１から同期信号とし
て標準周波数のコンポジット信号が出力され、記録再生
装置Ａ６２、記録再生装置Ｂ６３、記録再生装置Ｃ６４
に入力される。各記録再生装置Ａ６２，Ｂ６３，Ｃ６４
で再生操作を行うと、映像編集装置６１から入力された
コンポジット信号の垂直・水平同期信号に同期した再生
映像データが、それぞれからコンポジット信号として出
力され、映像編集装置６１に入力される。この時、各記
録再生装置Ａ６２，Ｂ６３，Ｃ６４からの再生映像デー
タ出力は、同期が一致しているため、各種の映像編集作
業を比較的容易に行うことができる。例えば、記録再生
装置Ａ６２の映像データと、記録再生装置Ｂ６３の映像
データとを繋げる場合、フレーム単位での映像データの
切り替え作業によりスムーズに行うことができる。ま
た、例えば、記録再生装置Ｂ６３の映像データと、記録
再生装置Ｃ６４の映像データを合成する場合でも、同期
合わせをする必要が無いので、速やかな映像の合成作業
を行うことができる。
【００７８】なお、本映像編集システムでは、記録再生
装置３台を用いる場合について説明したが、最低２台以
上の複数台用いることができる。
【００７９】上記のごとく、本実施形態の発明によれ
ば、再生時にフレームパルスの周波数に乱れが生じて
も、外部から入力する安定した同期信号およびクロック
にしたがって、乱れのない映像をモニター出力すること
ができる。
【００８０】また、３フレーム分のシャフリングメモリ
を用いることにより、フレームのデータの混在がなく、
さらにフレームページを管理することにより、フレーム
パルスのフレーム長に乱れがあっても正常な映像データ
を出力することができる。
【００８１】また１３９４Ｉ／Ｆのような圧縮ストリー
ムの受信記録時においても、受信データに同期した同期
信号および基準クロックを記録側で用いることにより、
受信フレームパルスの周波数に乱れが生じても、モニタ
ー出力に関係なく、正常な記録を行うことができる。
【００８２】また、本実施形態に係る記録再生装置を最
低２台以上の複数台用い、それぞれに同一の同期信号を
入力することにより、それぞれの再生映像データの同期
を揃えて出力することができる。
【００８３】
【発明の効果】本願請求項１に記載の発明によれば、安
定した読み出し基準クロックを用いてシャフリングメモ
リから映像データを読み出すので、内部フレームパルス
にジッターが生じた場合でもモニター出力映像を乱すこ
となく再生を行うことができる。
【００８４】本願請求項２ないし請求項４に記載の発明
によれば、３フレーム分のシャフリングメモリを用いる
ので、フレームのデータが混在することなく再生が行
え、またフレームパルスが乱れた場合でも、フレームパ
ルスの乱れを検出し、３フレーム分のシャフリングメモ
リのフレームページを管理することにより、正常な映像
データを出力することができ、再生時の画質を高めるこ
とができる。
【００８５】本願請求項５に記載の発明によれば、圧縮
ストリームの受信記録時に、受信フレームパルスおよび
受信フレームパルスにロックした基準クロックに基づく
クロックで記録を行うので、受信フレームパルスにジッ
ターが生じた場合でも、正常に記録を行えると共に、モ
ニター出力映像の画質を高めることができる。
【００８６】本願請求項６に記載の発明によれば、外部
から入力される同期信号に同期して映像データを出力す
ることができるため、本記録再生装置を複数台用い、そ
れぞれに同じ同期信号を与えることができる。
【００８７】本願請求項７に記載の発明によれば、外部
から入力される同期信号に同期して映像データを出力す
ることができるため、本記録再生装置を複数台用い、そ
れぞれに同じ同期信号を与えることで、それぞれの出力
映像データの同期を合わせることができ、映像編集作業
を簡単に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る記録再生装置の
構成を示すブロック図である。
【図２】標準モード・５２５／６０方式の１フレーム分
のメモリ構成を示す図である。
【図３】書き込み周期より読み出し周期が短い場合の、
映像データの２フレーム分および３フレーム分のメモリ
を使用した場合の、書き込みおよび読み出し処理を説明
するための図である。
【図４】書き込み周期より読み出し周期が長い場合の、
映像データの２フレーム分および３フレーム分のメモリ
を使用した場合の、書き込みおよび読み出し処理を説明
するための図である。
【図５】外部入力制御回路２８の詳細な構成を示すブロ
ック図である。
【図６】外部入力制御回路２８における処理手順を示す
図である。
【図７】本発明の第２の実施形態に係る映像編集システ
ムの構成を示すブロック図である。
【図８】従来技術に係る記録再生装置の構成を示すブロ
ック図である。
【符号の説明】
１ Ｉ／Ｏブロック ２ ＶＳＰブロック ３ ＤＲＰブロック ４ 制御ブロック ５ 入力映像信号処理回路 ６ シャフリングメモリ ７ 直交変換回路 ８ フレーム化回路 ９ ＰＴＧメモリ １０ エンコーダ １１ デコーダ １２ ＥＣＣメモリ １３ デフレーム化回路 １４ 逆直交変換回路 １５ 出力映像信号処理回路 １６ 同期分離回路 １７ 垂直および水平同期分離回路 １８ Ｉ／ＯＰＬＬ回路 １９ マルチプレクサ ２０ Ｉ／Ｏコントロール信号発生回路 ２１ １３．５ＭＨｚクロック発振回路 ２２ ４／１ＰＬＬ回路 ２３ 分周器 ２４ フレームパルス生成カクンタ ２５ ＶＳＰコントロール信号発生回路 ２６ ＤＲＰＰＬＬ回路 ２７ ＤＲＰコントロール信号発生回路 ２８ 外部入力制御回路 ２９ 位相比較器 ３０ データマスク回路 ３１ １３９４Ｉ／Ｆ処理回路 ３２ マルチプレクサ ４１ フレーム長判定回路 ４２ リファレンスページ生成回路 ４３ マルチプレクサ ５１ Ｙ信号ＤＣＴブロック ５２ Ｃｒ信号ＤＣＴブロック ５３ Ｃｂ信号ＤＣＴブロック ５４ マクロブロック ５５ スーパーブロック ６１ 映像編集装置 ６２ 記録再生装置Ａ ６３ 記録再生装置Ｂ ６４ 記録再生装置Ｃ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/92 Ｈ０４Ｎ 5/782 Ａ 5/91 Ｎ 5/92 Ｈ Ｆターム(参考） 5C018 AA05 AB10 HA05 5C053 FA14 FA20 FA22 FA27 GA10 GB10 GB21 HA01 HC01 KA01 KA06 KA07 KA18 KA24 KA25 LA07 5D044 AB07 BC01 CC03 DE33 DE83 EF03 FG10 FG18 GK07 GM12 GM19 GM26 HL11

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 映像データを記録・再生する記録再生装
    置において、 メモリと、映像データに同期した書き込み基準クロック
    および同期信号にしたがって前記メモリに映像データを
    書き込む書き込み手段と、前記書き込みクロックとは非
    同期の安定化された読み出し基準クロックおよび同期信
    号にしたがって前記メモリから映像データを読み出す読
    み出し手段とを備えることを特徴とする記録再生装置。
  2. 【請求項２】 請求項１に記載の記録再生装置におい
    て、 前記メモリは、少なくとも映像データの３フレーム分の
    容量を有し、前記メモリのフレームベージを管理するペ
    ージ管理手段を備え、前記ページ管理手段にしたがって
    前記書き込み手段により書き込まれた映像データを、前
    記ページ管理手段による同一フレームの２度読みまたは
    フレームドロップにしたがって上記読み出し手段で読み
    出すことを特徴とする記録再生装置。
  3. 【請求項３】 請求項２に記載の記録再生装置におい
    て、 前記ページ管理手段は、映像データのフレームパルスの
    フレーム長が所定の長さの範囲にあるか否かを検出する
    検出手段と、前記検出手段によりフレーム長が前記所定
    の長さの範囲にないことを検出した時は、前記メモリの
    書き込みおよび読み出しベージを保持するように制御す
    る保持手段とを備えることを特徴とする記録再生装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれか１つ
    の請求項に記載の記録再生装置において、 前記メモリは記録時と再生時において共用されることを
    特徴とする記録再生装置。
  5. 【請求項５】 請求項１ないし請求項４のいずれか１つ
    の請求項に記載の記録再生装置において、 インターフェース（Ｉ／Ｆ）を介して受信した圧縮スト
    リームを受信データに同期した基準クロックに基づくク
    ロックで記録処理する手段とを備えていることを特徴と
    する記録再生装置。
  6. 【請求項６】 請求項１ないし請求項５のいずれか１つ
    の請求項に記載の記録再生装置において、 前記読み出し手段で用いられる読み出し基準クロックお
    よび同期信号の内少なくともどちらか一方は、当該記録
    再生装置の外部から供給されることを特徴とする記録再
    生装置。
  7. 【請求項７】 複数台の請求項１ないし請求項５のいず
    れか１つの請求項に記載の記録再生装置と、前記複数台
    の記録再生装置のそれぞれのメモリから映像データを読
    み出して編集する映像編集装置とを備え、前記メモリか
    らの映像データの読み出し側基準クロックおよび同期信
    号を共通化し、前記各記録再生装置からの出力映像を同
    期化したことを特徴とする映像編集システム。
JP2000174303A 2000-06-09 2000-06-09 記録再生装置 Expired - Fee Related JP3569205B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000174303A JP3569205B2 (ja) 2000-06-09 2000-06-09 記録再生装置
US10/276,255 US7295768B2 (en) 2000-06-09 2001-03-27 Recording and reproducing apparatus
US12/588,121 USRE43897E1 (en) 2000-06-09 2001-03-27 Recording and reproducing apparatus
EP01915847A EP1292139A4 (en) 2000-06-09 2001-03-27 RECORDER / PLAYBACK DEVICE
KR10-2002-7016737A KR100499597B1 (ko) 2000-06-09 2001-03-27 기록 재생 장치
PCT/JP2001/002489 WO2001095622A1 (fr) 2000-06-09 2001-03-27 Appareil d'enregistrement/lecture
CNB018040209A CN1226874C (zh) 2000-06-09 2001-03-27 记录和再现装置
MYPI20011580 MY137731A (en) 2000-06-09 2001-04-03 Recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000174303A JP3569205B2 (ja) 2000-06-09 2000-06-09 記録再生装置

Publications (2)

Publication Number Publication Date
JP2001359040A true JP2001359040A (ja) 2001-12-26
JP3569205B2 JP3569205B2 (ja) 2004-09-22

Family

ID=18676370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174303A Expired - Fee Related JP3569205B2 (ja) 2000-06-09 2000-06-09 記録再生装置

Country Status (7)

Country Link
US (2) US7295768B2 (ja)
EP (1) EP1292139A4 (ja)
JP (1) JP3569205B2 (ja)
KR (1) KR100499597B1 (ja)
CN (1) CN1226874C (ja)
MY (1) MY137731A (ja)
WO (1) WO2001095622A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718375B2 (ja) * 1999-06-30 2005-11-24 シャープ株式会社 記録再生装置
JP2006517361A (ja) * 2003-01-06 2006-07-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタルレコーディング機器におけるオーディオ／ビデオ信号の同期安定性向上方法および装置
TW201021821A (en) * 2008-12-10 2010-06-16 Fl Dauern Res Inc Formulations and methods for maintaining normal levels of catecholamines, glucocorticoids, androsteroids and their related hormones
CN103531246B (zh) * 2013-10-31 2016-10-05 西安紫光国芯半导体有限公司 快速以读代写的存储器纠错方法
CN115943624A (zh) * 2021-08-03 2023-04-07 京东方科技集团股份有限公司 图像数据传输装置、方法、电子设备、介质和显示系统

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193383A (ja) * 1986-02-20 1987-08-25 Kokusai Denshin Denwa Co Ltd <Kdd> 動画像信号伝送方式
US5121392A (en) * 1990-02-21 1992-06-09 Alcatel Network Systems, Inc. Synchronous to non-synchronous data line pair interface apparatus
JP2948881B2 (ja) 1990-07-26 1999-09-13 大阪瓦斯株式会社 注入装置
JPH0486381U (ja) * 1990-11-30 1992-07-27
TW223690B (ja) * 1991-02-13 1994-05-11 Ampex
JPH0536219A (ja) * 1991-07-31 1993-02-12 Matsushita Electric Ind Co Ltd 記録再生装置
KR950007876B1 (ko) 1992-12-12 1995-07-20 엘지전자주식회사 디지탈 브이 씨 알의 영상 데이타 기록 회로
JPH06189194A (ja) * 1992-12-17 1994-07-08 Pioneer Electron Corp 映像合成装置
US5477397A (en) * 1993-02-23 1995-12-19 Matsushita Electric Corporation Of America Digital high definition television receiver with features that facilitate trick-play modes on a digital VCR
DE69426584T2 (de) * 1993-08-06 2001-06-13 Lg Electronics Inc., Seoul/Soul Einrichtung zur Umsetzung der Vollbildfrequenz
GB2281835B (en) 1993-09-08 1998-04-22 Sony Uk Ltd Method and apparatus for synchronising video signals
US5568165A (en) * 1993-10-22 1996-10-22 Auravision Corporation Video processing technique using multi-buffer video memory
DE4422615A1 (de) * 1994-06-28 1996-01-04 Philips Patentverwaltung Bildwiedergabeanordnung
JPH08126014A (ja) 1994-10-26 1996-05-17 Sony Corp 画像信号処理方法及び画像信号処理装置
JP3541484B2 (ja) * 1995-02-13 2004-07-14 ソニー株式会社 再生装置、記録装置
US5579060A (en) * 1995-03-15 1996-11-26 Elbex Video, Ltd. Data transmitter for selectively transmitting data to receivers via transmission lines switched on or over in synchronization with an external synchronizing signal
US5926602A (en) * 1995-07-13 1999-07-20 Sanyo Electric Co., Ltd. Time-base corrector circuit capable of adding color burst signal to output signal based on kind of input video signal
JP3570785B2 (ja) 1995-07-18 2004-09-29 株式会社ルネサステクノロジ 動画像伸張再生方法および装置
KR100485460B1 (ko) 1995-12-15 2006-08-31 마쯔시다덴기산교 가부시키가이샤 디지탈 이미지 신호 기록 및 재생 장치, 패킷 통신 인터페이스 회로, 및 패킷 통신 장치
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
KR0178756B1 (ko) 1996-06-29 1999-04-15 김광호 셔플을 위한 최적의 메모리 제어방법 및 그 장치
KR100256443B1 (ko) * 1996-08-16 2000-06-01 윤종용 멀티 미디어 디스플레이 장치
US5933155A (en) * 1996-11-06 1999-08-03 Silicon Graphics, Inc. System and method for buffering multiple frames while controlling latency
JPH10276396A (ja) 1997-03-28 1998-10-13 Sony Corp ディジタルビデオ信号記録再生装置およびその方法
US6061399A (en) * 1997-05-28 2000-05-09 Sarnoff Corporation Method and apparatus for information stream frame synchronization
US6108487A (en) 1997-07-31 2000-08-22 Sony Corporation Shuffle encoded video data recording and reproduction
KR100247978B1 (ko) * 1997-08-08 2000-03-15 윤종용 픽쳐 디코딩 동기화 회로 및 그 방법
US6034731A (en) * 1997-08-13 2000-03-07 Sarnoff Corporation MPEG frame processing method and apparatus
US6571054B1 (en) * 1997-11-10 2003-05-27 Nippon Telegraph And Telephone Corporation Method for creating and utilizing electronic image book and recording medium having recorded therein a program for implementing the method
KR100331564B1 (ko) * 1999-03-23 2002-04-06 윤종용 영상 신호의 흔들림 보정 장치 및 방법
US6330286B1 (en) * 1999-06-09 2001-12-11 Sarnoff Corporation Flow control, latency control, and bitrate conversions in a timing correction and frame synchronization apparatus
JP3718375B2 (ja) 1999-06-30 2005-11-24 シャープ株式会社 記録再生装置
EP1264476B1 (en) * 2000-03-17 2004-05-26 Thomson Licensing S.A. Method and apparatus for simultaneous recording and displaying two different video programs

Also Published As

Publication number Publication date
EP1292139A1 (en) 2003-03-12
WO2001095622A1 (fr) 2001-12-13
USRE43897E1 (en) 2013-01-01
CN1226874C (zh) 2005-11-09
MY137731A (en) 2009-03-31
US7295768B2 (en) 2007-11-13
KR100499597B1 (ko) 2005-07-07
KR20030010675A (ko) 2003-02-05
US20030123842A1 (en) 2003-07-03
EP1292139A4 (en) 2004-11-10
CN1429453A (zh) 2003-07-09
JP3569205B2 (ja) 2004-09-22

Similar Documents

Publication Publication Date Title
US20060280480A1 (en) Data processing device and data recording method
JP3825677B2 (ja) ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法
KR100693233B1 (ko) 데이터 기록 재생 장치
JP3569205B2 (ja) 記録再生装置
JP2001509940A (ja) 第一のビット伝送速度を有する第一の情報信号、及びこの第一のビット伝送速度よりも大きい第二のビット伝送速度を有する第二の情報信号の記録及び再生
JPS6298996A (ja) クロマ信号位相補正回路
US20060132651A1 (en) Frame synchronizer, optical disk device, information recording/reproducing apparatus, and signal synchronizing method
KR100469878B1 (ko) 기록 재생 장치
JP3151114B2 (ja) 映像信号処理装置
JP4157795B2 (ja) 映像デジタル記録再生装置
JP2001268525A (ja) タイムベースコレクタ回路
JP4011685B2 (ja) 信号処理装置
JPH0723341A (ja) 信号同期装置
JPH10222935A (ja) 記録装置
JP2003319338A (ja) 信号処理装置、およびこれを用いた記録装置と再生装置
JP3055402B2 (ja) 映像信号処理装置
JPH11296986A (ja) ディジタル信号の記録及び再生装置
JPH01174083A (ja) 映像信号の時間軸補正装置
JPH01185086A (ja) タイムベースコレクタ
JPS6110378A (ja) 映像信号の時間軸補正装置
JP2000333127A (ja) 信号処理回路
JPH0728432B2 (ja) 映像信号の時間軸補正装置
JPH089332A (ja) ディジタルデータ記録再生装置
JPH0453067A (ja) 時間軸補正回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees