JPS6238717B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、楽音信号などの時間長はそのまゝで
周波数スペクトルを圧縮又は伸長して任意の帯域
に変換する装置に関する。

例えば楽音信号の時間長は変えないで周波数ス
ペクトルを圧縮又は伸長する装置として、アナロ
グ・シフトレジスタの様な遅延装置例えばB.B.D
と呼ばれるものを２個用い、これに対し交互に書
き込み及び読み出しを行なつて信号処理をするも
のがある。第１図は、その概略を示すブロツク図
である。図において、１は入力端子、２は低域通
過フイルタ、３及び４はそれぞれＮ個のメモリ・
セルを有するアナログ・シフトレジスタ（以下
「ASR」と略称する。）、５は制御回路、６はスイ
ツチである。又７は低域通過フイルタ、８はスイ
ツチ、９は制御回路である。

ここで、低域通過フイルタ２は、制御回路５よ
りASR３及び４に加えられる駆動クロツク・パ
ルスの周波数以下に信号の帯域を制限して信号と
の干渉を防ぐためのものである。制御回路５は、
書き込みクロツク・パルスｆ_Wと読み出しクロツ
クパルスｆ_Rを所定時間Ｔ毎に切換えてASR３が
書き込みのときはASR４が読み出し、３が読み
出しのときは４が書き込む操作を交互に行なわせ
る駆動パルスを発生すると共に、スイツチ６を駆
動するパルスを発生し、他の制御回路９への制御
信号を出力する。スイツチ６は、ASR３の読み
出し期間中３側に倒れ、ASR４の読み出し期間
中４側に倒れる。ここで書き込み及び読み出しク
ロツクパルスｆ_W及びｆ_Rの周波数をそれぞれｆ_W
及びｆ_Rとし、ｆ_W／ｆ_R＝ｋとすると、ｋ＞１で
周波数スペクトルは圧縮（ピツチダウン）され、
ｋ＜１で伸長（ピツチアツプ）される。スイツチ
６は、制御回路５からの駆動パルスにより、
ASR３及び４から読み出し信号のみを出力する
よう制御される。７は、ASR３及び４へ加えら
れる駆動クロツク・パルスの残留分を除去するた
めの低域通過フイルタである。

第２図は、第１図のフイルタ７の出力信号の時
間軸上における変化を示す波形図である。第２図
Ａは入力原波形を示す。ここで、Ｔは、フレーム
周期で、一般に周波数ｆ_Wで書き込むと情報が丁
度Ｎ個のメモリ・セルのすべてに書き込まれる、
つまりＴ＝Ｎ／ｆ_Wとなるように設定される。第
２図Ｂはｋ＞１即ち圧縮の場合の波形、第２図Ｃ
はｋ＜１即ち伸長の場合の波形を示す。これらの
波形は、接続点で不連続となつており大きなクリ
ツク雑音を発生する。この不連続波形による大き
なノイズを除去するため、第１図のスイツチ８で
不連続点近傍の両側のゼロクロス点を制御回路９
により検出してオン・オフする。スイツチ８の制
御パルスは、低域通過フイルタ７の出力信号と制
御回路５からの制御信号から作られる。この制御
パルスでスイツチ８を上記両側のゼロクロス点間
でオン・オフすることにより、信号はゼロクロス
点で接続され、出力端子１０における出力は第２
図B′及びC′に示す様な波形となる。

この処理により不連続によつて発生するクリツ
ク雑音は除去できるが、時間軸上でブランキング
（無音区間）を生ずるためにインパルス性ノイズ
を発生する。これは信号に無音区間に相当する期
間だけゼロ・レベルとなるパルス（すなわち方形
波）を乗じたことに相当するためである。

この様な欠点を改良する為第３図の様な圧縮伸
長回路が考えられている。

図において第１図と対応する部分には同じ符号
を付してある。第４図は、第３図のものの動作を
示す波形図である。第３図において、，，…
…は、第４図の波形ａ，ｂ，……，ｈが現われ
る個所を示す。本例においては、制御回路５は、
ASR３及び４に対する書き込み及び読み出しク
ロツク・パルスｆ_W及びｆ_Rの外に、積分回路１３
及び１４に対する読み出し時間Ｔの間高レベルと
なる制御信号を出力する。積分回路１３及び１４
は、CRから成る低域通過フイルタないし積分回
路で、ｄ及びｅの如く制御回路５からの制御信号
（方形波）の高調波成分を除去する作用をする。
この積分された制御信号は、それぞれ乗算器１１
及び１２でASR３及び４の出力信号に乗ぜられ
る。この信号は、次段の加算器１５で加えられ、
低域通過フイルタ７を経て出力端子１０より出力
される。乗算器１１及び１２は、第１図のスイツ
チ６と同様の役目をしている。第４図において、
ａは入力原波形、ｂ及びｃは圧縮の場合における
ASR３及び４の出力波形、ｄ及びｅは積分回路
１３及び１４の出力波形、ｆ及びｇは乗算器１１
及び１２の出力波形、ｈは加算器１５の出力波形
を示す。この波形ｈから分る様に、上記の様に処
理することにより、ブランキング区間がなくなつ
て波形の連続性がよくなり、インパルス性ノイズ
が非常に低減される。しかし、この方法は、フレ
ーム周期Ｔの全幅に亘つてｂ及びｃの信号を読み
出して差支えのない圧縮（ピツチダウン）の場合
には上述の様な真所が発揮出来るが、伸長の場合
には第１図の場合と同様に出力信号に欠落期間を
生ずる。

本発明は伸長の場合にも信号の欠落を生じない
圧縮伸長装置を提供するもので、以下実施例に従
つて詳細に説明する。

第５図は本発明の一実施例である。図におい
て、第１図及び第３図と対応する部分には同一又
は類以の符号を付してある。入力信号は、入力端
子１より低域通過フイルタ２を経て第３図と同様
のASR３，４及び本発明において新たに追加す
るASR３０に印加され、ASR３及び４の出力は
スイツチ６で読み出し信号のみを出力される。こ
のスイツチ６及びASR３０の出力信号に次段の
乗算器１１及び１２で積分回路１３及び１４から
の制御信号が掛け合わされ、次の加算器１５で加
算され低域通過フイルタ７を経て出力端子１０に
出力される。一方、１６は、主発振器でそれぞれ
制御回路２５及び３５と分周回路１７にクロツク
信号を出力する。分周回路１７は、クロツク信号
を分周して周期Ｔ／２のパルスを遅延回路２０、1/2 分周期であるフリツプ・フロツプ回路２３及びナ
ンドゲート２１に供給する。遅延回路２０の出力
は制御回路３５及びナンドゲート２１に加えられ
る。フリツプ・フロツプ回路２３の出力パルス
（周期Ｔ）は、制御回路２５及びスイツチ６に加
えられ書き込みと読み出しの制御に使われる。制
御回路２５及び３５は、主発振器１６からのクロ
ツク信号を分周して所定の書き込み及び読み出し
クロツク・パルスを発生し、これらを上記のフリ
ツプフロツプ回路２３及び遅延回路２０からの周
期Ｔ／２のパルスにより交互に切換えASR３，４及び ３０を駆動する。ナンドゲート２１の出力は直接
及びインバータ２２を介してそれぞれ積分回路１
３及び１４に加えられる。ASR３０は、書き込
み及び読み出しの周期が半フレーム周期（Ｔ／２）と なるのでメモリ・セル数をＮ／２とするか又はクロツ ク・パルスの周波数を２倍にするかのいずれでも
よいが、一般的には、経済的なＮ／２のメモリ・セル を採用し、クロツク・パルスの周波数はASR３
及び４と同一に設定する。

第６図は、第５図のものの動作説明用波形図で
ある。第５図における〜は、第６図ａ〜ｅに
示す波形が現われる個所を示す。第６図ａは分周
回路１７の出力波形で、第６図ｂはこれより遅延
回路２０によりΔだけ遅れた信号波形を示す。し
たがつて、制御回路３５は第６図ｂのパルスに同
期してASR３０の書き込み及び読み出しを制御
する。一方、第６図ａの信号はフリツプ・フロツ
プ回路２３で1/2分周されて第６図ｅに示す波形
となり、制御回路２５でASR３及び４の書き込
み及び読み出しを制御する。又、第６図ａと第６
図ｂのナンドを取ることにより第６図ｄの波形が
ナンド回路２１の出力に、更にこの出力をインバ
ータ２２に通すことにより第６図Ｃの波形が得ら
れる。

次に、遅延量Δの設定の仕方を説明する。第７
図は、第５図のものを伸長動作させる場合のタイ
ム・チヤートで、３，４及び３０はそれぞれ
ASR３，４及び５の動作を図示するものであ
る。いま、伸長率を１／Ｋとすると、第７図３に示す ように、ASR３の読み出し出力はKTの期間に短
縮されて現われ、この区間のみ取り出すとブラン
キング区間t₄t₅は（１−Ｋ）Ｔとなる。ここに、
時刻t₁でASR３は読み出し出力を得ることが出来
る期間となり時刻t₃で読み出し出力を得ることが
出来る期間を完了する。ここで、t₁〜t₅間がフレ
ーム周期Ｔに相当する。また、第７図４に示すよ
うに、時刻t₁でASR４は書き込み期間となり時刻
t₅で読み出し期間となる。第７図３０はASR３０
の読み出し期間Ｔ／２（遅延回路２０の出力のフレー ム周期がＴ／２だから。）のうち読み出し出力を得る ことが出来る期間は短縮されてKT／２となるこ
とを示しており、３０は、時刻t₁からΔだけ経過
した時刻t₂で書き込みを開始し、Ｔ／２経た時刻
t₃から読み出すと時刻t₆で読み出し出力を得るこ
とが出来る期間を完了する。このとき、時間的な
対称性を考慮してt₂〜t₃＝t₄〜t₅とすると、Δ＝Ｋ／４ Ｔ（Ｋ≧２／３）となる。したがつて、遅延回路２０ の遅延量Δを伸長率に応じて可変とすれば、
ASR３及び４の読み出し出力のブランキング区
間t₃〜t₅をASR３０の出力でカバーしたブランキ
ング区間のない信号を得ることができる。

以下ASR３，４及び３０から出力を読み出す
タイミングについて第７図に従つて説明する。第
７図において、１３及び１４は、第６図ｄ及びｃ
の波形に積分回路１３及び１４により積分処理し
た制御信号で、これを乗算器１１，１２で信号に
掛け合わせ、それぞれ読み出し出力を得ることの
出来る期間のうちASR３及び４から，，
……の縦続信号とASR３０から，，……
の縦続信号を得る。これを加算器１５で加算する
ことにより、プランキング区間のないインパルス
性ノイズの低減された処理信号を得ることが出来
る。第８図（圧縮）においても、同様にして、ブ
ランキング区間のないインパルス性ノイズの低減
された処理信号が得られる。ただし、圧縮の場合
は、３及び４の出力信号の読み出し期間はフレー
ム周期Ｔと一致し、スイツチ６の出力信号にブラ
ンキング区間が発生しないので、遅延量Δは任意
に選択しうる。またブランキング期間を発生しな
いことから、ASR３０の出力を用いず、ASR３
と４のみで、制御信号のパルス幅をＴとして、第
６図ｅの波形とこの反転波形を用いて圧縮処理を
することが出来る。

第９図は、上述の様に、伸長の場合のみ第５図
の構成を用い、圧縮の場合にはASR３及び４の
出力を用いるようにした本発明の第２実施例を示
すブロツク図である。本例は、第５図のものに新
たにスイツチS₁，S₂，S₃及びS₄が加えられている
のみであるから詳細な説明は省略するもスイツチ
S₁〜S₄が図の位置にあるとき、第５図と同じ構成
となり伸長動作を行なう。スイツチS₁〜S₄が図と
反対の位置にあるとき、圧縮動作を行なう。この
場合は、スイツチS₁にはASR３の出力が、スイ
ツチS₂にはフリツプ・フロツプ回路２３の出力
が、スイツチS₃にはASR４の出力が、スイツチ
S₄にはフリツプ・フロツプ回路２３の出力の反転
出力が接続される。本例によつても、楽音信号等
の1.5倍までの伸長・圧縮処理を３個のASRを用
いて行なうことができる。

以上説明したとおり、本発明によれば、楽音信
号等の伸長・圧縮処理において合成出力にブラン
キング区間を発生しないのでインパルス性ノイズ
の発生を低減することができ、しかも、合成出力
の各切換わり時刻付近において漸増及び漸減的に
切換わるので、従来にない高音質を得ることが出
きる。

【図面の簡単な説明】

第１図は従来例を示すブロツク図、第２図は第
１図のものの動作を示す波形図、第３図は他の従
来例を示すブロツク図、第４図は第３図のものの
動作を示す波形図、第５図は本発明の第１実施例
を示すブロツク図、第６図は第５図のものの動作
を示す波形図、第７図は第５図のものの伸長動作
を示す全体のタイム・チヤート、第８図は第５図
のものの圧縮動作を示す全体のタイム・チヤー
ト、第９図は本発明の第２実施例を示すブロツク
図である。 ３，４，３０……アナログ・シフトレジスタ、
２５，３５……制御回路、１５……加算器、１
３，１４……積分回路。

Claims (1)

【特許請求の範囲】
1. １ 入力信号の周波数スペクルの圧縮及び伸長を
   くり返し行う第１のアナログシフトレジスタと、
   上記圧縮及び伸長を入れ替えた順序で上記入力信
   号の周波数スペクトルの圧縮及び伸長をくり返し
   行う第２のアナログシフトレジスタと、上記圧縮
   及び伸長の周期の半分の周期で上記入力信号の周
   波数スペクルを圧縮及び伸長する第３のアナログ
   シフトレジスタと、該第３のアナログシフトレジ
   スタの出力信号のうちの伸長期間が上記第１及び
   第２のアナログシフトレジスタの出力信号の互い
   に隣接する伸長期間にまたがる様に上記第３のア
   ナログシフトレジスタの圧縮及び伸長サイクルの
   位相を定める手段と、上記第１、第２及び第３の
   アナログシフトレジスタの出力信号のうち伸長期
   間のみを取り出して合成出力を得る合成手段とを
   有することを特徴とする周波数スペクトル圧縮伸
   長装置。