JPH07170201A - インターリーブ回路 - Google Patents

インターリーブ回路

Info

Publication number
JPH07170201A
JPH07170201A JP31380793A JP31380793A JPH07170201A JP H07170201 A JPH07170201 A JP H07170201A JP 31380793 A JP31380793 A JP 31380793A JP 31380793 A JP31380793 A JP 31380793A JP H07170201 A JPH07170201 A JP H07170201A
Authority
JP
Japan
Prior art keywords
data
parallel
shift registers
shift register
stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31380793A
Other languages
English (en)
Inventor
Naoki Mitsuya
直樹 光谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31380793A priority Critical patent/JPH07170201A/ja
Publication of JPH07170201A publication Critical patent/JPH07170201A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】イターリーブ回路において、複数個のシフトレ
ジスタで構成することによりデータの書き込み/読み出
し用メモリを必要としない。 【構成】入力端子1に入力された入力データをN段(N
は2以上の自然数)のシフトレジスタ3によりシリアル
/パラレル変換し、N段のパラレル変換されたそれぞれ
のデータにN−1個のシフトレジスタ5−1〜5−(N
−1)で段数M〜M(N−1)分の遅延を与え、さらに
N段のシフトレジスタ6によりパラレル/シリアル変換
している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はインターリーブ回路に関
し、特にデジタル変調回路において必要とされるインタ
ーリーブ回路に関する。
【0002】
【従来の技術】従来のインターリーブ回路は、例えば特
開昭59−154836号に示されるようにメモリによ
り構成されている。
【0003】図4は、従来のインターリーブ回路の一例
である。スイッチ9はデータの書き込み切り替えスイッ
チ、スイッチ10はデータの読み出し切り替えスイッチ
で、メモリ11、メモリ12のデータの書き込み/読み
だしの切り替えを行う。制御回路13はメモリ11、メ
モリ12のアドレスの設定、書き込み/読み出しの切り
替え制御を行う。
【0004】本図により以下に動作を説明する。スイッ
チ9がメモリ11に、スイッチ10がメモリ12に切り
替わると入力データの1フレーム分がメモリ11に書き
込まれ、1フレーム分のデータがメモリ12から読み出
され出力データとなる。この時、制御回路13はメモリ
11に対し書き込みアドレス、メモリ12に対し読み出
しアドレスを与えている。1フレーム分のデータの書き
込み/読み出しが終わると、スイッチ9がメモリ12
に、スイッチ10がメモリ11に切り替わり入力データ
の1フレーム分がメモリ12に書き込まれ、1フレーム
分のデータがメモリ11から読み出され出力データとな
る。この時、制御回路13はメモリ11に対し読み出し
アドレス、メモリ12に対し書き込みアドレスを与えて
いる。1フレーム分のデータの読み出し/書き込みが終
わると再びスイッチ9がメモリ11に、スイッチ10が
メモリ12に切り替わり、メモリ11が書き込み、メモ
リ12が読み出しとなる。以後書き込み/読み出しが交
互に切り替わり、入力データが1フレーム毎インターリ
ーブされ出力データとして得られることになる。
【0005】図5はメモリ内部のデータの書き込み方
向、読み出し方向の1例である。図では、アドレス8ビ
ット、1フレーム256バイト、インターリーブの深さ
4であり、書き込み時のアドレスと読み出し時のアドレ
スを切り替えることによりデータのインターリーブを行
っている。
【0006】
【発明が解決しようとする課題】従来のインターリーブ
回路では、メモリを数個使うため複数のメモリの読み込
み書き込みを制御しなければならず、その際データの読
み込み/書き込みスイッチ切替とのタイミングをとるの
が難しい欠点があった。特に、高速データ信号のインタ
ーリーブ回路においては、短時間の切替タイミング処理
が必要となるため、タイミング補正が必要となる欠点が
あった。
【0007】
【課題を解決するための手段】本発明のインターリーブ
回路は、入力データをN(Nは2以上の自然数)段パラ
レルデータに変換するシフトレジスタと、前記N段パラ
レルデータにそれぞれ遅延を与えるN−1個のM〜M*
(N−1)(Mは2以上の自然数)段シフトレジスタ
と、前記遅延されたデータをシリアル変換するN段のシ
フトレジスタと、前記N−1個の遅延用シフトレジスタ
にクロックを与える1/N分周器と、を有する。
【0008】
【実施例】本発明について図面を参照して説明する。
【0009】図1は本発明のインターリーブ回路のブロ
ック図である。
【0010】入力データが入力端子1から入力され、こ
の入力データはシリアル/パラレル変換シフトレジスタ
3によりN段パラレル変換される。このシフトレジスタ
3は、クロック入力端子2から入力される高速クロック
信号fc(Hz)により読み込まれ、N分周回路4によ
り1/Nとなったクロック信号fc/N(Hz)をクロ
ック信号とするN段の並列信号を出力する。さらにこの
N段パラレル変換されたデータは、それぞれのデータに
遅延を与えるN−1個のシフトレジスタ5−1〜5−
(N−1)へ入力される。このシフトレジスタ5−1〜
5−(N−1)の段数はそれぞれM〜M*(N−1)段
である。またこれらシフトレジスタは前記fc/N(H
z)をクロック信号として動作している。シフトレジス
タ5−1〜5−(N−1)により遅延されたN段パラレ
ルデータはパラレル/シリアル変換シフトレジスタ6に
入力される。シフトレジスタ6の出力データは入力端子
1の入力データをインターリーブしたデータとして出力
端子7から出力される。この際、N段パラレルデータの
クロック周波数はfc/N(Hz)であったがシフトレ
ジスタ6をクロック信号fcにて再度動作させることに
よりデータ入力と同一速度のデータ出力が得られる。
【0011】今、端子1に入力される入力データ系列が
……a(−1),a(0),a(1),a(2)……と
するとN=4とするときのシフトレジスタ3の出力デー
タは図2に示すとおりとなる。
【0012】本図において、左側のデータ列a(−
8),a(−7),a(−6),a(−5)から順次シ
フトレジスタ3の出力データとして出力されている。
【0013】この出力データがM=2とするシフトレジ
スタ5−1,5−2,5−3により2段,4段,6段の
シフトレジスタを通ることにより遅延され、その時の出
力データを図3に示す。本図において、各データの間隔
は、7(2×4−1)となっておりまた、データ列a
(−29),a(−22),a(−15),a(−8)
から順次出力されることになる。
【0014】以上はN=4,M=2の場合について説明
したが、一般についても同様に適用でき、以下の通りと
なる。
【0015】図1の回路構成によると、インターリーブ
の深さDは D=N (1) インターリーブの間隔Lは L=(N−1)+(M−1)*N =N*M−1 (2) となる。また、入力端子1の入力データを {a(n)} (n=0,1,2……) (3) とすると出力端子7から得られる出力データは a(k),a(k+N*M−1),a(k+2*(N*M−1)) …… a(k+(N−1)*(N*M−1)) (k=0,1,2……) (4) となる。
【0016】以上説明したごとく本発明は、N段のシリ
アル/パラレル変換シフトレジスタ3、遅延シフトレジ
スタ5−1〜5−(N−1)、N段のパラレル/シリア
ル変換シフトレジスタ6、の3種類のシフトレジスタで
インターリーブ回路を構成している。
【0017】また、デインターリーブ回路は、本発明の
インターリーブ回路と逆操作をすることにより容易に実
現可能である。
【0018】
【発明の効果】以上説明したように、本発明は、シリア
ル/パラレル変換シフトレジスタ、遅延シフトレジス
タ、パラレル/シリアル変換シフトレジスタ、の3種類
のシフトレジスタでインターリーブ回路を構成する点に
ある。
【0019】これにより、メモリを必要とせずにインタ
ーリーブ回路を構成できるという効果を有する。
【図面の簡単な説明】
【図1】本発明によるインターリーブ回路のブロック図
である。
【図2】本発明のインターリーブ回路のシフトレジスタ
3の出力データである。
【図3】本発明のインターリーブ回路のシフトレジスタ
6の入力データである。
【図4】従来のインターリーブ回路の1例である。
【図5】図4に示した従来の回路図でのインターリーブ
回路の例である。
【符号の説明】
1 データ入力端子 2 クロック入力端子 3 シリアル/パラレル変換シフトレジスタ 4 クロック分周器 5 遅延シフトレジスタ 6 パラレル/シリアル変換シフトレジスタ 7 データ出力端子 8 クロック出力端子 9 データ入力端子 10 データ出力端子 11 メモリ 12 メモリ 13 制御回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力データをN(Nは2以上の自然数)
    段パラレルデータに変換するシフトレジスタと、前記N
    段パラレルデータにそれぞれ遅延を与えるN−1個のM
    〜M*(N−1)(Mは2以上の自然数)段シフトレジ
    スタと、前記遅延されたデータをシリアル変換するN段
    のシフトレジスタと、前記N−1個の遅延用シフトレジ
    スタにクロックを与える1/N分周器と、を有すること
    を特徴とするインターリーブ回路。
JP31380793A 1993-12-14 1993-12-14 インターリーブ回路 Pending JPH07170201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31380793A JPH07170201A (ja) 1993-12-14 1993-12-14 インターリーブ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31380793A JPH07170201A (ja) 1993-12-14 1993-12-14 インターリーブ回路

Publications (1)

Publication Number Publication Date
JPH07170201A true JPH07170201A (ja) 1995-07-04

Family

ID=18045757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31380793A Pending JPH07170201A (ja) 1993-12-14 1993-12-14 インターリーブ回路

Country Status (1)

Country Link
JP (1) JPH07170201A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476738B1 (en) 1998-12-21 2002-11-05 Nec Corporation Block interleave circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit
JPS5753805A (ja) * 1980-09-16 1982-03-31 Toshiba Corp Dejitarushingoshorisochi
JPS5753807A (en) * 1980-09-16 1982-03-31 Toshiba Corp Processsor of digital signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit
JPS5753805A (ja) * 1980-09-16 1982-03-31 Toshiba Corp Dejitarushingoshorisochi
JPS5753807A (en) * 1980-09-16 1982-03-31 Toshiba Corp Processsor of digital signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476738B1 (en) 1998-12-21 2002-11-05 Nec Corporation Block interleave circuit

Similar Documents

Publication Publication Date Title
JP2576366B2 (ja) 可変遅延バッファ回路
JPH0534746B2 (ja)
JPS60171833A (ja) 文字信号用波形等化器
JPH07170201A (ja) インターリーブ回路
JPS63108566A (ja) デイジタルミユ−テイング回路
JPS5843934B2 (ja) シンゴウヘンカンソウチ
JP2871688B2 (ja) ディジタル信号の多重化回路と多重分離回路
JP2703771B2 (ja) デインタリーブ回路
SU1095397A1 (ru) Преобразователь двоичного сигнала в балансный п тиуровневый сигнал
JP2853203B2 (ja) 音声信号遅延装置
JPS6347300B2 (ja)
JPH02114732A (ja) フレーム変換回路
JPS6238717B2 (ja)
KR0155734B1 (ko) 디지탈 신호처리방법 및 장치
JPS61242432A (ja) フレ−ムアライナ
JPS59223020A (ja) 信号変換回路
JPH05235770A (ja) D/a変換装置
JPH06196966A (ja) 移動平均フィルタ
KR19980027537A (ko) 마이콤 인터페이스 장치
JPH04293391A (ja) タイムスロット変換回路
JPH05315971A (ja) シリアル−パラレル変換回路
JPS6242303A (ja) 磁気記録信号のピツチ伸長装置
JPS59223845A (ja) Ramを用いたシフトレジスタ回路
JPH03258120A (ja) シリアルパラレル変換回路
JPS5828796B2 (ja) トキブンカツコウカンキノ ツウワロホジメモリ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970114