JPS6216480B2 - - Google Patents
Info
- Publication number
- JPS6216480B2 JPS6216480B2 JP6284382A JP6284382A JPS6216480B2 JP S6216480 B2 JPS6216480 B2 JP S6216480B2 JP 6284382 A JP6284382 A JP 6284382A JP 6284382 A JP6284382 A JP 6284382A JP S6216480 B2 JPS6216480 B2 JP S6216480B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- counter
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008859 change Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 101000643374 Homo sapiens Serrate RNA effector molecule homolog Proteins 0.000 description 1
- 102100035712 Serrate RNA effector molecule homolog Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Manipulation Of Pulses (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明は、例えばバケツト・ブリゲード・デバ
イス（BBD）の如きアナログ・シフトレジスタ
を駆動する回路の改良に関するものである。
イス（BBD）の如きアナログ・シフトレジスタ
を駆動する回路の改良に関するものである。
アナログ・シフトレジスタ（ASR）は、BBD
やCCDなどの電荷転送素子を用い駆動パルスに
よつて電荷の転送を制御するものであるが、楽音
信号の処理にしばしば用いられる。例えば、楽音
信号について時間長はそのままで周波数スペクト
ルを圧縮又は伸長して任意の帯域に変換するに当
たり、２つのASRを用いこれに対する信号の書
き込み及び読み出しを交互に切換え、書き込み及
び読み出しの駆動パルス周波数比を変えることに
より圧縮又は伸長比を変換する場合がある。この
場合、第１図に示すような回路が用いられる。
やCCDなどの電荷転送素子を用い駆動パルスに
よつて電荷の転送を制御するものであるが、楽音
信号の処理にしばしば用いられる。例えば、楽音
信号について時間長はそのままで周波数スペクト
ルを圧縮又は伸長して任意の帯域に変換するに当
たり、２つのASRを用いこれに対する信号の書
き込み及び読み出しを交互に切換え、書き込み及
び読み出しの駆動パルス周波数比を変えることに
より圧縮又は伸長比を変換する場合がある。この
場合、第１図に示すような回路が用いられる。
第１図において、１は入力端子、２はASR、
３は出力端子、４はASR２の駆動回路である。
駆動回路４は、２つのクロツク発振器５及び６、
方形波発振器８の出力方形波のパルス幅に同期し
て切替わるスイツチ７、スイツチ７の出力を1/2
分周するフリツプフロツプ回路９より成る。フリ
ツプフロツプ回路９は、互いに逆位相関係にある
２つの出力Ｑ及びを線１０及び１１に生じる。
３は出力端子、４はASR２の駆動回路である。
駆動回路４は、２つのクロツク発振器５及び６、
方形波発振器８の出力方形波のパルス幅に同期し
て切替わるスイツチ７、スイツチ７の出力を1/2
分周するフリツプフロツプ回路９より成る。フリ
ツプフロツプ回路９は、互いに逆位相関係にある
２つの出力Ｑ及びを線１０及び１１に生じる。
第２図は、駆動回路４の動作を示す波形図であ
る。第２図ａ及び第２図ｂは、クロツク発振器５
及び６の出力波形を示す。これらの出力波形の周
波数を２f1及び２f2とする。第２図Ｃは、方形波
発振器８の出力波形を示す。この出力波形が低レ
ベルのとき、スイツチ７は図のようにクロツク発
振器５に接続され、高レベルのとき、スイツチ７
は図と逆にクロツク発振器６に接続されるものと
する。そうすると、スイツチ７の出力は第２図ｄ
のようになる。第２図ｅ及び第２図ｆは、スイツ
チ７の出力を1/2分周したフリツプフロツプ回路
９の互いに逆相関係にある出力波形を示す。この
ように、周波数が２f1及び２f2の２つのクロツク
発振器出力を方形波に同期して切替えると、互い
に位相が逆で周波数が交互にf1及びf2となつて縦
続する駆動パルス信号が得られる。
る。第２図ａ及び第２図ｂは、クロツク発振器５
及び６の出力波形を示す。これらの出力波形の周
波数を２f1及び２f2とする。第２図Ｃは、方形波
発振器８の出力波形を示す。この出力波形が低レ
ベルのとき、スイツチ７は図のようにクロツク発
振器５に接続され、高レベルのとき、スイツチ７
は図と逆にクロツク発振器６に接続されるものと
する。そうすると、スイツチ７の出力は第２図ｄ
のようになる。第２図ｅ及び第２図ｆは、スイツ
チ７の出力を1/2分周したフリツプフロツプ回路
９の互いに逆相関係にある出力波形を示す。この
ように、周波数が２f1及び２f2の２つのクロツク
発振器出力を方形波に同期して切替えると、互い
に位相が逆で周波数が交互にf1及びf2となつて縦
続する駆動パルス信号が得られる。
ここで、アナログ・シフトレジスタ例えば
BBDの動作原理を考えると、その各メモリ・セ
ルは、互いに逆相関係にあるデユーテイ比50％の
駆動パルスによつて信号の電荷を蓄積し転送する
動作を繰り返す。第３図はその状況を示すもの
で、Ｍが蓄積時間、Ｓが転送時間である。したが
つて、デユーテイ比が50％からずれると、蓄積時
間Ｍと転送時間Ｓが異なるため蓄積される電荷と
転送される電荷の量がバランスしなくなり、信号
に歪みを生じる。上述の周波数スペクトル圧縮伸
長装置においては、上記の周波数f1及びf2の駆動
パルス信号を書き込み又は読み出しクロツク信号
に用いるが、書き込み及び読み出しのたびに信号
が歪むと結果としてノイズを発生することにな
る。第２図ｅ及び第２図ｆを見ると、第２図ｃの
方形波による切替わり時点の近傍において極端に
パルス幅が狭くなつており、大きなノイズの発生
要因となる。
BBDの動作原理を考えると、その各メモリ・セ
ルは、互いに逆相関係にあるデユーテイ比50％の
駆動パルスによつて信号の電荷を蓄積し転送する
動作を繰り返す。第３図はその状況を示すもの
で、Ｍが蓄積時間、Ｓが転送時間である。したが
つて、デユーテイ比が50％からずれると、蓄積時
間Ｍと転送時間Ｓが異なるため蓄積される電荷と
転送される電荷の量がバランスしなくなり、信号
に歪みを生じる。上述の周波数スペクトル圧縮伸
長装置においては、上記の周波数f1及びf2の駆動
パルス信号を書き込み又は読み出しクロツク信号
に用いるが、書き込み及び読み出しのたびに信号
が歪むと結果としてノイズを発生することにな
る。第２図ｅ及び第２図ｆを見ると、第２図ｃの
方形波による切替わり時点の近傍において極端に
パルス幅が狭くなつており、大きなノイズの発生
要因となる。
本発明は、かようなノイズの発生源となる駆動
パルスのパルス幅の不均一を防止したアナログ・
シフトレジスタ駆動回路を提供しようとするもの
である。以下、図示の実施例により本発明の特徴
を説明する。
パルスのパルス幅の不均一を防止したアナログ・
シフトレジスタ駆動回路を提供しようとするもの
である。以下、図示の実施例により本発明の特徴
を説明する。
第４図は、本発明の実施例を示すブロツク図で
ある。図において、１２は主クロツク発振器で、
その出力クロツク信号は分周比可変のプリセツト
型カウンタ１３と分周器１４に供給される。カウ
ンタ１３の出力は、フリツプフロツプ回路９及び
２つの３入力アンド回路１５，１６の１入力に加
えられる。一方、分周器１４で所定の周波数まで
分周されたクロツク信号は、モノマルチ回路１７
及びフリツプフロツプ回路１８に加えられる。モ
ノマルチ回路１７の出力信号は、上記３入力アン
ド回路１５，１６のもう１つの入力に加えられ
る。フリツプフロツプ回路１８の一方の出力Ｑは
３入力アンド回路１５の３番目の入力に、他方の
出力は同じく３入力アンド回路１６の３番目の
入力に加えられる。３入力アンド回路１５及び１
６の出力は、それぞれモノマルチ回路１９及び２
０に加えられ、各出力はＲ−Ｓ型のフリツプフロ
ツプ回路２１のＲ及びＳ端子にそれぞれ印加され
る。フリツプフロツプ回路２１の出力はデコーダ
２２に加えられ、その出力信号が上記カウンタ１
３のプリセツト端子に加えられ、カウンタ１３の
プリセツト（設定）値したがつて分周比が制御さ
れる。
ある。図において、１２は主クロツク発振器で、
その出力クロツク信号は分周比可変のプリセツト
型カウンタ１３と分周器１４に供給される。カウ
ンタ１３の出力は、フリツプフロツプ回路９及び
２つの３入力アンド回路１５，１６の１入力に加
えられる。一方、分周器１４で所定の周波数まで
分周されたクロツク信号は、モノマルチ回路１７
及びフリツプフロツプ回路１８に加えられる。モ
ノマルチ回路１７の出力信号は、上記３入力アン
ド回路１５，１６のもう１つの入力に加えられ
る。フリツプフロツプ回路１８の一方の出力Ｑは
３入力アンド回路１５の３番目の入力に、他方の
出力は同じく３入力アンド回路１６の３番目の
入力に加えられる。３入力アンド回路１５及び１
６の出力は、それぞれモノマルチ回路１９及び２
０に加えられ、各出力はＲ−Ｓ型のフリツプフロ
ツプ回路２１のＲ及びＳ端子にそれぞれ印加され
る。フリツプフロツプ回路２１の出力はデコーダ
２２に加えられ、その出力信号が上記カウンタ１
３のプリセツト端子に加えられ、カウンタ１３の
プリセツト（設定）値したがつて分周比が制御さ
れる。
第５図は、上述した駆動回路の動作を示す波形
図である。第５図ａ〜第５図ｋは、第４図のａ〜
ｋに現われる信号波形を示す。第５図ａは主クロ
ツク発振器１２の出力クロツク信号を示し、その
周波数はASR２の駆動パルス周波数f1，f2より充
分高く取つてある（例20MHz）。第５図ｂは、分
周器１４の出力波形を示し、デユーテイ比50％で
パルス幅はT/2である。ここに、周期Ｔは、プリ
セツト型カウンタ１３の設定値を交互に変更する
パルス（第５図ｊ）のパルス幅、すなわち第１図
における方形波（第２図Ｃ）パルス幅に対応する
時間とほぼ等しい値に設定する。第５図Ｃは、モ
ノマルチ回路１７の出力波形を示し、その波形は
第５図ｂのパルスの立上がりに同期し、そのパル
ス幅Ｗは、第５図ｆに示すカウンタ１３の出力信
号の２つの周波数のうち低い方の周波数（図の例
では２f1）の周期よりも長く設定する。第５図ｄ
及び第５図ｅは、フリツプフロツプ回路１８の互
いに逆相関係にある出力波形示し、1/2分周され
てそのパルス幅はＴとなる。いわば、これらのパ
ルスは、カウンタ１３の設定値を変更する概略時
刻を定める暫定変更パルスである。第５図ｆは、
カウンタ１３の出力波形を示し、その周波数は上
述のように設定値が変更される毎に切替わり、そ
の波形は２つの異なる周波数２f1，２f2が交互に
現われるパルス列となる。すなわち、カウンタ１
３は後述のようにデコーダ２２により周波数２f1
と２f2のパルスを発生するように設定されてい
る。
図である。第５図ａ〜第５図ｋは、第４図のａ〜
ｋに現われる信号波形を示す。第５図ａは主クロ
ツク発振器１２の出力クロツク信号を示し、その
周波数はASR２の駆動パルス周波数f1，f2より充
分高く取つてある（例20MHz）。第５図ｂは、分
周器１４の出力波形を示し、デユーテイ比50％で
パルス幅はT/2である。ここに、周期Ｔは、プリ
セツト型カウンタ１３の設定値を交互に変更する
パルス（第５図ｊ）のパルス幅、すなわち第１図
における方形波（第２図Ｃ）パルス幅に対応する
時間とほぼ等しい値に設定する。第５図Ｃは、モ
ノマルチ回路１７の出力波形を示し、その波形は
第５図ｂのパルスの立上がりに同期し、そのパル
ス幅Ｗは、第５図ｆに示すカウンタ１３の出力信
号の２つの周波数のうち低い方の周波数（図の例
では２f1）の周期よりも長く設定する。第５図ｄ
及び第５図ｅは、フリツプフロツプ回路１８の互
いに逆相関係にある出力波形示し、1/2分周され
てそのパルス幅はＴとなる。いわば、これらのパ
ルスは、カウンタ１３の設定値を変更する概略時
刻を定める暫定変更パルスである。第５図ｆは、
カウンタ１３の出力波形を示し、その周波数は上
述のように設定値が変更される毎に切替わり、そ
の波形は２つの異なる周波数２f1，２f2が交互に
現われるパルス列となる。すなわち、カウンタ１
３は後述のようにデコーダ２２により周波数２f1
と２f2のパルスを発生するように設定されてい
る。
第５図ｇは、モノマルチ回路１９の出力波形を
示し、これは、３入力アンド回路１５で第５図の
ｃ，ｄ及びｆの論理積を取つたときの出力信号、
すなわち第５図ｄの暫定変更パルス発生後最初に
現われるカウンタ１３の出力パルスで立上がるパ
ルスである。このパルス幅は、第５図ｃのパルス
幅Ｗの間にカウンタ１３の出力パルスが２つ含ま
れる場合に第５図ｇのパルスが２度発生するのを
防止するため、Ｗに対し充分長く設定する。第５
図ｈは、モノマルチ回路２０の出力波形を示し、
これは、３入力アンド回路１６で第５図のｃ，ｅ
及びｆの論理積を取つたときの出力信号、すなわ
ち第５図ｅの暫定変更パルス発生後最初に現われ
るカウンタ１３の出力パルスで立上がるパルスで
ある。このパルス幅も、第５図ｇの場合と同様に
Ｗより充分長く設定する。第５図ｊは、第５図ｇ
の立上がりでオンし第５図ｈの立上がりでオフす
るＲ−Ｓ型フリツプフロツプ回路２１の出力波形
を示す。この波形のパルス幅は、一定ではないが
ほぼＴに等しい。このパルスは、カウンタ１３の
設定値を実際に変更するパルスとなる。このパル
スの例えば高レベルで、カウンタ１３の出力に周
波数２f1が現われるようにカウンタ１３のプリセ
ツト端子をセツトし、このパルスの例えば低レベ
ルで、カウンタ１３の出力に周波数２f2が現われ
るようにカウンタ１３のプリセツト端子をセツト
する。すなわち、プリセツト型カウンタ１３は分
周比可変の分周器として働き、その分周比はプリ
セツト端子にセツトする設定値によつて決定され
る。この設定値のプリセツト端子へのセツトは、
第５図ｊの変更パルスによりデコーダ２２で行な
う。
示し、これは、３入力アンド回路１５で第５図の
ｃ，ｄ及びｆの論理積を取つたときの出力信号、
すなわち第５図ｄの暫定変更パルス発生後最初に
現われるカウンタ１３の出力パルスで立上がるパ
ルスである。このパルス幅は、第５図ｃのパルス
幅Ｗの間にカウンタ１３の出力パルスが２つ含ま
れる場合に第５図ｇのパルスが２度発生するのを
防止するため、Ｗに対し充分長く設定する。第５
図ｈは、モノマルチ回路２０の出力波形を示し、
これは、３入力アンド回路１６で第５図のｃ，ｅ
及びｆの論理積を取つたときの出力信号、すなわ
ち第５図ｅの暫定変更パルス発生後最初に現われ
るカウンタ１３の出力パルスで立上がるパルスで
ある。このパルス幅も、第５図ｇの場合と同様に
Ｗより充分長く設定する。第５図ｊは、第５図ｇ
の立上がりでオンし第５図ｈの立上がりでオフす
るＲ−Ｓ型フリツプフロツプ回路２１の出力波形
を示す。この波形のパルス幅は、一定ではないが
ほぼＴに等しい。このパルスは、カウンタ１３の
設定値を実際に変更するパルスとなる。このパル
スの例えば高レベルで、カウンタ１３の出力に周
波数２f1が現われるようにカウンタ１３のプリセ
ツト端子をセツトし、このパルスの例えば低レベ
ルで、カウンタ１３の出力に周波数２f2が現われ
るようにカウンタ１３のプリセツト端子をセツト
する。すなわち、プリセツト型カウンタ１３は分
周比可変の分周器として働き、その分周比はプリ
セツト端子にセツトする設定値によつて決定され
る。この設定値のプリセツト端子へのセツトは、
第５図ｊの変更パルスによりデコーダ２２で行な
う。
このように、パルス幅Ｗの間で駆動パルスのも
とになる信号パルスを捕促し、その信号パルスの
発生時刻にもう一方の周波数となるようカウント
を開始させる（周波数を切替える）ことにより、
第２図ｅ及びｆで説明したパルス幅の極端な不均
一は発生しなくなる。第５図ｋは、フリツプフロ
ツプ回路９の出力の一方を示し、その波形は周波
数切替え時においてもデユーテイ比が50％に維持
されている。ただ、２つの周波数を切替える第５
図ｊの変更パルスのパルス幅が第５図ｄの予め定
めた値Ｔに対し僅かに変化するが、その変化の度
合いはＴに比べて極めて短かいので実害はない。
とになる信号パルスを捕促し、その信号パルスの
発生時刻にもう一方の周波数となるようカウント
を開始させる（周波数を切替える）ことにより、
第２図ｅ及びｆで説明したパルス幅の極端な不均
一は発生しなくなる。第５図ｋは、フリツプフロ
ツプ回路９の出力の一方を示し、その波形は周波
数切替え時においてもデユーテイ比が50％に維持
されている。ただ、２つの周波数を切替える第５
図ｊの変更パルスのパルス幅が第５図ｄの予め定
めた値Ｔに対し僅かに変化するが、その変化の度
合いはＴに比べて極めて短かいので実害はない。
以上説明したとおり、本発明の特徴は、従来の
ように固定した方形波の変更パルスによつて周波
数を切替えるのではなく、暫定変更パルス発生後
最初に現われる信号パルスを補促して実際の変更
パルスを作り、これによつて周波数を切替える点
にある。よつて、得られる駆動パルスにパルス幅
の不均一がなくなり、ノイズの発生を防止するこ
とができる。
ように固定した方形波の変更パルスによつて周波
数を切替えるのではなく、暫定変更パルス発生後
最初に現われる信号パルスを補促して実際の変更
パルスを作り、これによつて周波数を切替える点
にある。よつて、得られる駆動パルスにパルス幅
の不均一がなくなり、ノイズの発生を防止するこ
とができる。
なお、本発明は、上述の実施例に限らず、特許
請求の範囲に記載した発明の要旨を逸脱しない範
囲内において種々の変形・変更をしうるものであ
る。
請求の範囲に記載した発明の要旨を逸脱しない範
囲内において種々の変形・変更をしうるものであ
る。
第１図は従来例を示すブロツク図、第２図はそ
の動作説明用波形図、第３図はASRの駆動パル
ス説明図、第４図は本発明の実施例を示すブロツ
ク図、第５図はその動作説明用波形図である。 ２……アナログ・シフトレジスタ、f1，f2……
駆動パルス周波数、１２……基準周波数信号発生
手段、１３……プリセツト型カウンタ、１８……
暫定変更パルス発生手段、１５，１６……暫定変
更パルス発生後最初に発生するカウンタ１３の出
力パルスを捕促する手段、１９〜２２……上記出
力パルスの発生時刻にカウンタ１３の設定値を変
更する手段、９……駆動パルス発生手段。
の動作説明用波形図、第３図はASRの駆動パル
ス説明図、第４図は本発明の実施例を示すブロツ
ク図、第５図はその動作説明用波形図である。 ２……アナログ・シフトレジスタ、f1，f2……
駆動パルス周波数、１２……基準周波数信号発生
手段、１３……プリセツト型カウンタ、１８……
暫定変更パルス発生手段、１５，１６……暫定変
更パルス発生後最初に発生するカウンタ１３の出
力パルスを捕促する手段、１９〜２２……上記出
力パルスの発生時刻にカウンタ１３の設定値を変
更する手段、９……駆動パルス発生手段。
Claims (1)
- １ アナログ・シフトレジスタの駆動パルス周波
数より充分高い基準周波数信号を発生する手段
と、この基準周波数信号を異なる分周比で分周し
うるプリセツト型カウンタと、このカウンタの設
定値を変更する概略時刻を定める暫定変更パルス
を発生する手段と、この暫定変更パルス発生後最
初に発生する上記カウンタの出力パルスを捕促す
る手段と、その出力パルスの発生時刻に上記カウ
ンタの設定値を変更する手段とを有し、上記カウ
ンタの出力より上記アナログ・シフトレジスタの
駆動パルスを発生することを特徴とするアナロ
グ・シフトレジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284382A JPS58179999A (ja) | 1982-04-15 | 1982-04-15 | アナログ・シフトレジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284382A JPS58179999A (ja) | 1982-04-15 | 1982-04-15 | アナログ・シフトレジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58179999A JPS58179999A (ja) | 1983-10-21 |
| JPS6216480B2 true JPS6216480B2 (ja) | 1987-04-13 |
Family
ID=13211986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6284382A Granted JPS58179999A (ja) | 1982-04-15 | 1982-04-15 | アナログ・シフトレジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179999A (ja) |
-
1982
- 1982-04-15 JP JP6284382A patent/JPS58179999A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58179999A (ja) | 1983-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6216480B2 (ja) | ||
| SU1105132A3 (ru) | Система обработки цветового телевизионного сигнала | |
| US4876703A (en) | Apparatus for compressing and/or expanding time base | |
| JPS584258Y2 (ja) | 残響付加装置 | |
| JPS6238717B2 (ja) | ||
| US4547751A (en) | System for frequency modulation | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPS58139198A (ja) | エコ−装置 | |
| JPH0123200Y2 (ja) | ||
| JPS5922546U (ja) | ミユ−テイング信号発生装置 | |
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPH0262963B2 (ja) | ||
| JPS6333804B2 (ja) | ||
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPS6196897A (ja) | リモ−トコントロ−ル信号発生装置 | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPH0366848B2 (ja) | ||
| JPS6019694B2 (ja) | 並列処理形信号変換回路 | |
| JPS62266914A (ja) | 位相比較器 | |
| JPH0523115B2 (ja) | ||
| JPS5815237U (ja) | 同期装置 | |
| JPS5913038B2 (ja) | ビ−ト効果発生装置 | |
| JPH04249425A (ja) | 周波数分周回路 |