JP2664958B2 - クロックデューティ調整回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル通信装置などで使用されるクロ
ックデューティ調整回路に関するものである。

（従来の技術） ディジタル通信装置などでは、所定周波数のクロック
信号をその周波数のままでデューティだけを変更したり
所定の値のデューティーに揃えたりしたい場合があり、
このような場合クロックデューティ調整回路が使用され
る。

このようなクロックデューティ調整回路の典型的なも
のは、第４図に示すように、同調回路21、リミタアンプ
22、遅延回路23及びオアゲート24から構成されている。

第５図と第６図の波形図に示すように、同調回路21
は、入力端子INに供給されるクロック信号ａからこのク
ロック周波数の正弦波ｂを生成する。このクロック周波
数の正弦波ｂは、リミタアンプ22で適宜なデューティの
二値信号のクロック信号ｃに変換され、オアゲート24の
一方の入力端子に直接供給される。このクロック信号ｃ
は、遅延回路23を経て所定時間遅延されたクロック信号
ｄとなり、オアゲート24の他方の入力端子に供給され
る。この結果、オアゲート24から所望のデューティのク
ロック信号ｅが出力され、出力端OUTに供給される。

上述のクロックデューティ調整回路では、リミタアン
プの振幅制限閾値電圧と遅延回路の遅延時間の調整によ
り、入力クロック信号のデューティーを任意の値に調整
できる。従って、入力クロック信号のデューティが第５
図に例示するように50％以上の場合でも、第６図に例示
するように50％以下の場合でも、クロック周波数が一定
である限り、リミタアンプの閾値と遅延時間の調整によ
りほぼ50％のデューティのクロック信号を作成できる。

（発明が解決しようとする課題） 上記従来のクロックデューティ調整回路では、クロッ
ク信号の再生にアナログの同調回路やリミタアンプを用
いているので、回路が大型、複雑、高価になるという問
題がある。

また、異なるクロック周波数ごとに異なる同調帯域の
同調回路を必要とするので、汎用性に乏しいという問題
もある。

更に、リミタアンプの振幅制限閾値電圧の調整でデュ
ーティを調整している関係上振幅の動作マージシンが小
さく、またある程度小さなデューティ値のクロックを作
成するのが困難であるという問題もある。

（課題を解決するための手段） 本発明のクロックデューティ調整回路は、入力端子に
供給される入力クロック信号を遅延させる遅延回路と、
この遅延回路から出力される遅延クロック信号と入力ク
ロック信号との論理和を作成し出力する論理和回路と、
入力クロック信号の二値状態を反転する第１の反転回路
と、遅延クロック信号の二値状態を反転する第２の反転
回路と、第1,第２の反転回路から出力さるクロック信号
どうしの論理和を生成しこれを反転して出力する論理和
反転回路と、上記論理和回路の出力と上記論理和反転回
路の出力のうち一方を選択して出力端子に供給する出力
選択回路とを備え、小型、簡易、安価な論理ゲートを使
用してクロックデューティの調整を実現するように構成
されている。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例のクロックデューティ調
整回路の構成を示すブロック図であり、INは調整対象の
クロックの入力端子、11は遅延回路、12は論理和回路、
13,14は反転回路、15は論理和反転回路、16は選択回
路、OUTは出力端子である。

第２図と第３図の波形図に示すように、入力端子INに
供給されるクロック信号Ａは、論理和回路12の一方の入
力端子に供給されると共に、遅延回路11において所定時
間の遅延を受け遅延クロック信号Ｂとなって論理和回路
12の他方の入力端子に供給される。従って、論理和回路
12からは、入力クロック信号よりもクロック周期に対す
る遅延時間率だけ大きなデューティのクロック信号Ｃが
出力される。

一方、入力端子INに供給されるクロック信号Ａは反転
回路13に供給され、二値状態が反転されたクロック信号
Ｄとなって論理和反転回路15の一方の入力端子に供給さ
れる。この論理和反転回路15の他方の入力端子には、上
述の遅延クロック信号Ｂの二値状態が反転回路14におい
て反転されたクロック信号Ｅが供給される。論理和反転
回路15は、各入力端子に供給される信号の論理和を作成
し、更にその二値状態を反転することにより入力クロッ
ク信号Ａよりもクロック周期に対する遅延時間率だけ小
さなデューティのクロック信号Ｆを出力する。

選択回路16は、所望デューティ値の大小に応じて接点
を切り替えることにより、所望のクロック信号を出力端
子OUTに供給する。

このように、入力クロック信号のデューティが第２図
に例示するように50％以上の場合でも、第３図に例示す
るように50％以下の場合でも、クロック周波数が一定で
ある限り、原クロック信号のデューティよりも遅延時間
率のぶんだけ大きいかあるいは小さなデューティを有す
るクロック信号を選択的に出力できる。この選択による
粗調整と、遅延回路11の遅延時間の調整による微調整と
を組合せることにより、デューティ値を広い周波数範囲
にわたって高精度に調整できる。

（発明の効果） 以上詳細に説明したように、本発明のクロックデュー
ティ調整回路はアナログの同調回路やリミッタアンプを
使用しない構成であるから、回路が小型、簡易、安価に
なる。また、広い周波数帯にわたる各種のクロック信号
に適用でき、汎用性に富むという利点もある。

さらに、デューティの調整を出力の選択による粗調整
と遅延量の調整による微調整という２段構えで行えるの
で、容易かつ高精度の調整が可能になるとい効果が奏さ
れる。

また、リミタアンプの閾値電圧の変更によらずデュー
ティを調整できるため、大きな振幅マージンのもとでの
動作が可能であると共に、小さなデューティのクロック
も容易に作成できる。

【図面の簡単な説明】

第１図は本発明の一実施例のクロックデューティ調整回
路の構成を示すブロック図、第２図と第３図は第１図の
回路の動作を説明するための波形図、第４図は従来のク
ロックデューティ調整回路の構成を示すブロック図、第
５図と第６図は第４図の回路の動作例を説明するための
波形図である。 IN……入力端子、11……遅延回路、12……論理和回路、
13、14……反転回路、15……論理和反転回路、16……選
択回路、OUT……出力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力端子に供給される入力クロック信号を
   遅延させる遅延回路と、 この遅延回路から出力される遅延クロック信号と前記入
   力クロック信号との論理和を作成し、出力する論理和回
   路と、 前記入力クロック信号の二値状態を反転する第１の反転
   回路と、 前記遅延クロック信号の二値状態を反転する第２の反転
   回路と、 前記第1,第２の反転回路から出力されるクロック信号ど
   うしの論理和を生成し、これを反転して出力する論理和
   反転回路と、 前記論理和回路の出力と前記論理和反転回路の出力のう
   ち一方を選択して出力端子に供給する出力選択回路とを
   備えたことを特徴とするクロックデューティ調整回路。