JPH0318912A - クロック信号発生回路 - Google Patents
クロック信号発生回路Info
- Publication number
- JPH0318912A JPH0318912A JP1152573A JP15257389A JPH0318912A JP H0318912 A JPH0318912 A JP H0318912A JP 1152573 A JP1152573 A JP 1152573A JP 15257389 A JP15257389 A JP 15257389A JP H0318912 A JPH0318912 A JP H0318912A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- clock signal
- output
- environmental temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007613 environmental effect Effects 0.000 claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はクロック信号発生回路に関し、特にマイクロプ
ロセッサ等のディジタル回路装置の動作クロックを発生
するクロック信号発生回路に関する。
ロセッサ等のディジタル回路装置の動作クロックを発生
するクロック信号発生回路に関する。
従来技術
一般に、マイクロプロセッサを構成するＭＯ５型集積回
路は環境温度が高温になるとその動作速度が低下し、ま
た低温になると動作速度はより高速となる傾向がある。
路は環境温度が高温になるとその動作速度が低下し、ま
た低温になると動作速度はより高速となる傾向がある。
当該マイクロプロセッサの場合、クロック信号を供給す
ることにより動作するのであるが、そのクロック発生回
路は単一の繰返し周波数を有するクロック信号を発生す
る構成であることから、前述のＭＯ３集積回路では、高
温時に動作可能なように当該クロック信号の繰返し周波
数は低く設定されている。よって、より高速動作可能な
低温時には十分にその高速性を発揮することが出来ない
という欠点を有する。
ることにより動作するのであるが、そのクロック発生回
路は単一の繰返し周波数を有するクロック信号を発生す
る構成であることから、前述のＭＯ３集積回路では、高
温時に動作可能なように当該クロック信号の繰返し周波
数は低く設定されている。よって、より高速動作可能な
低温時には十分にその高速性を発揮することが出来ない
という欠点を有する。
発明の目的
そこで、本発明はかかる従来のものの欠点をｉｌｌ除す
べくなされたものであって、その目的とするところは、
環境温度に応じてクロック信号の繰返し周波数を適宜選
択可能として、回路の動作特性を常に最良の状態にする
ことができるクロック信号発生回路を提供することにあ
る。
べくなされたものであって、その目的とするところは、
環境温度に応じてクロック信号の繰返し周波数を適宜選
択可能として、回路の動作特性を常に最良の状態にする
ことができるクロック信号発生回路を提供することにあ
る。
発明の構成
本発明によれば、クロック信号により動作し、その最高
動作速度が環境温度に応じて変化するディジタル回路装
置におけるクロック信号発生回路であって、繰返し周波
数が互いに異なる複数のクロック信号を発生する手段と
、環境温度に応じて前記クロック信号を動作クロックと
して択一的に選択する手段とを有することを特徴とする
クロック信号発生回路が得られる。
動作速度が環境温度に応じて変化するディジタル回路装
置におけるクロック信号発生回路であって、繰返し周波
数が互いに異なる複数のクロック信号を発生する手段と
、環境温度に応じて前記クロック信号を動作クロックと
して択一的に選択する手段とを有することを特徴とする
クロック信号発生回路が得られる。
実施例
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
サーミスタ１は環境温度に応したサーミスタ出力電圧ｌ
ｏｔを出力する。基準電圧発生回路２は予め設定された
基準電圧信号１０２を出力する。コンパレータ３はサー
ミスタ出力電圧１０１および基準電圧信号１０２を比較
し、サーミスタ出力電圧１０１がより大きい場合に論理
“１”、そうでない場合にい論理“０”となるクロック
選択信号１０３を出力する。
ｏｔを出力する。基準電圧発生回路２は予め設定された
基準電圧信号１０２を出力する。コンパレータ３はサー
ミスタ出力電圧１０１および基準電圧信号１０２を比較
し、サーミスタ出力電圧１０１がより大きい場合に論理
“１”、そうでない場合にい論理“０”となるクロック
選択信号１０３を出力する。
クロック信発生回路４はクロック信号Ａｌ口４を出力す
る。クロックＢ発生回路５はクロック信号１０４より高
い周波数を有するクロックＢ信号１０５を出力する。
る。クロックＢ発生回路５はクロック信号１０４より高
い周波数を有するクロックＢ信号１０５を出力する。
クロック切換回路６はクロックＡ信号１０４およびクロ
ックＢ信号１０５を人力とし、クロック選択信号１０３
が論理″０”の場合クロックＡ信号１０４を、そうでな
い場合クロックＢ信号１０５を夫々選択し、マイクロプ
ロセッサ７に対して選択クロック信号１０６として出力
する。また、クロック切換回路６はクロック選択切換時
にグリッチノイズを出力しない回路構成になっている。
ックＢ信号１０５を人力とし、クロック選択信号１０３
が論理″０”の場合クロックＡ信号１０４を、そうでな
い場合クロックＢ信号１０５を夫々選択し、マイクロプ
ロセッサ７に対して選択クロック信号１０６として出力
する。また、クロック切換回路６はクロック選択切換時
にグリッチノイズを出力しない回路構成になっている。
第２図にそのクロック切換回路６の一実施例を示す。
クロックＡ信号１０４はインバータ６０およびアンドゲ
ート６７に人力される。クロックＢ信号１０５はインバ
ータ６１およびアンドゲート６８に入力される。クロッ
ク選択信号１０３はインバータ６２およびアンドゲート
６３に人力される。インバータ６０の出力６０■はＤＦ
Ｆ（Ｄタイプフリップフロップ）６５のクロック入力に
人力される。
ート６７に人力される。クロックＢ信号１０５はインバ
ータ６１およびアンドゲート６８に入力される。クロッ
ク選択信号１０３はインバータ６２およびアンドゲート
６３に人力される。インバータ６０の出力６０■はＤＦ
Ｆ（Ｄタイプフリップフロップ）６５のクロック入力に
人力される。
また、インバータ６１の出力６０２はＤＦＦ６６のクロ
ック入力に入力される。インバータ６２の出力６０３は
アンドゲート６４に入力される。アンドゲート６３の出
力６０４はＤＦＦ６５のデータ入力に入力される。アン
ドゲート６４の出力６０５はＤＦＦ６６のデータ入力に
人力される。
ック入力に入力される。インバータ６２の出力６０３は
アンドゲート６４に入力される。アンドゲート６３の出
力６０４はＤＦＦ６５のデータ入力に入力される。アン
ドゲート６４の出力６０５はＤＦＦ６６のデータ入力に
人力される。
ＤＦＦ６５の正出力６０６はアンドゲート６７に、負出
力６０７はアンドゲート６４に夫々入力される。
力６０７はアンドゲート６４に夫々入力される。
ＤＦＦ６６の正出力６０８はアンドゲート６８に、負出
力６０９はアンドゲート６３に夫々入力される。
力６０９はアンドゲート６３に夫々入力される。
アンドゲート６７の出力６１０およびアンドゲート６８
の出力６１１は、オアゲート６９に入力される。
の出力６１１は、オアゲート６９に入力される。
オアゲート６９の出力は選択クロック信号１０Ｂとして
出力される。
出力される。
第３図は第２図の動作を説明するタイミングチャートで
ある。図のＡ点で、クロック選択信号１０３が“０”か
ら“１”に変化すると、アンドゲート６４の出力６０５
が“０“になり、クロックＢ信号１０５の立ち下がりで
ＤＦＦ６６の出力が反転する。この結果、アンドゲート
６８の入力６０８が“０″になり、クロックＢ信号１０
５は伝達されなくなる。
ある。図のＡ点で、クロック選択信号１０３が“０”か
ら“１”に変化すると、アンドゲート６４の出力６０５
が“０“になり、クロックＢ信号１０５の立ち下がりで
ＤＦＦ６６の出力が反転する。この結果、アンドゲート
６８の入力６０８が“０″になり、クロックＢ信号１０
５は伝達されなくなる。
同時にアンドゲート６３の両人力が“１”になり、クロ
ックＡ信号１０４の立ち下がりでＤＦＦ６５の出力が反
転する。この結果、アンドゲート６７の入力６０６が“
１″になり、クロックＡ信号１０４が選択クロック信号
１０Ｂとして伝達される。
ックＡ信号１０４の立ち下がりでＤＦＦ６５の出力が反
転する。この結果、アンドゲート６７の入力６０６が“
１″になり、クロックＡ信号１０４が選択クロック信号
１０Ｂとして伝達される。
この様に、選択されていたクロックの立ち下がりから、
次に選択するクロックの立ち下がりまで、どちらのクロ
ックも伝達されないようにしているので、グリッチの無
いクロック切換が可能となるのである。
次に選択するクロックの立ち下がりまで、どちらのクロ
ックも伝達されないようにしているので、グリッチの無
いクロック切換が可能となるのである。
尚、上記実施例では、繰返し周波数が異なる２つのクロ
ックＡ、Ｂの信号を互いに切換えて用いるようにしてい
るが、３以上の繰返し周波数を有するクロック信号を発
生可能として、環境温度に応じてクロック信号を適宜選
択するようにすれば、常に最良の動作速度特性が得られ
ることは明らかである。
ックＡ、Ｂの信号を互いに切換えて用いるようにしてい
るが、３以上の繰返し周波数を有するクロック信号を発
生可能として、環境温度に応じてクロック信号を適宜選
択するようにすれば、常に最良の動作速度特性が得られ
ることは明らかである。
また、マイクロプロセッサに限らず、最高動作速度が環
境温度に応じて変化するようなディジタル回路装置に広
く適用可能であることは勿論である。
境温度に応じて変化するようなディジタル回路装置に広
く適用可能であることは勿論である。
発明の効果
斜上の如く、本発明によれば、環境温度に応じて動作ク
ロック信号の周波数を選択自在としているので、常に最
良の動作特性を維持することが可能となるという効果が
ある。
ロック信号の周波数を選択自在としているので、常に最
良の動作特性を維持することが可能となるという効果が
ある。
第１図は本発明の実施例のブロック図、第２図はクロッ
ク切換回路の具体例を示すブロック図、第３図は本発明
の実施例の動作を示すタイミングチャートである。 主要部分の符号の説明 １・・・・・・サーミスタ ２・・・・・・基Ｌ＄電圧発生回路 ３・・・・・・コンパレータ ４．５・・・・・・クロック発生回路 ６・・・・・・クロック切換回路 ７・・・・・・マイ クロプロセッサ
ク切換回路の具体例を示すブロック図、第３図は本発明
の実施例の動作を示すタイミングチャートである。 主要部分の符号の説明 １・・・・・・サーミスタ ２・・・・・・基Ｌ＄電圧発生回路 ３・・・・・・コンパレータ ４．５・・・・・・クロック発生回路 ６・・・・・・クロック切換回路 ７・・・・・・マイ クロプロセッサ
Claims (1)
- （１）クロック信号により動作し、その最高動作速度が
環境温度に応じて変化するディジタル回路装置における
クロック信号発生回路であって、繰返し周波数が互いに
異なる複数のクロック信号を発生する手段と、環境温度
に応じて前記クロック信号を動作クロックとして択一的
に選択する手段とを有することを特徴とするクロック信
号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152573A JPH0318912A (ja) | 1989-06-15 | 1989-06-15 | クロック信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152573A JPH0318912A (ja) | 1989-06-15 | 1989-06-15 | クロック信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318912A true JPH0318912A (ja) | 1991-01-28 |
Family
ID=15543432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152573A Pending JPH0318912A (ja) | 1989-06-15 | 1989-06-15 | クロック信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318912A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275610A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | クロック発生回路 |
-
1989
- 1989-06-15 JP JP1152573A patent/JPH0318912A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275610A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | クロック発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623223A (en) | Glitchless clock switching circuit | |
| US20040012428A1 (en) | Duty cycle corrector | |
| US5117443A (en) | Method and apparatus for operating at fractional speeds in synchronous systems | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| JPH04288607A (ja) | クロック信号切り換え回路 | |
| US7061293B2 (en) | Spread spectrum clock generating circuit | |
| US6271702B1 (en) | Clock circuit for generating a delay | |
| JP2678115B2 (ja) | タイマ回路 | |
| JPH0318912A (ja) | クロック信号発生回路 | |
| US6075398A (en) | Tunable digital oscillator circuit and method for producing clock signals of different frequencies | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH0362611A (ja) | クロック発生回路 | |
| JPH11186880A (ja) | 発振器 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| KR920003040Y1 (ko) | 클럭 분주 선택회로 | |
| KR910006325Y1 (ko) | 다이내믹 프로세서의 클럭속도 선택회로 | |
| JP2002082736A (ja) | クロック切換回路 | |
| JPS6116615A (ja) | 位相同期回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH02207312A (ja) | クロック発生回路 | |
| KR100295638B1 (ko) | 디디알에스디램용 부지연회로 | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| JPH04105412A (ja) | フリップフロップ | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 |