JPS60159799A - 信号のピッチ変換器 - Google Patents
信号のピッチ変換器Info
- Publication number
- JPS60159799A JPS60159799A JP59015365A JP1536584A JPS60159799A JP S60159799 A JPS60159799 A JP S60159799A JP 59015365 A JP59015365 A JP 59015365A JP 1536584 A JP1536584 A JP 1536584A JP S60159799 A JPS60159799 A JP S60159799A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- address
- pitch
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号のピッチ変換器に関するもので、テープレ
コーダにおいて録音時とは異なるテープスピードで再生
する場合、再生音は録音時とは異なったピッチになって
お９録音時と同じピッチにピッチ変換する必要がある。
コーダにおいて録音時とは異なるテープスピードで再生
する場合、再生音は録音時とは異なったピッチになって
お９録音時と同じピッチにピッチ変換する必要がある。
またカラオケなどで歌手が歌いやすい音程に、バックの
伴奏のピッチを合わせるときにおいてもピッチ変換が必
要となる。
伴奏のピッチを合わせるときにおいてもピッチ変換が必
要となる。
一般にピッチ変換器は、ある甫き込み周波数に従ってＡ
／Ｄ変換されたデ、−夕を随時ＲＡＭに書き込み、その
書き込み周波数とは異なった周波数このように、ある決
められた容欧のＲＡＭ上において＼Ｎ大お互いに異なっ
た周波数で書き込み、読み出しを行なっているため、読
み出しアドレスが書き込みアドレスを追い越す時又は追
い越されるときに、信号の不連続点が生じクリックノイ
ズク が発生する。こめろツクノイズを防止するために一つの
方法として既に本件出願人が特願昭５８−１４４１１０
号で提案したようなゼロクロス法が提案された。これは
読み出しアドレスが書き込みアドレスを追い越す又は追
い越される直前に、信号のゼロクロスＰの場所において
読み出しアドレスをメモリー上の古い又は新しい信号の
ゼロクロスＰへとジャンプさせるようにして、信号の接
続をゼロクロスＰで行なおうというものである。このよ
うなゼロクロス法で信号の接続を行なったとしても完全
にノイズを取り去ることができず、また信号の基本周期
を考慮したうえでゼロクロス法で信号の接続を行なった
としてもステレオ仕様のピッチ変換器を構成する場合に
おいては、読み出しアドレスがジャンプするタイミング
は入力信号に依存するため左チャンネル、右チャンネル
の二つのチャンネルで異なった時期に読み出しアドレス
がジャンプしてしまい、出力時において左右の信号が位
相ずれを起こし非常に聞きすらいという欠点があった。
／Ｄ変換されたデ、−夕を随時ＲＡＭに書き込み、その
書き込み周波数とは異なった周波数このように、ある決
められた容欧のＲＡＭ上において＼Ｎ大お互いに異なっ
た周波数で書き込み、読み出しを行なっているため、読
み出しアドレスが書き込みアドレスを追い越す時又は追
い越されるときに、信号の不連続点が生じクリックノイ
ズク が発生する。こめろツクノイズを防止するために一つの
方法として既に本件出願人が特願昭５８−１４４１１０
号で提案したようなゼロクロス法が提案された。これは
読み出しアドレスが書き込みアドレスを追い越す又は追
い越される直前に、信号のゼロクロスＰの場所において
読み出しアドレスをメモリー上の古い又は新しい信号の
ゼロクロスＰへとジャンプさせるようにして、信号の接
続をゼロクロスＰで行なおうというものである。このよ
うなゼロクロス法で信号の接続を行なったとしても完全
にノイズを取り去ることができず、また信号の基本周期
を考慮したうえでゼロクロス法で信号の接続を行なった
としてもステレオ仕様のピッチ変換器を構成する場合に
おいては、読み出しアドレスがジャンプするタイミング
は入力信号に依存するため左チャンネル、右チャンネル
の二つのチャンネルで異なった時期に読み出しアドレス
がジャンプしてしまい、出力時において左右の信号が位
相ずれを起こし非常に聞きすらいという欠点があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、メモリー上で読み出しアドレスと書
き込みアドレスとのアドレス差が縮まってきたら、ピッ
チ全土げる場合には読み出しアドレスをメモリー上の古
いデータへと、またピッチを下げる場合には新しいデー
タへとジャンプさせる際に、前者のデータをフェードア
ウト。
になされたもので、メモリー上で読み出しアドレスと書
き込みアドレスとのアドレス差が縮まってきたら、ピッ
チ全土げる場合には読み出しアドレスをメモリー上の古
いデータへと、またピッチを下げる場合には新しいデー
タへとジャンプさせる際に、前者のデータをフェードア
ウト。
後者のデータをフェードインするものである。すなわち
今読み出しアドレスで示されているデータとジャンプ先
のデータにそれぞれ、そのときのピッチ変換率に応じた
ある適当な区間において、１で始まりＯで終わる減少関
数と０から始まり１で終わる増加関数を掛は合わせ、そ
の後でその二つのデータを加算したものをジャンプさ′
せる際の出力データとし信号の不連続点を処理するもの
である。このことによシ読み出しアドレスをジャンプさ
せる時期が左チャンネル、右チャンネルとも同時期に行
なわせることができ、かつノイズが無い信号としてピッ
チ変換される。
今読み出しアドレスで示されているデータとジャンプ先
のデータにそれぞれ、そのときのピッチ変換率に応じた
ある適当な区間において、１で始まりＯで終わる減少関
数と０から始まり１で終わる増加関数を掛は合わせ、そ
の後でその二つのデータを加算したものをジャンプさ′
せる際の出力データとし信号の不連続点を処理するもの
である。このことによシ読み出しアドレスをジャンプさ
せる時期が左チャンネル、右チャンネルとも同時期に行
なわせることができ、かつノイズが無い信号としてピッ
チ変換される。
また読み出しアドレスがジャンプする際にデータを処理
する時間が、どんなピッチ変換率においても一定であっ
た場合に、たとえばピッチを上げていった時に処理され
る信号と処理されない信号との時間の相対比がそのまま
保たれずに処理される信号分が大きくなってしまい、そ
の結果として出力信号にトレモロがかかったようになり
出力信号が非常に不自然に聞こえてしまう。そこで本願
の第２の発明はピッチ変換率が変わっても処理される信
号のデータ数は常に一定のまま変わらないようにして、
読み出し周波数が変わればそれに応じて当然のことなが
ら処理時間も変化され、どのピッチ変換率においても自
然な出力信号が得られるようにしたものである。
する時間が、どんなピッチ変換率においても一定であっ
た場合に、たとえばピッチを上げていった時に処理され
る信号と処理されない信号との時間の相対比がそのまま
保たれずに処理される信号分が大きくなってしまい、そ
の結果として出力信号にトレモロがかかったようになり
出力信号が非常に不自然に聞こえてしまう。そこで本願
の第２の発明はピッチ変換率が変わっても処理される信
号のデータ数は常に一定のまま変わらないようにして、
読み出し周波数が変わればそれに応じて当然のことなが
ら処理時間も変化され、どのピッチ変換率においても自
然な出力信号が得られるようにしたものである。
以下本発明の一実施例を図面とともに説明する。
本発明によるピッチ変換器の動作原理を第１図に、また
その一実施例を表わすブロック図を第２図に示す。
その一実施例を表わすブロック図を第２図に示す。
第２図において第１図（ａ）（イ）示の入力信号ａは帯
域制限するためのキー・パス・フィルター１ｔ−Ａす、
その帯域制限された信号すがＡ／１）変換器２へ入り、
そこでサンプリングタイムｔ１で分割されてディジタル
信号Ｃ１に変換される。そのディジタル信号Ｃｌはクロ
ック周波数ｆｗでカウントされる書き込みアドレスカウ
ンター１４の出力アドレスＷＡに従って随時孔ＡＭａに
書き込まれ、このＲＡＭ ３に書き込まれたデータはり
□ロック周波数ｆｒでカウントされる読み出しアドレス
カウンター１８のアドレスｋＬＡに従って随時孔ＡＭ３
から読み出される。そして読み出しアドレス）ＬＡと書
き込みアドレｚＷＡとが接近していない時、つまシ接続
点の信号処理をする必要のないときは、そのＲ，ＡＭ
３の出力信号ｃ２はマルチプレクーｙ１″（Ｃ）ｌ−通
ってＤ／Ａ変換器１０に入シ最終段のロー・パス・フィ
ルタ−１１ヲ通シ、入力信号ａを上記周波数ｆｗとｆｒ
の比、つまりｆｒ／ｆｗのピッチ変換率に変換した最終
出力ｄ、ｅが得られる。例えばｆｗ）ｆｒのときは入力
信号ａは第１図（ａ）（ロ）示のようにタイム１１がタ
イムｔ２延びた低周波にピッチ変換され、またｆｗ（ｆ
ｒのときは入力信号ａは第１図（ａ）（ハ）示のように
高周波にピッチ変換される。
域制限するためのキー・パス・フィルター１ｔ−Ａす、
その帯域制限された信号すがＡ／１）変換器２へ入り、
そこでサンプリングタイムｔ１で分割されてディジタル
信号Ｃ１に変換される。そのディジタル信号Ｃｌはクロ
ック周波数ｆｗでカウントされる書き込みアドレスカウ
ンター１４の出力アドレスＷＡに従って随時孔ＡＭａに
書き込まれ、このＲＡＭ ３に書き込まれたデータはり
□ロック周波数ｆｒでカウントされる読み出しアドレス
カウンター１８のアドレスｋＬＡに従って随時孔ＡＭ３
から読み出される。そして読み出しアドレス）ＬＡと書
き込みアドレｚＷＡとが接近していない時、つまシ接続
点の信号処理をする必要のないときは、そのＲ，ＡＭ
３の出力信号ｃ２はマルチプレクーｙ１″（Ｃ）ｌ−通
ってＤ／Ａ変換器１０に入シ最終段のロー・パス・フィ
ルタ−１１ヲ通シ、入力信号ａを上記周波数ｆｗとｆｒ
の比、つまりｆｒ／ｆｗのピッチ変換率に変換した最終
出力ｄ、ｅが得られる。例えばｆｗ）ｆｒのときは入力
信号ａは第１図（ａ）（ロ）示のようにタイム１１がタ
イムｔ２延びた低周波にピッチ変換され、またｆｗ（ｆ
ｒのときは入力信号ａは第１図（ａ）（ハ）示のように
高周波にピッチ変換される。
さて第１図（ｂ）の円周上を几ＡＭ３のアドレスにたと
え今ｆｒ）ｆｗとし、読み出しアドレスＦＬＡ、書き込
みアドレス位置共に右回り（時計方向）に動いていると
し、ここで読み出しアドレスＲＡと書き込みアドレスＷ
Ａとの差が縮まってきた場合のことを考えてみる。本発
明では両アドレス差が縮まってきたら、信号に対して本
発明独特のフェード処理を行なうもので、前記したよう
に処理されるデータの個数はどのピッチ変換率において
も同数であり、たとえばこれを１０００データとする。
え今ｆｒ）ｆｗとし、読み出しアドレスＦＬＡ、書き込
みアドレス位置共に右回り（時計方向）に動いていると
し、ここで読み出しアドレスＲＡと書き込みアドレスＷ
Ａとの差が縮まってきた場合のことを考えてみる。本発
明では両アドレス差が縮まってきたら、信号に対して本
発明独特のフェード処理を行なうもので、前記したよう
に処理されるデータの個数はどのピッチ変換率において
も同数であり、たとえばこれを１０００データとする。
そしてこの１０００データ分の信号の処理は読み出しと
書き込みのアドレス差が縮まってきて両アドレスが一致
する直前において完了していなければならない。そこで
どのピッチ変換率においても、アドレスが一致する直前
において信号処理が完了するように、どのくらいのアド
レス差になったら信号処理を開始すればよいかを、各ピ
ッチ変換率に対してめて、この情報をアドレス差設定器
１５にもたせておく。したがって、このアドレス差設定
器１５は、周波数ｆｗ、ｆｒの情報をもらい、そのとき
のピッチ変換率に応じた信号処理開始時のアドレス差情
報Ｓ１を出力する。またアドレス差算出器１６は書き込
みアドレスと読み出しアドレスとのアドレス差情報Ｓ２
を随時算出しており、アドレス差算出器１６とアドレス
差設定器との出力データの一致を、−数棟重器１９が検
出し、その−数棟出信号Ｓ３が信号処理用タイミング・
ジェネレータ２１へ送られる。
書き込みのアドレス差が縮まってきて両アドレスが一致
する直前において完了していなければならない。そこで
どのピッチ変換率においても、アドレスが一致する直前
において信号処理が完了するように、どのくらいのアド
レス差になったら信号処理を開始すればよいかを、各ピ
ッチ変換率に対してめて、この情報をアドレス差設定器
１５にもたせておく。したがって、このアドレス差設定
器１５は、周波数ｆｗ、ｆｒの情報をもらい、そのとき
のピッチ変換率に応じた信号処理開始時のアドレス差情
報Ｓ１を出力する。またアドレス差算出器１６は書き込
みアドレスと読み出しアドレスとのアドレス差情報Ｓ２
を随時算出しており、アドレス差算出器１６とアドレス
差設定器との出力データの一致を、−数棟重器１９が検
出し、その−数棟出信号Ｓ３が信号処理用タイミング・
ジェネレータ２１へ送られる。
これらの様子を第１図（ｂ）において説明すると、今読
み出しアドレス、書き込みアドレスが夫々図の位置にあ
るとし、処理データ数ｋ ｂ ｌ、また今の読み出しア
ドレス周波数と書き込みアドレス周波数の関係から、処
理開始時アドレス差がアドレス差設定器１６からａｌと
指定されたとする。つまり読み出しアドレスｋＬＡが図
の位置にきたとき、アドレス差算出器１６が８１の値を
出力し一致検出器１９においてアートレス差設定器１５
とアドレス差算出器１６の出力が一致したのを検出し信
号処理が開始され、ｂｌの区間内においてその信号の処
理が行なわれる。このようなことにより読み出しアドレ
スと書き込みアドレスとが一致する以前において信号処
理が完了する。
み出しアドレス、書き込みアドレスが夫々図の位置にあ
るとし、処理データ数ｋ ｂ ｌ、また今の読み出しア
ドレス周波数と書き込みアドレス周波数の関係から、処
理開始時アドレス差がアドレス差設定器１６からａｌと
指定されたとする。つまり読み出しアドレスｋＬＡが図
の位置にきたとき、アドレス差算出器１６が８１の値を
出力し一致検出器１９においてアートレス差設定器１５
とアドレス差算出器１６の出力が一致したのを検出し信
号処理が開始され、ｂｌの区間内においてその信号の処
理が行なわれる。このようなことにより読み出しアドレ
スと書き込みアドレスとが一致する以前において信号処
理が完了する。
さて実際の信号処理の内容ｔ−４５２明すると、信号処
理が開始するとき信号Ｓ３によりまず信号処理用タイミ
ング・ジェネレータ２１の信号Ｓｏが発生してマルチプ
レクサＢ１３は切換り、読み出しアドレスＫＡで読み出
されるデータと、その読み出しアドレス）ＬＡがジャン
プする先のデータとの二つのデータを同時に読み出して
いくようにする。第１図（ｂ）において、そのジャンプ
先が下点と記されている所とする。このジャンプ先下点
は信号処理開始時点における書き込みアドレ、％ＷＡの
位置よシ先の位置であればよく、たとえばΦ）図のよう
にＲＡＭ３上の読み出しアドレス位置の正反対側の下点
の場所にジャイブ先が位置するようにする。よってジャ
ンプ先と読み出しアドレスｋＬＡとのアドレス差がαの
値とすると、その時々の読み出しアドレスＲＡに随時α
を加算すればジャンプ先アドレスがまシ、読み出しアド
レスＲＡが工の範囲で動くときに、そのジャンプ先アド
レスは■の範囲で動く。そして定数加算器１７はそのα
を読み出しアドレスＲＡに加算する。すなわち第２図に
おいて先ず読み出しアドレスカウンタ１８の出力アドレ
スｋＬＡがマルチプレクサ（Ｂ） 、 （Ａ）１３ 、
１２を通りＲＡＭ３へ入力され、そのアドレス上のデー
タｃ２゜がＲＡＭ３から読み出され入ラッチ回路１４に
ラッチされる。次にその読み出しアドレスカウンタ、８
の出力にαを加算したアドレスＲＡαが定数加算器１７
から出力され同様にしてそのアドレス上のデータがＲＡ
Ｍ３から読み出されラッチ回路■５にラッチされる。こ
のように信号処理が開始されると第１図（ｂ）における
範囲Ｉのアドレス上のデータと、範囲■のアドレス上の
データが同時に読み出されていく。ところでその時に読
み出されたデータを第１図（Ｃ）の波形とし、範囲■の
部分で読み出されたデータＩＣＩは実線の波形、範囲■
の部分で読み出されたデータｌ Ｃ１は点線の波形とす
ムその二つの波形に対して第１図（Ｃ）のＩの波形に対
しては第１図（ｄ）の減少するフェードアウト関数ｌａ
、ｌの波形に対しては第１図（ｄ）の増加するフェード
イン関数１１ａｔそれぞれアドレスｂｌの期間において
掛は合わせ、その後でその結果を加算したものを期間ｂ
ｌの出力とするように信号処理を行なう。すなわち関数
１ａは１で始ま９０で終わる減少関数、関数１ａは０か
ら始まり１で終わる増加関数でこれへよりフェードイン
、フェードアウトを行う。たとえばいま第１図（Ｃ）（
ｄ）において読み出しアドレス几Ａがｔｓｏの位置にき
ている之すると、その読み出しアドレスＲＡで読み出さ
れたポイントのデータｇと、その読み出しアドレスＲＡ
にαを加算したアドレスで読み出されたポイントのデー
タｈがまずそれぞれラッチ回路Ｉ４．ラッチ回路■５に
ラッチされる。またその時信号処理用タイミング・ジェ
ネレータ２１の信号ｓ４により関数の値（（ｄ）図にお
けるｉとｊ）がそれぞれ係数設定器２０から発生し、乗
算器１６．…７へ与えられ、この乗算器１６においては
、ラッチ回路■４の出力すなわちそのポイントのデータ
ｇと係数設定器２０から与えられた関数値１を掛は合わ
せた信号ｇｉを出力する。また乗算器■７においてはラ
ッチ回路■５の出力すなわちそのポイントのデータｈと
、係数設定器２０から与えらた関数値ｊを掛は合わせた
信号ｈｊｔ出力する。そしてその乗算器１ 、 ＩＩ
６゜７の出力を加算器８で加算し、その加算器８の出力
８ｓ ｋ ｔ ｔｏ時における最ノ嘴とし、この出力ｓ
４はマルチプレサ（Ｃ） ９ Ｔｈ通ってＤ／Ａ変換器
１０へ入力され、その出力ｄがローパスフィルター１１
ヲ通って出力信号ｅとして出力される。
理が開始するとき信号Ｓ３によりまず信号処理用タイミ
ング・ジェネレータ２１の信号Ｓｏが発生してマルチプ
レクサＢ１３は切換り、読み出しアドレスＫＡで読み出
されるデータと、その読み出しアドレス）ＬＡがジャン
プする先のデータとの二つのデータを同時に読み出して
いくようにする。第１図（ｂ）において、そのジャンプ
先が下点と記されている所とする。このジャンプ先下点
は信号処理開始時点における書き込みアドレ、％ＷＡの
位置よシ先の位置であればよく、たとえばΦ）図のよう
にＲＡＭ３上の読み出しアドレス位置の正反対側の下点
の場所にジャイブ先が位置するようにする。よってジャ
ンプ先と読み出しアドレスｋＬＡとのアドレス差がαの
値とすると、その時々の読み出しアドレスＲＡに随時α
を加算すればジャンプ先アドレスがまシ、読み出しアド
レスＲＡが工の範囲で動くときに、そのジャンプ先アド
レスは■の範囲で動く。そして定数加算器１７はそのα
を読み出しアドレスＲＡに加算する。すなわち第２図に
おいて先ず読み出しアドレスカウンタ１８の出力アドレ
スｋＬＡがマルチプレクサ（Ｂ） 、 （Ａ）１３ 、
１２を通りＲＡＭ３へ入力され、そのアドレス上のデー
タｃ２゜がＲＡＭ３から読み出され入ラッチ回路１４に
ラッチされる。次にその読み出しアドレスカウンタ、８
の出力にαを加算したアドレスＲＡαが定数加算器１７
から出力され同様にしてそのアドレス上のデータがＲＡ
Ｍ３から読み出されラッチ回路■５にラッチされる。こ
のように信号処理が開始されると第１図（ｂ）における
範囲Ｉのアドレス上のデータと、範囲■のアドレス上の
データが同時に読み出されていく。ところでその時に読
み出されたデータを第１図（Ｃ）の波形とし、範囲■の
部分で読み出されたデータＩＣＩは実線の波形、範囲■
の部分で読み出されたデータｌ Ｃ１は点線の波形とす
ムその二つの波形に対して第１図（Ｃ）のＩの波形に対
しては第１図（ｄ）の減少するフェードアウト関数ｌａ
、ｌの波形に対しては第１図（ｄ）の増加するフェード
イン関数１１ａｔそれぞれアドレスｂｌの期間において
掛は合わせ、その後でその結果を加算したものを期間ｂ
ｌの出力とするように信号処理を行なう。すなわち関数
１ａは１で始ま９０で終わる減少関数、関数１ａは０か
ら始まり１で終わる増加関数でこれへよりフェードイン
、フェードアウトを行う。たとえばいま第１図（Ｃ）（
ｄ）において読み出しアドレス几Ａがｔｓｏの位置にき
ている之すると、その読み出しアドレスＲＡで読み出さ
れたポイントのデータｇと、その読み出しアドレスＲＡ
にαを加算したアドレスで読み出されたポイントのデー
タｈがまずそれぞれラッチ回路Ｉ４．ラッチ回路■５に
ラッチされる。またその時信号処理用タイミング・ジェ
ネレータ２１の信号ｓ４により関数の値（（ｄ）図にお
けるｉとｊ）がそれぞれ係数設定器２０から発生し、乗
算器１６．…７へ与えられ、この乗算器１６においては
、ラッチ回路■４の出力すなわちそのポイントのデータ
ｇと係数設定器２０から与えられた関数値１を掛は合わ
せた信号ｇｉを出力する。また乗算器■７においてはラ
ッチ回路■５の出力すなわちそのポイントのデータｈと
、係数設定器２０から与えらた関数値ｊを掛は合わせた
信号ｈｊｔ出力する。そしてその乗算器１ 、 ＩＩ
６゜７の出力を加算器８で加算し、その加算器８の出力
８ｓ ｋ ｔ ｔｏ時における最ノ嘴とし、この出力ｓ
４はマルチプレサ（Ｃ） ９ Ｔｈ通ってＤ／Ａ変換器
１０へ入力され、その出力ｄがローパスフィルター１１
ヲ通って出力信号ｅとして出力される。
このようにして区間す、において常に一定の１０００デ
ータ分がフェード処理を施され、１０００データ分のフ
ェード処理が終了し、第１図（ｂ）において読み出しア
ドレスｋＬＡが１点Ｘｌの位置にきたときに上の時の定
数加算器１７の出力である読み出しアドレスＲＡ＋αの
アドレス値ｋＬＡαすなわち点Ｘ２のアドレス値を読み
出しアドレスカウンタ１８のプリセット値とし、その値
を読み出しアドレスカウンタ１８がロードする。よって
読み出しアドレスカウンタ１８は点Ｘ２ヘジャンプし、
そこからＲＡＭａ上のブータラ読み出す。そして信号処
理用タイミングジェネレータ２１の信号Ｓ７によシマル
チプレクサ（０９は再び読み出しアドレスと書き込みア
ドレスとのアドレス差がａ、になるまでＲＡＭ３の出力
をそのままＤ／Ａ変換器の入力とするように切り換わり
、読み出しアドレスで読み出されているデータがそのま
まロー・パス・フィルタ１１の出力となるものである。
ータ分がフェード処理を施され、１０００データ分のフ
ェード処理が終了し、第１図（ｂ）において読み出しア
ドレスｋＬＡが１点Ｘｌの位置にきたときに上の時の定
数加算器１７の出力である読み出しアドレスＲＡ＋αの
アドレス値ｋＬＡαすなわち点Ｘ２のアドレス値を読み
出しアドレスカウンタ１８のプリセット値とし、その値
を読み出しアドレスカウンタ１８がロードする。よって
読み出しアドレスカウンタ１８は点Ｘ２ヘジャンプし、
そこからＲＡＭａ上のブータラ読み出す。そして信号処
理用タイミングジェネレータ２１の信号Ｓ７によシマル
チプレクサ（０９は再び読み出しアドレスと書き込みア
ドレスとのアドレス差がａ、になるまでＲＡＭ３の出力
をそのままＤ／Ａ変換器の入力とするように切り換わり
、読み出しアドレスで読み出されているデータがそのま
まロー・パス・フィルタ１１の出力となるものである。
これまでの本発明のピッチ変換器の一実施例はｆｒ）ｆ
ｗについて行なったが、ｆｗ）ｆｒの場合も同様に構成
できる。
ｗについて行なったが、ｆｗ）ｆｒの場合も同様に構成
できる。
尚、上記実施例では第１図（ｄ）のフェード関数をデー
タに掛は合わせるとき、乗算器を用いて行なったが、こ
のような計算は乗算器を用いずにデータのピット・シフ
トを応用して行なってもよい。
タに掛は合わせるとき、乗算器を用いて行なったが、こ
のような計算は乗算器を用いずにデータのピット・シフ
トを応用して行なってもよい。
以上のように本発明ではＲＡＭａ上において読み出しア
ドレス周波数と書き込みアドレス周波数との比を変える
ことによりピッチ変換を行ない、それにともなって生じ
る信号の不連続点を、今読み出しアドレスで読み出され
ているデータとそのジャンプ先データとの前者と後者に
それぞれ減少関数、増加関数を掛は合わせてフェードア
ウト。
ドレス周波数と書き込みアドレス周波数との比を変える
ことによりピッチ変換を行ない、それにともなって生じ
る信号の不連続点を、今読み出しアドレスで読み出され
ているデータとそのジャンプ先データとの前者と後者に
それぞれ減少関数、増加関数を掛は合わせてフェードア
ウト。
フェードインさせ、その後でその二つのデータを加算し
それを出力とすることにより、クリックノイズの発生を
防止した良好なピッチ変換された信号が得られ、かつス
テレオ仕様のピッチ変換においても左右２チャンネルの
位相ずれのないピッチ変換器−を構成することができる
。
それを出力とすることにより、クリックノイズの発生を
防止した良好なピッチ変換された信号が得られ、かつス
テレオ仕様のピッチ変換においても左右２チャンネルの
位相ずれのないピッチ変換器−を構成することができる
。
さらに本願の第２の発明ではどのピッチ変換率において
も信号処理データ数は一定であるので、どのピッチ変換
率においても自然な信号を得ることができるピッチ変換
器を提供することができるものである。
も信号処理データ数は一定であるので、どのピッチ変換
率においても自然な信号を得ることができるピッチ変換
器を提供することができるものである。
【図面の簡単な説明】
第１図（ａ）は本発明におけるピッチ変換する信号とピ
ッチ変換した信号を示すグラフ、第１図（ｂ）。 （Ｃ） 、 （ｄ）はそのピッチ変換器の原理及び動作
を示す説明図、第２図は本発明の一実施例のブロック回
路図である。 ２・・・・・・Ａ／Ｄ変換器、 ３・・・・・・几ＡＭ
、１０・・・・・・Ｄ／Ａ変換器、 ａ・・・・・・ア
ナログ信号、ＣＩ。 Ｃ２・・・・・・ディジタル信号、 ｄ・・・・・・ア
ナログ信号、ｆｗ・・・・・・書き込み周波数、ｆｒ・
・・・・・読み出し周波数。 １ε、況い； 簿１劇
ッチ変換した信号を示すグラフ、第１図（ｂ）。 （Ｃ） 、 （ｄ）はそのピッチ変換器の原理及び動作
を示す説明図、第２図は本発明の一実施例のブロック回
路図である。 ２・・・・・・Ａ／Ｄ変換器、 ３・・・・・・几ＡＭ
、１０・・・・・・Ｄ／Ａ変換器、 ａ・・・・・・ア
ナログ信号、ＣＩ。 Ｃ２・・・・・・ディジタル信号、 ｄ・・・・・・ア
ナログ信号、ｆｗ・・・・・・書き込み周波数、ｆｒ・
・・・・・読み出し周波数。 １ε、況い； 簿１劇
Claims (2)
- （１） アナログ信号をディジタル信号に変換するへ変
換器と、そのディジタル信号を一時貯えるためのランダ
ム・アクセス・メモリ（以下ＲＡＭと称す）と、そのＲ
ＡＭから読み出したディジタル信号をアナログ信号に変
換するＤ／Ａ変換器を備え、上記ＲＡＭへの書き込み周
波数と読み出し周波数の比を変えることにより信号のピ
ッチ変換を行なうピッチ変換器において、ＲＡＭ上で読
み出しアドレスと書き込みアドレスとのアドレス差が縮
まってきたら、ピッチを上げる場合には読み出しアドレ
スをメモリー上の古いデータへと、ｔたピッチを下げる
場合には新しいデータへとジャンプさせる際に読み出し
アドレスで示されているデータとジャンプ先のデータに
おいて前者のデータをフェードアウトさせ後者のデータ
はフェードインさせ、その後でその二つのデータを加算
したものをジャンプさせる際の出力データとし、信号の
不連続点を防止することを特徴とする信号のピッチ変換
器。 - （２）読み出し・アドレスをジャンプさせる際の不連続
点防止時における処理データ数を、どのピッチ変換率に
対しても同数とすることを特徴とする特許請求の範囲第
（１）項記載の信号のピッチ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015365A JPS60159799A (ja) | 1984-01-30 | 1984-01-30 | 信号のピッチ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015365A JPS60159799A (ja) | 1984-01-30 | 1984-01-30 | 信号のピッチ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60159799A true JPS60159799A (ja) | 1985-08-21 |
| JPH0331279B2 JPH0331279B2 (ja) | 1991-05-02 |
Family
ID=11886764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015365A Granted JPS60159799A (ja) | 1984-01-30 | 1984-01-30 | 信号のピッチ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159799A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247699A (ja) * | 1984-05-23 | 1985-12-07 | 角元 純一 | 音響信号周波数変換制御方式 |
| JPS6129899A (ja) * | 1984-07-20 | 1986-02-10 | 日本コロムビア株式会社 | 音声信号処理装置 |
| US5367118A (en) * | 1991-03-19 | 1994-11-22 | Casio Computer Co., Ltd. | Digital pitch shifter for reading out pitch-shifted waveform data from a memory |
-
1984
- 1984-01-30 JP JP59015365A patent/JPS60159799A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247699A (ja) * | 1984-05-23 | 1985-12-07 | 角元 純一 | 音響信号周波数変換制御方式 |
| JPS6129899A (ja) * | 1984-07-20 | 1986-02-10 | 日本コロムビア株式会社 | 音声信号処理装置 |
| US5367118A (en) * | 1991-03-19 | 1994-11-22 | Casio Computer Co., Ltd. | Digital pitch shifter for reading out pitch-shifted waveform data from a memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0331279B2 (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4734795A (en) | Apparatus for reproducing audio signal | |
| CA2013082C (en) | Pitch shift apparatus | |
| US4681007A (en) | Sound generator for electronic musical instrument | |
| US5166835A (en) | Recording and reproducing apparatus with variable time delay for pcm and analogue audio data | |
| JP3076859B2 (ja) | ディジタルオーディオ信号の信号処理装置 | |
| JPS60159799A (ja) | 信号のピッチ変換器 | |
| US4562488A (en) | Device for reproduced sound pitch modification in a tape player | |
| JPS60176100A (ja) | 信号のピッチ変換器 | |
| JPS61186999A (ja) | 音程制御装置 | |
| JP3481005B2 (ja) | ディジタルオーディオ信号の音程変換器 | |
| JPS601666A (ja) | デ−タ記録再生装置 | |
| JPS60216393A (ja) | 情報処理装置 | |
| JPS60127567A (ja) | オーディオ信号再生装置 | |
| KR930001700B1 (ko) | 오디오 신호 재생장치 | |
| JPH09185379A (ja) | サンプリング音源装置 | |
| JPH0517631B2 (ja) | ||
| JP2906765B2 (ja) | 音声又は映像のデジタル情報再生装置 | |
| JPS6127594A (ja) | 音程変換装置 | |
| JP2669088B2 (ja) | 音声速度変換装置 | |
| JPS58142398A (ja) | ピツチ制御装置 | |
| JPS58143405A (ja) | 時間軸圧縮伸長装置の制御回路 | |
| JPS61167998A (ja) | 音程制御装置 | |
| JPS59214095A (ja) | 音声合成装置 | |
| JPS612199A (ja) | 音程シフト回路装置 | |
| JP3171192B2 (ja) | 音楽再生装置 |