JPS6230637B2

JPS6230637B2 -

Info

Publication number: JPS6230637B2
Application number: JP56012036A
Authority: JP
Inventors: Naoaki Matsumoto; Shigenori Sano
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-01-29
Filing date: 1981-01-29
Publication date: 1987-07-03
Also published as: JPS57125998A

Description

【発明の詳細な説明】本発明はデイジタル的に打楽器音（リズム音）
を生成出力する打楽器音発生装置に関する。

一般に、従来より用いられている打楽器音源回
路は、トランジスタ、抵抗、コンデンサ等を用い
て構成するアナログ回路方式のものである。そし
て、その回路としては、サイン波系のもの（例え
ばバスドラム音等を出力する。）とノイズ系のも
の（例えばシンバル音等を出力する。）とに大別
される。

しかして、このようなアナログ回路方式のもの
は、温度上昇による誤差、部品のばらつき、ある
いは発振周波数のずれ等、不安定な要素が多くあ
り、また、部品点数が非常に多くなり、作成する
工程に多大な労力、時間を要し、更に、集積回路
化には不適合である等、種々の欠点があつた。

また、近年では、デイジタル回路により打楽器
音を発生することが種々試みられている。例え
ば、特開昭55−163595号には、そのような技術の
開示がある。即ち、この先行技術にあつては、ノ
イズ系の成分に対応するランダムパルスとタイコ
系の成分に対応する周波数信号とを１つの排他的
論理和ゲートにて合成出力するようになつてい
る。

従つて、１ビツトの合成出力しか得られず、エ
ンベロープ制御をするには、後段の別のアナログ
回路により行なわねばならないという問題があつ
た。また、この従来技術では、周波数信号として
とり得るのは、１ビツトの信号である矩形波に限
られるという問題があつた。

本発明は、上記事情に鑑みてなされたもので、
正弦波等の周期性信号をデイジタル波形データと
して出力するとともに、ノイズデータもデイジタ
ル出力し、これらの各データに対しエンベロープ
制御を行つた後、このエンベロープ制御されたデ
イジタル波形データの最上位ビツトを除く下位の
ビツトのうちの所定数のビツトに対応して設けら
れた複数の排他的論理和ゲートの各一端に上記デ
イジタル波形データの所定数のビツトの信号を与
え、各ゲートの他端に、エンベロープ制御された
ノイズデータの各ビツトの信号を与え、この排他
的論理和ゲート回路群からデイジタル波形データ
とノイズデータとを合成した合成出力を得るよう
にした打楽器音発生装置を提供することを目的と
する。

即ち、上記構成により、特にデイジタル波形デ
ータの最上位ビツトを除いた所定数のビツトに対
して、排他的論理和ゲート回路を夫々設けたこと
によつて、必ずデイジタル波形データの周期性が
合成出力において強くあらわれるようにしたこと
を特徴とする。

また、本願は、上記基本的構成を含む第１発明
と、上記デイジタル波形データと上記デイジタル
ノイズデータとに、エンベロープデータ発生手段
から出力されるひとつのエンベロープデータを共
通に使用して共通なエンベロープを付与するとい
う第２発明とを包含するものである。

この第２発明にあつては、エンベロープデータ
発生手段がひとつでよくなり全体の構成が簡単に
なるという更に別の特徴がある。

以下、この発明の一実施例につき詳細に説明す
る。

第１図は、本実施例のブロツク回路図であり、
図中１は、発振器（PG）１であり、この発振器
１出力は分周カウンタ２に入力され、この分周カ
ウンタ２出力が制御部３に供給される。この制御
部３には、更に、CPU４からの制御信号が入力
する。この制御信号はリズムパターン、リズム音
の種類によつて異なる。

第２図は、この制御部３の詳細を示すもので、
いまカウンタ２の出力が４ビツトで入力する。即
ち、その４ビツト入力のうち、下位ビツト側から
Ａ〜Ｄとする。そして、この入力信号Ａはアンド
ゲート３１〜３８に印加され、入力信号Ｂはアン
ドゲート３２〜３４，３６〜３８に印加され、入
力信号Ｃはアンドゲート３３，３４，３７，３８
に印加され、入力信号Ｄはアンドゲート３４，３
８に印加される。

そして、これ等のアンドゲート３１〜３８に
は、更にCPU４からライン４−１〜４−８を介
してゲート制御信号が与えられ、アンドゲート３
１〜３４出力はオアゲート３９を介して、エンベ
ロープクロツクESとしてエンベロープカウンタ
５に印加され、また、アンドゲート３５〜３８出
力はオアゲート４０を介して、エンベロープクロ
ツクENとしてエンベロープカウンタ６に印加さ
れる。

従つて、例えば、エンベロープクロツクESを
最も速いクロツクとするには、CPU４からライ
ン４−１を介してアンドゲート３１にゲート信号
として“１”信号を与える。そして、他のライン
４−２〜４−４は“０”レベルとする。また逆
に、エンベロープクロツクESを最も遅いクロツ
クとするには、CPU４からライン４−４を介し
てアンドゲート３４にゲート信号として“１”信
号を与え、他のアンドゲート３１〜３３に対し
て、ライン４−１〜４−３を介して“０”信号を
与える。

また、エンベロープクロツクENも全く同様に
制御出来る。そして、また、ノイズ系の音を出力
しないようにする場合には、ライン４−５〜４−
８のレベルを“０”とすればエンベロープクロツ
クESが出力しなくなり、ノイズ系の音が後述す
るように発生しなくなる。一方、サイン波系の音
を出力しないようにするには、ライン４−１〜４
−４のレベルを“０”とし、エンベロープクロツ
クENを出力しないようにする。

そして、この制御部３から出力するエンベロー
プクロツクES，ENは、エンベロープカウンタ
５，６へそれぞれ入力される。

エンベロープカウンタ５，６は、このエンベロ
ープクロツクES，ENの速度に基づき、各々サイ
ン波系のリズム音のエンベロープと、ノイズ系の
リズム音のエンベロープとを制御する為のエンベ
ロープデータを生成する。このエンベロープカウ
ンタ５，６は同様である為、いま、エンベロープ
カウンタ６の詳細について、第３図を参照して説
明する。第３図に於て、CPU４からライン４−
９を介して当該リズム音を発生するタイミングで
１発“１”信号を供給する。

そして、その信号は、ラツチ６１、インバータ
６２、アンドゲート６３より成るワンシヨツト回
路６０に与えられる。なお、ラツチ６１は、分周
カウンタ２の出力Ａによつて読込動作が行われ
る。従つて、上記ライン４−９から“１”信号が
供給された際、その信号の立上りのタイミングで
このワンシヨツト回路６０は１発“１”信号を出
力し、オアゲート６４〜６７に供給する。そし
て、このオアゲート６４〜６７出力はラツチ６８
に分周カウンタ２の出力Ａの入力毎にラツチされ
る。そして、このラツチ６８出力は減算器６９へ
入力され、上記制御部３から与えられるエンベロ
ープクロツクENの入力毎に、その内容がダウン
カウントされ、４ビツトのエンベロープデータ
E₁〜E₄として乗算器７に供給される。

即ち、減算器６９には、上記ラツチ６８出力が
印加されると共にアンドゲート７０を介してエン
ベロープクロツクENが「−１」入力端に与えら
れるようになつている。また、上記アンドゲート
７０には、エンベロープデータE₁〜E₄が供給さ
れるオアゲート７１出力が更に印加されるように
なつている。従つて、エンベロープデータE₁〜
E₄が０となると、上記エンベロープクロツクEN
は、減算器６９に与えられない。

そして、この減算器６９出力は、オアゲート６
４〜６７を介し、ラツチ６８に与えられるように
なつている。このようにして、エンベロープデー
タE₁〜E₄の内容は、クロツクENが入力するま
で、同一データを保持するようになる。

また、エンベロープカウンタ５は、上述したエ
ンベロープカウンタ６と同様の構成となつてお
り、CPU４からライン４−１０を介して与えら
れる信号と、制御部３からのエンベロープクロツ
クESに従つて動作し、その結果得られるエンベ
ロープデータを、乗算器９に与える。

そして、乗算器７には、ノイズ発生回路８から
のノイズデータが与えられ、エンベロープカウン
タ６出力と乗算されて合成部１１に供給される。
また、乗算器９には、サイン波発生回路１０から
サイン波（正弦波）データが与えられ、エンベロ
ープカウンタ５出力と乗算されて合成部１１に供
給される。

なお、上記ノイズ発生回路８は、例えばシフト
レジスタと排他的オアゲートを用いて構成され、
また、サイン波発生回路５は、例えばサイン波を
ROMに記憶しておき、それを所定周波数のクロ
ツクで読出す方法、あるいは矩形波の合成による
方法等がとられる。

乗算器７，８は、公知の乗算器を用いても良く
あるいは、乗算器７は、より簡単に構成するに
は、例えば、第４図に示す如き回路構成でもよ
い。

即ち、アンドゲート８１〜８４には、ノイズ発
生回路８よりノイズデータＮ１〜Ｎ４が印加さ
れ、エンベロープカウンタ６よりエンベロープデ
ータＥ１〜Ｅ４が印加されるようになつている。
従つて、ノイズデータは、エンベロープデータが
大であれば、大きな出力となるが、エンベロープ
が徐々に減衰してゆくにつれて、ノイズデータは
レベルが小となつてゆく。

合成部１１は、第５図に示す如く構成されてい
る。即ち、乗算器７からエンベロープ制御されて
出力されるノイズデータ（出力Ｍ１〜Ｍ４）は排
他的オアゲート１１１〜１１４の一方の入力端に
与えられ、また、乗算器９からエンベロープ制御
されて出力されるサイン波データ（出力Ｍ５〜Ｍ
１０）のうち下位４ビツト（Ｍ５〜Ｍ８）は上記
排他的オアゲート１１１〜１１４の他方の入力端
に与えられる。その結果、上記排他的オアゲート
１１１〜１１４からは、上記両データの排他的論
理和をとつたデータ（出力Ｄ１〜Ｄ４）を出力す
る。また、上記サイン波データのうち上位２ビツ
ト（Ｍ９，Ｍ１０）は直接合成部１１から出力す
る。

従つて、合成部１１からは６ビツトデータD₁
〜D₆がＤ−Ａ変換器１２に送出され、アナログ
信号に変換された後、アンプ、スピーカ（図示せ
ず）を介して出力する。

次に、本実施例の動作を説明する。第１図に示
す発振器１は、第６図ａに示す如く、クロツクパ
ルスを発生し、その結果、分周カウンタ２から
は、第６図ｂ〜ｅに示す如く、信号Ａ〜Ｄを出力
する。しかして、いま、制御部３に対し、例え
ば、CPU４からライン４−２，４−６に“１”
信号を供給し、その他のラインを“０”信号とす
ると、第７図ｂに示す如く、同図ａの分周カウン
タ２から信号Ａが２回出力する毎にクロツク
EN，ESを１発出力するようになる。そして、例
えばエンベロープカウンタ６に対し、ライン４−
９を介して第７図ｃに示す如く“１”信号を出力
すると、同図ｄに示す如く、インバータ６２の出
力は変化し、その結果、アンドゲート６３からは
同図ｅに示す如く１発信号を出力する。その結
果、同図ｆに示す如く、減算器６９から出力され
るエンベローブデータE₄〜E₁は、1111（＝15）
から順次エンベロープクロツクENの出力時に１
づつ減少する。

いま、説明を簡単にする為に、エンベロープカ
ウンタ５とエンベロープカウンタ６とを、全く同
一の動作をさせた場合、エンベロープデータ
（E₄〜E₁）が1010（＝10）となつた状態について
第８図に基づき詳細に説明すると、サイン波発生
回路１０からは、同図ａの如くサイン波が出力す
る。なお、この第８図ａはサイン波の形状を明示
するために階段波形の信号で示してあるが、実際
には２ビツトのデータが「10」→「01」→「00」
→「01」→「10」→「01」…と変化することは勿
論である。

そして、このサイン波発生回路１０出力は、乗
算器９に供給され、エンベロープカウンタ５の出
力即ち「10」と乗算され、その結果、第８図ｂに
示す如く、その出力値を変化する。

なお、今の場合、サイン波データが２ビツトで
表現されており、このデータに基づきエンベロー
プデータをシフト制御して、乗算器９は乗算を行
う。

そして、同時に、ノイズ発生回路８からは、４
ビツトのノイズデータが順次第８図ｃに示す如く
出力する。そして、このノイズデータは、第４図
に示す如き乗算器７に供給されることになり、い
まの場合、エンベロープが1010となつているた
め、アンドゲート８２，８４が開成可能となつて
おり、逆にアンドゲート８１〜８３が閉成される
ことになる。

従つて、乗算器７出力は、第８図ｄに示す如く
変化することになる。その結果、合成部１１から
は、乗算器９、乗算器７出力の排他的論理和をと
つた結果データ、即ち、サイン波データに対し、
ノイズデータが合成された結果データが第８図ｅ
に示す如く得られ、この合成部１１出力は、Ｄ−
Ａ変換器１２に供給されることにより、第８図ｆ
の如くアナログ信号が得られる。

このようにして、CPU４から、ライン４−
９，４−１０を介して１発信号が与えられた時点
から徐々に減衰するエンベロープが付加されたサ
イン波データ及びノイズデータが合成されて、リ
ズム音となる。従つて、エンベロープのかけ方、
ノイズとサイン波との混合比率等を種々変更する
ことにより、各種リズム音が発生可能となる。

なお、上記実施例では、２個のエンベロープカ
ウンタ５，６を設け、サイン波データとノイズデ
ータとにそれぞれ独立的にエンベロープを付加す
ることが出来るようにしたが、１個のエンベロー
プカウンタにより、双方のデータを共通にエンベ
ロープ制御するようにしてもよく、また、その場
合、ノイズデータとサイン波データの混合比を設
定するゲート回路を更に付加するようにしても良
い。

また、上記実施例では２つのリズム音を生成す
る場合につき説明したが、同時に、多数のリズム
音を生成可能とするには、第１図に示した回路を
時分割動作させるようにすれば良い。

時に、上記実施例において、合成部１１の回路
構成は第５図に示す如きものとしたが、その他第
９図に示す如き構成としても良い。即ち、第９図
に於て、乗算器７から供給される４ビツトのノイ
ズデータ（Ｍ１〜Ｍ４）のうち、最下位ビツト
M1は直接合成部１１から出力し、第２ビツト〜
第４ビツトは排他的オアゲート１１５〜１１７の
一方の入力端に印加される。また、乗算器９から
供給される６ビツトのサイン波データ（Ｍ５〜Ｍ
１０）のうち、下位３ビツト（Ｍ５〜Ｍ７）は上
記排他的オアゲート１１５〜１１７の他端の入力
端に印加される。なお、上記乗算器９から供給さ
れるサイン波データのうち上位３ビツト（Ｍ８〜
Ｍ１０）は直線合成部１１から出力される。

従つて、上記第５図に於ては、ノイズデータと
サイン波データとが同じ重み付けで合成されたの
に対し、この第９図に示した回路では、ノイズデ
ータとサイン波データとが１：２の重み付けがな
されて合成される。その為、ノイズ系の音が小さ
くなり、サイン波系の音が強調されることにな
る。

このように、合成部１１において、上記サイン
波データとノイズデータとを合成する比率は、排
他的論理和をとる重み付けを適宜変更することに
より、種々変更し得るものである。

その他、本発明の要旨を逸脱しない範囲で種々
変形応用可能である。

この発明は、以上詳述した如く、所定の周波数
を有する周期性信号を表わすデイジタル波形デー
タとノイズデータとをデイジタル生成し、これら
のデータをエンベロープ制御し、その結果出力の
排他的論理和をとつて打楽器音データを生成出力
するようにした為、安定な打楽器音源回路を得る
ことが出来、また、デイジタル回路にて構成した
為、LSI化が可能となり、従つて、音源回路の製
造コスト、製造工程が大幅に縮減出来る利点があ
る。

また、サイン波データとノイズデータとを混合
してリズム音を得ることが出来、打楽器音（自然
楽器音）をシユミレートしたリズム音を容易に得
られ、音色的にも優れているものである。

更に、正弦波データとノイズデータとを合成す
る回路を排他的論理和をとる回路により実現した
為、合成回路を極めて簡単に構成し得るものであ
る。しかも、この発明では、複数の排他的論理和
ゲート回路にて、エンベロープ制御されたデイジ
タル波形データとデイジタルノイズデータとを合
成できるため、デイジタル波形データは、複数ビ
ツト表現のものも採用でき、その結果打楽器音と
してとり得る音色が豊富化され、また、排他的論
理和ゲート回路群はエンベロープ制御されて出力
されるデイジタル波形データの最上位ビツトを除
いて設けられるから、合成出力には必ずデイジタ
ル波形データのもつ周期性が強く現われ、打楽器
音を得るには好適となる。

【図面の簡単な説明】

図面は、本発明の一実施例を示し、第１図は本
実施例のブロツク回路図、第２図は、第１図の制
御部３の詳細図、第３図は、第１図のエンベロー
プカウンタ６の詳細図、第４図は、第１図の乗算
器７の詳細図、第５図は、第１図の合成部１１の
詳細図、第６図は、第１図の発振器１、分周カウ
ンタ２出力を示すタイムチヤート、第７図は、エ
ンベロープカウンタの動作状態を示すタイムチヤ
ート、第８図は、エンベロープカウンタ５，６の
内容が「1010」となつたときの本実施例の動作状
態を示すタイムチヤート、第９図は合成部１１の
他の実施例を示す回路図である。３……制御部、５，６……エンベロープカウン
タ、７，９……乗算器、８……ノイズ発生回路、
１０……サイン波発生回路、１１……合成部、１
２……Ｄ−Ａ変換器、１１１〜１１７……排他的
オアゲート。

Claims

【特許請求の範囲】１所定の周波数を有する周期性信号を表わすデ
イジタル波形データを発生する波形データ発生手
段と、デイジタルノイズデータを発生するノイズデー
タ発生手段と、上記デイジタル波形データに対応したデイジタ
ルエンベロープデータを発生する第１エンベロー
プデータ発生手段と、上記デイジタルノイズデータに対応したデイジ
タルエンベロープデータを発生する第２エンベロ
ープデータ発生手段と、上記第１エンベロープデータ発生手段から出力
されるデイジタルエンベロープデータに基づき上
記デイジタル波形データをエンベロープ制御する
第１エンベロープ制御手段と、上記第２エンベロープデータ発生手段から出力
されるデイジタルエンベロープデータに基づき上
記デイジタルノイズデータをエンベロープ制御す
る第２エンベロープ制御手段と、この第１エンベロープ制御手段によりエンベロ
ープ制御されて出力されるデイジタル波形データ
の最上位ビツトを除く下位のビツトのうちの所定
数のビツトに対応して設けられ、各一端にこの所
定数のビツトの各信号がそれぞれ供給され、各他
端に上記第２エンベロープ制御手段によりエンベ
ロープ制御されて出力されるデイジタルノイズデ
ータの各ビツトの信号がそれぞれ供給されて、両
信号の排他的論理和をそれぞれとりデイジタル打
楽器音データとして出力する排他的論理和ゲート
回路群と、を具備することを特徴とする打楽器音発生装置。２上記第１、第２エンベロープデータ発生手段
は減衰エンベロープを表現するデイジタルエンベ
ロープデータを発生することを特徴とする特許請
求の範囲第１項記載の打楽器音発生装置。３上記第１エンベロープデータ発生手段は、周
波数の異なる複数種類のクロツクのなかから選択
された第１のクロツクに駆動されて上記デイジタ
ル波形データに対応した上記デイジタルエンベロ
ープデータを発生するようにし、上記第２エンベ
ロープデータ発生手段は、周波数の異なる複数種
類のクロツクのなかから選択された第２のクロツ
クに駆動されて上記デイジタルノイズデータに対
応した上記デイジタルエンベロープデータを発生
するようにしたことを特徴とする特許請求の範囲
第１項記載の打楽器音発生装置。４所定の周波数を有する周期性信号を表わすデ
イジタル波形データを発生する波形データ発生手
段と、デイジタルノイズデータを発生するノイズデー
タ発生手段と、上記デイジタル波形データと上記デイジタルノ
イズデータとに対し共通にエンベロープ制御する
ためのひとつのデイジタルエンベロープデータを
発生するエンベロープデータ発生手段と、上記エンベロープデータ発生手段から出力され
るデイジタルエンベロープデータに基づき上記デ
イジタル波形データをエンベロープ制御する第１
エンベロープ制御手段と、上記エンベロープデータ発生手段から出力され
るデイジタルエンベロープデータに基づき上記デ
イジタルノイズデータをエンベロープ制御する第
２エンベロープ制御手段と、この第１エンベロープ制御手段によりエンベロ
ープ制御されて出力されるデイジタル波形データ
の最上位ビツトを除く下位のビツトのうちの所定
数のビツトに対応して設けられ、各一端にこの所
定数のビツトの各信号がそれぞれ供給され、各他
端に上記第２エンベロープ制御手段によりエンベ
ロープ制御されて出力されるデイジタルノイズデ
ータの各ビツトの信号がそれぞれ供給されて、両
信号の排他的論理和をそれぞれとりデイジタル打
楽器音データとして出力する排他的論理和ゲート
回路群と、を具備することを特徴とする打楽器音発生装置。５上記エンベロープデータ発生手段は減衰エン
ベロープを表現するデイジタルエンベロープデー
タを発生することを特徴とする特許請求の範囲第
４項記載の打楽器音発生装置。６上記エンベロープデータ発生手段は、周波数
の異なる複数種類のクロツクのなかから選択出力
されたクロツクに駆動されて、上記デイジタルエ
ンベロープデータを発生するようにしたことを特
徴とする特許請求の範囲第４項記載の打楽器音発
生装置。