JPS64719B2

JPS64719B2 -

Info

Publication number: JPS64719B2
Application number: JP58053801A
Authority: JP
Inventors: Yoji Kaneko
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-03-31
Filing date: 1983-03-31
Publication date: 1989-01-09
Also published as: JPS59180592A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は電子楽器に関する。

〔従来技術〕

近年、波形メモリに所定の楽音波形を記憶して
おき、操作鍵の音高に応じた周波数の音階クロツ
クを発生させて前記波形メモリをアドレスし、上
記楽音波形を１ステツプづつ読出して、その楽音
を生成するようにした電子楽器が実用化されてい
る。そしてこのような電子楽器において、楽音の
周波数を変調する、例えばビブラート効果を付与
した楽音を生成する場合に従来では、外部スイツ
チ操作などによるアナログ的出力信号に応じて電
子楽器のマスタークロツクの周波数を変化させる
方法（第１の方法）、BBD（バケツト・ブリゲー
ド・デバイス）と称されるアナログ遅延素子を用
いて楽音信号の出力を遅延させる方法（第２の方
法）、時分割処理方式によつて複数の楽音（例え
ば８音）を同時に生成放音する電子楽器の場合、
音階クロツクの周波数を同時最大音数に相当する
全チヤンネルのチヤンネル時間単位で変化させる
方法（第３の方法）などによつている。

〔従来技術の問題点〕

上述した第１、第２の方法では、アナログ的な
方法によつてビブラートをかけるため、回路規模
が大となり、また部品点数も増加してコスト高に
なる問題がある。また、第３の方法の場合、周波
数の精度が全チヤンネルのチヤンネル時間によつ
て決定されるため、粗いビブラート効果しか得ら
れず、また発生楽音の音色が変化して不自然な感
じを与える問題がある。

〔発明の目的〕

この発明は簡単な回路で周波数がなめらかに変
化し、自然感に富んだ周波数の変調が付加される
楽音を得られるようにした電子楽器を提供するこ
とを目的とする。

〔発明の要点〕

本件の第１発明の要点とするところは同時最大
発音数に相当する複数のチヤンネルで楽音波形情
報を時分割的に生成し、この生成された楽音波形
情報を全チヤンネル時間経過毎に合成して出力す
る電子楽器において、合成された楽音波形情報の
出力タイミングを所定のチヤンネル時間づつ徐々
に遅延し、この遅延された累積遅延時間が少なく
とも全チヤンネル時間になつた際、上記楽音波形
情報を発生するための周波数信号の出力タイミン
グを補正するようにし、周波数変調が付加された
楽音を得るようにした手段を設けたことにある。
本件の第２発明の要点とするところは、上記遅延
動作により周波数変調をうけた楽音と、本来の周
波数をもつ楽音とを所定の周期で交互に切換えて
発生するようにして、楽音にビブラートを付加す
るようにしたことにある。

〔実施例〕

以下、図面を参照して本発明をビブラート効果
が得られる電子楽器に適用した一実施例を説明す
る。第１図はこの実施例による電子楽器の主要部
のブロツク回路図である。音階クロツク発生回路
１には、鍵盤上の操作鍵が検出されると、図示し
ない制御部が出力する周波数情報（例えば８ビツ
トデータ）が入力される。この音階クロツク発生
回路１には、またアドレスカウンタ２からの現在
の波形アドレスステツプを示すステツプ情報（３
ビツトデータ）が入力し、而して音階クロツク発
生回路１は、前記周波数情報とステツプ情報とか
ら音階クロツクを作成し、アドレスカウンタ２へ
与える。なお、上記制御部は、この電子楽器のす
べての動作を制御する回路であり、例えば、マイ
クロプロセツサから成つている。

アドレスカウンタ２は操作鍵の音高に応じて上
記制御部が出力するオクターブコードも入力し、
而してアドレスカウンタ２は上記音階クロツクを
計数してその計数値データを上記オクターブコー
ドの内容に応じて選択し、アドレスデータとして
波形ROM（リードオンリメモリ）３へ供給する。
この波形ROM３は、楽音波形として任意の波形
を１周期分記憶しており、上記アドレスデータに
したがつて各ステツプからその波形データ（振幅
値データ）が読出され、乗算器４へ与えられる。

一方、エンベロープ波形生成回路５には、鍵操
作に応じて制御部が出力するエンベロープ制御情
報が入力し、所定のエンベロープ波形データが発
生されて上記乗算器４へ与えられる。乗算器４は
上記波形データとエンベロープ波形データとを乗
算し、その乗算結果データを最終累算回路６へ与
える。

茲で、この電子楽器は時分割処理方式によつて
最大８個までの同時操作鍵に対する楽音を同時生
成可能であり、換言すれば８音ポリフオニツクの
電子楽器である。したがつて、８チヤンネル分の
楽音生成回路を有し、上記音階クロツク発生回路
１、アドレスカウンタ２、乗算器４、エンベロー
プ波形生成回路５は夫々８チヤンネル分の回路構
成となつている。そして、最終累算回路６では、
８チヤンネル分の時間経過ごとに各チヤンネルに
おける乗算結果データの最終累算を行なつて、そ
の累算結果データを出力し、ラツチ回路７へ与え
る。ラツチ回路７は、上記累算結果データをラツ
チしてそのラツチデータをＤ／Ａ変換器８に与
え、その結果、アナログ値の楽音信号がアンプ
（図示略）、スピーカ９を介し、楽音として放音さ
れる。

基本クロツク発生回路１０はシステムクロツク
ψ₁にもとづきクロツクψ₀₁，ψ₇₁、３ビツトのチヤ
ンネルタイミング信号を夫々出力し、クロツク
ψ₀₁（チヤンネル０におけるクロツクψ₁との同期ク
ロツク）をラツチ回路７へ与えてラツチ動作を行
なわせ、また、クロツクψ₇₁（チヤンネル７におけ
るクロツクψ₁との同期クロツク）をビブラート
クロツク発生回路１１へ与え、更に、チヤンネル
タイミング信号をビブラート制御回路１２へ与え
る。

ビブラートクロツク発生回路１１は、鍵盤付近
のスイツチ部に設けられているビブラートスイツ
チ（図示略）のオン、オフ操作に応じて動作し、
即ち、ビブラートスイツチのオン時にビブラート
深さなどを決定する制御データが制御部から出力
して印加される。そして、ビブラートクロツク発
生回路１１は、これに応じてビブラートクロツク
ψ_V、信号C_VIB、信号C_VIBOを発生し、ビブラート
制御回路１２へ与える。ビブラート制御回路１２
には、また上記音階クロツク発生回路１から音階
クロツクの反転信号も入力し、これに応じて、ビ
ブラート制御回路１２は、１つのチヤンネル時間
づつ出力タイミングが遅くなるクロツクψ_Xを出
力して、ラツチ回路７へ与え、ラツチ動作を行な
わせるほか、音階クロツク発生回路１に対し、ビ
ブラート付与時に２値論理レベルで“１”とな
り、ビブラート付与を行なわないときには“０”
となる制御信号Ｃを作成して出力する。

次に、第２図により基本クロツク発生回路１０
の具体的構成を説明する。容量３ビツトのラツチ
１５は、システムクロツクψ₁によつてラツチ動
作を行なうが、その１ビツト目の入力側には、そ
の１ビツト目からの出力データがインバータ１６
を介し入力する。また、２ビツト目の入力側には
その１ビツト目、２ビツト目の各出力データが排
他的オアゲート１７を介し入力する。更に、３ビ
ツト目の入力側にはその１ビツト目、２ビツト目
の各出力データをアンドゲート１９を入力してそ
のアンドゲート１９の出力およびラツチ１５の３
ビツト目の出力とを排他的オアゲート１８を介し
たデータが入力する。ラツチ１５の入力側および
出力側のこのような接続関係により、ラツチ１５
から出力する３ビツトデータは「000」、「001」、
「010」、「011」、「100」、「101」、「110」、「111
」、
「000」、…と順次変化し、チヤンネル０、１、２、
３、４、５、６、７、０、…を夫々示すチヤンネ
ルタイミング信号としてビブラート制御回路１２
へ送出される。

ラツチ１５からの上記３ビツトデータは、ま
た、図示するインバータおよびノアゲート（丸印
で示す）から成るデコーダ２０に入力してデコー
ドされる。而してこのデコーダ２０の出力ライン
L₁，L₂から夫々、上記３ビツトデータの内容が
「000」、「111」のとき夫々“１”信号が出力し、
アンドゲート２１または２２の各一端に入力す
る。アンドゲート２１，２２の他端には共にシス
テムクロツクψ₁が入力し、したがつてアンドゲ
ート２１，２２の各出力は上述したクロツクψ₀₁
またはψ₇₁となる。

次に、第３図によりビブラートクロツク発生回
路１１の具体的構成を説明する。カウンタ２５に
は、制御部からの制御データ、基本クロツク発生
回路１０からのクロツクψ₇₁が入力する。そして
カウンタ２５はこれに応じて、デユーテイ比が１
であつて周期的に“１”、“０”のレベルを繰返
し、而して“１”のとき発生楽音の周波数を小と
し、他方、“０”のとき発生楽音の周波数を本来
のものとさせるための信号Delayと、その周波数
がビブラートの深さを決定する信号CVとを出力
し、共にアンドゲート２６へ与える。そしてアン
ドゲート２６の出力は信号C_VIBOとなり、また全
チヤンネル時間の２回分の遅延容量（即ち、16×
ψ₁）をもつ遅延回路２７に入力する。この遅延
回路２７はクロツクψ₇₁により駆動されて遅延動
作を行ない、その出力は信号C_VIBとされ、またア
ンドゲート２８に入力する。アンドゲート２８の
他端にはクロツクψ₇₁が入力し、そしてその出力
はクロツクψ₇₁に同期したクロツクψ_Vとなる。

次に第４図を参照してビブラート制御回路１２
の具体的構成を説明する。容量３ビツトのラツチ
３１は、上記クロツクψ_Vによつてラツチ動作を
行なうが、その１ビツト目の入力側にはその１ビ
ツト目からの出力データがインバータ３２を介し
入力する。また２ビツト目の入力側にはその１ビ
ツト目、２ビツト目の各出力データが排他的オア
ゲート３３を介し入力する。更に、３ビツト目の
入力側にはその１ビツト目、２ビツト目の各出力
データを入力するアンドゲート３５の出力と、ラ
ツチ３１の３ビツト目の出力とが排他的オアゲー
ト３４を介し入力する。ラツチ３１の入力側およ
び出力側のこのような接続関係により、ラツチ３
１から出力する３ビツトデータは、ビブラート制
御回路１２内のラツチ１５同様に「000」、「010」、
…、「111」、「000」、…と１づつ増大変化する。

また、ラツチ３１の１ビツト目、２ビツト目、
３ビツト日の各出力データは夫々、排他的ノアゲ
ート３６，３７，３８の各一端に入力する。この
排他的ノアゲート３６，３７，３８の各他端には
上記ラツチ１５からのチヤンネルタイミング信号
（３ビツトデータ）が入力し、そして各排他的ノ
アゲート３６，３７，３８の出力はシステムクロ
ツクψ₁と共にアンドゲート３９に入力する。而
してこのアンドゲート３９の出力は、クロツク
ψ_Xであり、ラツチ３１の出力がチヤンネルタイ
ミング信号と一致したとき、即ち、現在のチヤン
ネルタイミングにラツチ３１の出力データが一致
すると、システムクロツクψ₁に同期してクロツ
クψ_Xが発生する。

ラツチ３１の各ビツト出力は、またノアゲート
４０に入力し、またその出力は、アンドゲート４
１に信号C_VIBOと共に入力する。そしてアンドゲ
ート４１の出力は、オアゲート４２を介し遅延時
間が8ψ₁のシフトレジスタ４３に入力する。シフ
トレジスタ４３の出力信号は制御信号Ｃとして音
階クロツク発生回路１に送出されるほか、音階ク
ロツクの反転信号と共に、アンドゲート４４に入
力し、またアンドゲート４４の出力は、オアゲー
ト４２を介しシフトレジスタ４３へ帰還する。而
して、このシフトレジスタ４３を中心とした回路
は、ビブラート付与のために合成された楽音波形
情報を１つのチヤンネル時間づつ遅延させてゆ
き、次いでその遅延手段が８チヤンネル時間
（8ψ₁）となつたとき音階クロツクの遅れも8ψ₁と
して楽音波形情報が正確に8ψ₁遅れて出力するよ
うに補正をかける回路である。

次に第５図を参照して音階クロツク発生回路１
の具体的構成を説明する。ハーフアダー４７のＡ
入力端子A₄〜A₀には、制御部が８ビツトデータ
として出力する周波数情報の上位５ビツトデータ
がトランスフアーゲート４８₄〜４８₀を介して入
力する。ハーフアダー４７のＢ入力端子B₀には、
後述するデコーダ４９から１ビツトデータが入力
し、而してハーフアダー４７はＡ入力端子へのデ
ータに対し、Ｂ入力端子へのデータを加算し、即
ち、Ｂ入力端子へ“１”信号が入力すると＋１し
てその結果データをＳ出力端子S₄〜S₀から出力
し、シフトレジスタ５０₄〜５０₀へ与える。これ
らのシフトレジスタ５０₄〜５０₀は、共にその遅
延時間が8ψ₁であり、８チヤンネルの時分割処理
動作に対応する構成である。そして、シフトレジ
スタ５０₄〜５０₀から出力する５ビツトデータは
トランスフアーゲート５１₄〜５１₀を介してハー
フアダー４７のＡ入力端子A₄〜A₀へ帰還入力す
る。またシフトレジスタ５０₄〜５０₁の各出力は
またアンドゲート５２に入力し、更にシフトレジ
スタ５０₀の出力は排他的ノアゲート５３の一端
に入力する。そして排他的ノアゲート５３の他端
には、上記制御信号Ｃが入力し、また、その出力
は上記アンドゲート５２に入力する。このアンド
ゲート５２の出力は、音階クロツクとなり、アド
レスカウンタ２へ送出されるほか、インバータ５
４を介し反転されてビブラート制御回路１２へ送
出される。更にインバータ５４の出力はインバー
タ５５を介してトランスフアーゲート４８₄〜４
８₀のゲートへ入力し、また直接、トランスフア
ーゲート５１₄〜５１₀のゲートへ入力し、夫々を
ゲート制御する。

デコーダ４９は図示するインバータとノアゲー
ト（丸印にて示す）から構成されている。そして
デコーダ４９の入力ラインL₁には音階クロツク
がインバータ５４を介して入力する。また入力ラ
インL₂〜L₄には上記周波数情報の下位３ビツト
データが入力する。更に入力ラインL₅〜L₇には、
アドレスカウンタ２からのステツプ情報が入力す
る。そしてデコーダ４９の出力ラインｌからは
“１”または“０”の１ビツトデータが出力し、
ハーフアダー４７のＢ入力端子B₀へ印加される。
この場合、デコーダ４９にステツプ情報が入力し
ているのは、波形ROM３から楽音波形の各ステ
ツプの波形データを読出すために、各ステツプ毎
に周波数情報をシフトレジスタ５０₄〜５０₀にプ
リセツトする際に、周波数情報の上位５ビツトデ
ータに対し下位３ビツトデータの内容によつてス
テツプ補正を行なうことがあるためである。

なお、この制御部から供給される周波数情報
は、最小単位の時間幅を8ψ₁として、得たい周期
を、FI上位（５ビツト）、FI下位（３ビツト）と
すると、上位５ビツトは上位−１、下位３ビ
ツトは下位となつている。

次に第６図を参照してアドレスカウンタ２の具
体的構成を説明する。ハーフアダー５７のＡ入力
端子A₅〜A₀には対応するシフトレジスタ５８₅〜
５８₀の各出力が循環入力している。そしてＢ入
力端子B₀には音階クロツクが入力する。ハーフ
アダー５７はＡ入力端子A₅〜A₀の入力データに
対し、Ｂ入力端子B₀への音階クロツクの入力時
に＋１加算動作を実行し、その結果データをＳ出
力端子S₅〜S₀から出力して対応するシフトレジス
タ５８₅〜５８₀へ入力する。シフトレジスタ５８
_５〜５８₀は共に8ψ₁の遅延動作を行ない、８チヤ
ンネルの時分割処理動作に対応している。

シフトレジスタ５８₅〜５８₃から出力する３ビ
ツトデータは３個のトランスフアーゲート５９₃
〜５９₁を介しアドレスデータとして波形ROM３
へ送られ、またステツプ情報として音階クロツク
発生回路１へ送られる。また、シフトレジスタ５
８₄〜５８₂，５８₃〜５８₁，５８₂５８₀からの各
３ビツトデータは夫々、トランスフアーゲート、
６０₃〜６０₁，６１₃〜６１₀，６２₃〜６２₀を介
しアドレスデータおよびステツプ情報として出力
する。而してトランスフアーゲート５９₃〜５９
_１，６０₃〜６０₁，６１₃〜６１₁，６２₃〜６２₁の
各ゲートには夫々、制御部が出力するオクターブ
コードの１ビツト目（LSB）、２ビツト目、３ビ
ツト目、４ビツト目（MSB）が印加されてゲー
ト制御される。このオクターブコードは操作鍵の
音高が第１オクターブのものであれば、その１ビ
ツト目（LSB）のみ“１”のデータとして出力
され、また操作鍵の音高が夫々第２オクターブ、
第３オクターブ、第４オクターブのときにはその
２ビツト目のみ、または３ビツト目のみ、または
４ビツト目（MSB）のみ“１”のデータとして
出力される。

次に第７図を参照して最終累算回路６およびラ
ツチ回路７の具体的構成を説明する。最終累算回
路６内の乗算器６５の一端には、波形ROM３か
ら読出された３ビツトデータの波形データが入力
し、また、他端にはエンベロープ波形生成回路５
からの７ビツトデータのエンベロープ波形データ
が入力する。そしてその乗算結果データ（12ビツ
トデータ）は12ビツトのフルアダーから成る最終
累算器６７のＡ入力端子A₁₁〜A₀へ入力する。ま
た最終累算器６７のＢ入力端子には、アンドゲー
ト６₁₁〜６６₀の各出力が入力し、更にキヤリー
入力端子Cinには乗算器６５から、乗算結果が負
数であることを示す出力が入力する。而してアン
ドゲート６６₁₁の各一端には夫々、容量12ビツト
のラツチ６８の出力データが入力し、また他端に
は共に信号0が入力する。而して信号0はチ
ヤンネル０のチヤンネルタイミングにおいて
“０”として、基本クロツク発生回路１０からの
出力信号にもとづき生成される信号であり、やた
最終累算器６７はＡ入力端子、Ｂ入力端子および
キヤリー入力端子Cinへの各入力データを加算
し、その結果データをＳ出力端子S₁₁〜S₀から出
力してラツチ６８へ与える。ラツチ６８はシステ
ムクロツクψ₁により駆動されてそのラツチ動作
を行ない、そのラツチデータはアンドゲート６６
₁₁〜６６₀へ送るほか、ラツチ回路７内のラツチ
６９へ送る。このラツチ６９はクロツクψ₀₁によ
り駆動されてラツチ動作を行ない、そのラツチデ
ータをラツチ７０へ与える。このラツチ７０は、
クロツクψ_Xにより駆動されてラツチ動作を行な
い、そのラツチデータをＤ／Ａ変換器８へ送る。

次に、上記実施例の動作を説明する。先ず、ビ
ブラート効果を付与せずに演奏を行なう場合の動
作から説明すると、この場合には、ビブラートス
イツチはオフしておく。そして鍵盤上の鍵を操作
すると制御部はその操作鍵の音高を判別し、また
空チヤンネルを検出してチヤンネル割当てを行な
い、而して割当てたチヤンネルタイミングにてそ
の周波数情報およびオクターブコードを出力して
夫々、音階クロツク発生回路１またはアドレスカ
ウンタ２へ与え、また同時にエンベロープ制御情
報を出力してエンベロープ波形生成回路５へ与え
る。音階クロツク発生回路１では、入力した周波
数情報に応じた周波数の音階クロツクを出力して
アドレスカウンタ２へ与え、またアドレスカウン
タ２では上記音階クロツクを計数してゆき、而し
てその計数値データを入力したオクターブコード
に応じて選択して出力し、波形ROM３へアドレ
スデータとして与え、また音階クロツク発生回路
１へステツプ情報として与える。そして波形
ROM３から読出された波形データは、乗算器４
へ入力する。この乗算器４には、エンベロープ波
形生成回路５からのエンベロープデータがそのチ
ヤンネルタイミングにて同時に入力し、したがつ
て、乗算器４からは上記波形データとエンベロー
プデータとの乗算結果データが出力し、最終累算
回路６へ与えられる。最終累算回路６では各チヤ
ンネルの乗算結果データを累算し、その最終累算
値はクロツクψ₀₁の出力タイミング、即ち、チヤ
ンネル０のチヤンネルタイミングにてラツチ回路
７へラツチされ、Ｄ／Ａ変換器８、アンプ、スピ
ーカ９を介し放音される。即ち、最大８個までの
同時操作鍵に対する楽音が８チヤンネルの時分割
処理によつて合成放音されるものである。

茲で、第１図に示す各回路の動作を第２図以下
の図面を参照して更に具体的に説明する。先ず、
第２図の基本クロツク発生回路１０では、ラツチ
１５のラツチデータが「000」のときには、その
１ビツト目のデータ“０”はインバータ１６によ
り反転されてデータ“１”としてラツチ１５の１
ビツト目に入力する。また、２ビツト目にはデー
タ“０”、“０”が入力している排他的オアゲート
１７の出力“０”が入力し、更に３ビツト目に
は、データ“０”、“０”が入力している排他的オ
アゲート１８の出力“０”が入力する。したがつ
て、システムクロツクψ₁の出力時にラツチ１５
はデータ「001」をあらたにラツチし、「１」だけ
増大する。

ラツチ１５の以下のラツチ動作はラツチ１５の
周辺回路１６〜１９の構成により「010」、「011」、
…、「111」と「１」づつ増大し、次いで「000」
に戻ることの繰返しとなる。そして、そのラツチ
データ「000」〜「111」は夫々、チヤンネル０〜
７の各チヤンネルタイミングを与えるものであ
り、ビブラート制御回路１２へ送出される。ま
た、上記ラツチデータはデコーダ２０に入力し、
クロツクψ₀₁，ψ₇₁が夫々、チヤンネル０、７の各
タイミングにて出力され、クロツクψ₀₁はラツチ
回路７へ送られ、またクロツクψ₇₁はビブラート
クロツク発生回路１１へ送られる。

ビブラートクロツク発生回路１１では、いまビ
ブラートスイツチがオフされているため、カウン
タ２５（第３図）にはビブラート深さなどを決定
する制御データが制御部から送られてきていない
のでカウンタ２５は何ら動作を行なわない。した
がつてカウンタ２５からの信号Delay、CVは共
に“０”として出力中であり、これに応じてクロ
ツクψ_Vも出力せず、また信号C_V1B，C_V1BOも共に
“０”である。

第４図のビブラート制御回路１２ではラツチ３
１はクロツクψ_Vが出力していないので、前回の
データをラツチしているだけで、そのラツチデー
タは変化しない。したがつて、いまそのラツチデ
ータが、例えば「000」であつたとすると、アン
ドゲート３９から出力するクロツクψ_Xはチヤン
ネル０のクロツクψ₁に同期したタイミングで出
力することになり、ラツチ回路７に与えられる。

他方、信号C_VIBOが“０”のため、アンドゲー
ト４１の出力も“０”となり、したがつてシフト
レジスタ４３には、データ“０”が循環保持され
ており、即ち、制御信号Ｃは、常に“０”として
出力し、音階クロツク発生回路１へ入力する。

第５図の音階クロツク発生回路１では、操作鍵
に対しチヤンネル割当てが行なわれたその最初の
チヤンネルタイミングにて周波数情報が出力され
ると、その上位５ビツトのデータはトランスフア
ーゲート４８₄〜４８₀に印加され、また下位３ビ
ツトのデータは、デコーダ４９の入力ラインL₂
〜L₄に入力する。更にデコーダ４９の入力ライ
ンL₅〜L₇には、アドレスカウンタ２からの第１
ステツプを示すステツプ情報が入力する。而して
この最初のチヤンネルタイミングでは、トランス
フアーゲート４８₄〜４８₀が開成し、且つトラン
スフアーゲート５１₄〜５１₀が閉成してハーフア
ダー４７のＡ入力端子A₄〜A₀には上記周波数情
報の上位５ビツトデータ、例えば「00111」とい
うデータが入力する。また、ハーフアダー４７の
Ｂ入力端子B₀にはデコーダ４９の出力ラインｌ
を介しステツプ補正を行なう場合にはデータ
「０」が入力し、他方、ステツプ補正を行なわな
いときには、データ「１」が入力する。而してこ
のステツプ補正用のデータ「０」またはデータ
「１」はデコーダ４９の入力ラインL₂〜L₄に入力
する周波数情報の下位３ビツトデータの内容と入
力ラインL₅〜L₇へのステツプ情報とから一義的
に決定される。したがつてステツプ補正が行なわ
れるときにはハーフアダー４７はＡ入力端子への
入力データ「00111」とＢ入力端子への入力デー
タ「０」とを加算し、その結果データ「00111」
をシフトレジスタ５０₄〜５０₀に出力してプリセ
ツト値とし、他方、ステツプ補正が行なわれない
ときには、Ａ入力端子への入力データ「00111」
とＢ入力端子への入力データ「１」とを加算し、
その結果データ「01000」がシフトレジスタ５０₄
〜５０₀へプリセツト値として出力される。そし
てこのプリセツト値「00111」または「01000」
は、次に8ψ₁の時間の後にシフトレジスタ５０₄〜
５０₀から出力してアンドゲート５２および排他
的ノアゲート５３に入力するほか、トランスフア
ーゲート５１₄〜５１₀へ循環入力する。然るにこ
のときのアンドゲート５２の出力は“０”であり
（なお、排他的ノアゲート５３に入力する制御信
号Ｃはビブラート効果を付与しないときには常に
“０”となつている）、したがつて、インバータ５
４の出力“１”によつてトランスフアーゲート５
１₄〜５１₀が開成され、ハーフアダー４７のＡ入
力端子へ上記プリセツト値のデータ「00111」ま
たは「01000」が入力する。同時にハーフアダー
４７のＢ入力端子には、インバータ５４の出力
“１”がデコーダ４９の入力ラインL₁に入力する
ことによりデータ“１”が入力する。即ち、ハー
フアダー４７では＋１の動作が行なわれて「１」
だけ大きい結果データ「01000」または「01001」
が出力し、シフトレジスタ５０₄〜５０₀へ入力す
る。そして以後は時間8ψ₁ごとに上記操作鍵に対
する＋１動作が繰返し実行され、またこの間、波
形ROM３は、アドレスカウンタ２によつて第１
ステツプをアドレス指定されることになる。次い
で、上記結果データが「11110」となり、シフト
レジスタ５０₄〜５０₀から出力すると、アンドゲ
ート５２の出力が“１”となり、音階クロツクが
１発発生してアドレスカウンタ２へ供給され、波
形ROM３は、第２ステツプをアドレス指定され
るようになる。また、音階クロツク（“１”）の発
生によりインバータ５４の出力が“０”に変化
し、したがつてインバータ５５の出力が“１”に
変化し、トランスフアーゲート４８₄〜４８₀が開
成し、且つトランスフアーゲート５１₄〜５１₀が
閉成されることになる。これにより、第２ステツ
プの周波数情報の上位５ビツトデータがハーフア
ダー４７のＡ入力端子に印加され、またデコーダ
４９には周波数情報の下位３ビツトデータおよび
第２ステツプのステツプ情報が入力し、これによ
りハーフアダー４７のＢ入力端子には、ステツプ
補正するときには、データ「０」が、またステツ
プ補正しないときにはデータ「１」が印加され
る。この結果、２ステツプ目のプリセツト値がハ
ーフアダー４７の結果データとして出力してシフ
トレジスタ５０₄〜５０₀へ入力する。そして１ス
テツプ目同様に時間8ψ₁ごとに＋１演算が行なわ
れ、その結果データが「11110」となると音階ク
ロツクが出力して第３ステツプ以降の各ステツプ
に対する処理が実行される。このようにして８発
の音階クロツクが出力すれば、この間に波形
ROM３からは８ステツプ分の１波形全体が読出
されたことになり、第１ステツプに戻る。そして
上述したハーフアダー４７の＋１演算は、操作鍵
が割当てられている各チヤンネルごとに時分割的
に行なわれることは勿論である。

次に第６図を参照してアドレスカウンタ２の動
作を具体的に説明すると、操作鍵に対するチヤン
ネル割当てが行なわれ、その割当てチヤンネルの
チヤンネルタイミングで１発目の音階クロツクが
音階クロツク発生回路１から送出されてくると、
ハーフアダー５７のＢ入力端子B₀へ入力する。
このとき、ハーフアダー５７のＡ入力端子A₅〜
A₀へは６ビツトオール“０”データが入力して
おり、したがつてそのときの結果データは
「000001」となり、＋１された値となつて、シフト
レジスタ５８₅〜５８₀へ入力する。そして、時間
8ψ₁の後には、上記データ「00001」がシフトレ
ジスタ５８₅〜５８₀から出力し、ハーフアダー５
７のＡ入力端子へ循環入力すると共にトランスフ
アーゲート５９₃〜５９₁，６０₃〜６０₁，６１₃〜
６１₁，６２₃〜６２₁へ夫々入力する。而して上
記音階クロツクは、上述したように周波数情報に
よるプリセツト値に応じて音階クロツク発生回路
１内の上記ハーフアダー４７が複数回＋１演算を
行なつたのち、１発づつ出力されるから、この場
合には音階クロツクの出力は、まだなく、ハーフ
アダー５７のＢ入力端子にはデータ「０」が入力
する。したがつてそのときの結果データは、前回
と同じ「00001」であり、シフトレジスタ５８₅〜
５８₀へ入力する。また、トランスフアーゲート
５９₃〜６２₁においては、操作鍵の音高が第１オ
クターブの鍵であれば、オクターブコードとして
データ「0001」が出力し、トランスフアーゲート
５９₃〜５９₁を開成し、他のトランスフアーゲー
ト６０₃〜６２₁は閉成されている。したがつて、
シフトレジスタ５８₅〜５８₀から出力した上記デ
ータ「000001」の上位３ビツトデータ「000」が
アドレスデータとして波形ROM３へ与えられ、
またステツプ情報として音階クロツク発生回路１
へ与えられる。また、第２オクターブ、第３オク
ターブ、第４オクターブの音高の鍵であつたとき
には、オクターブコードとしては夫々、データ
「0010」、「0100」、「1000」が出力するため、これ
らの場合にはトランスフアーゲート６０₃〜６０
_１、またはトランスフアーゲート６１₃〜６１₀、
または、トランスフアーゲート６２₃〜６２₁が開
成する。したがつてアドレスデータおよびステツ
プ情報として夫々、上記データ「000001」の第５
〜第３ビツトのデータ「000」または第４〜第２
ビツトのデータ「000」または第３〜第１ビツト
のデータ「001」が出力されることになる。

以下は上述したことの動作の繰返しであり、２
発目の音階クロツクが出力するまでの間、ハーフ
アダー５７から出力するデータは上記データ
「000001」を保つて循環保持され、したがつてそ
の間に出力するアドレスデータ、ステツプ情報も
同一値を保ち変化しない。そして２発目の音階ク
ロツクが出力すると、ハーフアダー５７では＋１
演算が行なわれて、上記データは「000010」に変
化する。したがつてアドレスデータ、ステツプ情
報としては「000」（第１オクターブの鍵）、「000」
（第２オクターブの鍵）、「001」（第３オクターブ
の鍵）、「010」（第４オクターブの鍵）となり、詰
り、第１オクターブと第２オクターブの鍵の場合
にはまだ０ステツプ目（第１ステツプ）が夫々ア
ドレスされるが、第３オクターブの鍵では１ステ
ツプ目（第２ステツプ）にステツプが１だけ変化
し、更に第４オクターブの鍵では２ステツプ目
（第３ステツプ）にステツプが１だけ変化する。

このようにして音階クロツクが出力する毎に、
ハーフアダー５７の出力は１づつ増大して上記ア
ドレスデータおよびステツプ情報も増大方向に変
化するが、ハーフアダー５７の結果データが６ビ
ツトオール“１”に変化する間に、第４オクター
ブの鍵は０〜７ステツプ目（第１〜第８ステツ
プ）を８回繰返しアドレス指定され、また、第３
オクターブ、第２オクターブ、第１オクターブの
各鍵は夫々、４回、２回、１回づつアドレス指定
されることになる。そしてハーフアダー５７の結
果データが６ビツトオール“１”のときに、次の
音階クロツクが出力すると６ビツトオール“０”
データとなり、初期状態に戻り、以下、上述した
動作が鍵のオン中、繰返される。

次に第７図により最終累算回路６およびラツチ
回路７の動作を具体的に説明する。乗算器６５に
は波形ROM３から上述のようにしてアドレス指
定されて読出される波形データ（各ステツプにお
ける振幅値データ）と、エンベロープ波形生成回
路５からのエンベロープ波形データとがその操作
鍵の割当てチヤンネルのタイミングにて入力し、
したがつて、両データの乗算結果データが乗算器
６５から出力し、最終累算器６７のＡ入力端子
A₁₁〜A₀へ入力する。一方、Ｂ入力端子B₁₁〜B₀
へはアンドゲート６６₁₁〜６６₀を介しラツチ６
８のラツチデータが入力しているが、これらアン
ドゲート６６₁₁〜６６₀の他端には、チヤンネル
０のタイミングのみ“０”となり、それ以外のチ
ヤンネル１〜７のタイミングでは“１”となる信
号が入力してゲート制御されている。

したがつて、チヤンネル０のタイミングではア
ンドゲート６６₁₁〜６６₀はすべて閉成されてＢ
入力端子B₁₁〜B₀へは12ビツトオール“０”デー
タが入力することになり、このため、このチヤン
ネル０のタイミングでは最終累算器６７ではＡ入
力端子A₁₁〜A₀への乗算器６５からのチヤンネル
０での乗算結果データと、Ｂ入力端子への12ビツ
トオール“０”データと、キヤリー入力端子Cin
への１ビツトデータとの加算を行ない、その結果
データをＳ出力端子S₁₁〜S₀から出力し、ラツチ
６８へチヤンネル０のシステムクロツクψ₁の出
力タイミングでラツチさせる。そして、このラツ
チ６８へのラツチデータはアンドゲート６６₁₁〜
６６₀へ帰還されるほか、ラツチ回路７のラツチ
６９へのクロツクψ₀₁の出力タイミング、即ち、
チヤンネル０におけるシステムクロツクψ₁の出
力タイミングにてラツチされ、次いでラツチ７０
へクロツクψ_Xの出力タイミングにてラツチされ
る。而していまこのクロツクψ_Xは、ビブラート
効果を与えない場合であるから、あるチヤンネル
タイミング、例えば、チヤンネル０のタイミング
にて周期的に出力している。したがつて、クロツ
クψ_Xがチヤンネル０のタイミングで出力する場
合には、ラツチ７０のラツチデータはＤ／Ａ変換
器８へ送出され、放音されることになる。

信号はチヤンネル０以外のタイミングでは
“１”となつてアンドゲート６６₁₁〜６６₀を開成
させるので、チヤンネル１のタイミングでは、乗
算器６５からのチヤンネル１の乗算結果データ
と、ラツチ６８からのチヤンネル０のときの累算
結果データが加算され、即ち、チヤンネル０とチ
ヤンネル１の各乗算結果データの累算が行なわれ
ることになる。そしてこの累算値は、ラツチ６８
にラツチされ、アンドゲート６６₁〜６６₀へ帰還
される。

以下、チヤンネル２、３、４、５、６、７の各
タイミングにおいても同様であり、各チヤンネル
タイミングごとに１つ前のチヤンネルタイミング
までの累算値と今回のチヤンネルタイミングでの
乗算器６５からの乗算結果データとが加算され、
あらたな累算値が得られて、ラツチ６８にラツチ
される。そしてチヤンネル０〜７までの全チヤン
ネルの累算動作が終ると、チヤンネル０のタイミ
ングに戻り、信号が“０”に反転する。そし
てクロツクψ₀₁の出力により８チヤンネル分の最
終累算値がラツチ６９にラツチされ、更にクロツ
クψ_Xの出力によりラツチ７０にラツチされ、こ
の結果、最大８個までの同時操作鍵の楽音が合成
されて放音されることになる。また、最終累算器
６７には、０チヤンネルの乗算結果データとアン
ドゲート６６₁₁〜６６₀からの12ビツトオール
“０”データが入力するため、上述した最初の状
態にもどつて、以下同様な累算動作が繰返し実行
される。

次にビブラート効果を付与して演奏を行なう場
合の動作を説明すると、この場合、ビブラートス
イツチをオンする。そして鍵盤上の鍵操作を開始
すれば、その鍵操作に応じてアドレスカウンタ
２、波形ROM３、乗算器４、エンベロープ波形
生成回路５、最終累算回路６、Ｄ／Ａ変換器８、
スピーカ９、基本クロツク発生回路１０では、上
述したビブラートスイツチオフの場合と実質的に
同じ動作が実行され、その楽音の生成が行なわれ
る。

他方、第３図のビブラートクロツク発生回路１
１では、カウンタ２５にはビブラートスイツチの
オン操作にともなつて制御部が出力するビブラー
ト深さなどを決定する制御データがプリセツトさ
れ、またクロツクψ₇₁（第８図のタイムチヤート参
照）の印加にともなつて、カウンタ２５がその動
作を開始する。即ち、カウンタ２５は、第８図に
示すような２種類の信号CV、信号Delayを夫々
周期的に出力し、アンドゲート２６へ印加する。
而して信号Delayの周波数は信号CVより、例え
ば、10倍以上の低周波数の信号であり、また信号
Delayが“１”として出力中には、後述するよう
に操作鍵の楽音の本来の周波数より低周波の楽音
がラツチ回路７から出力され、ビブラート効果が
付与される。

アンドゲート２６から出力する信号は信号
C_VIBOと称され、遅延回路２７に入力すほか、ビ
ブラート制御回路１２へ送出される。遅延回路２
７は、クロツクψ₇₁により駆動されて時間が16ψ₁
だけ上記信号C_VIBOより遅延した信号C_VIB（第８図
参照）を出力し、アンドゲート２８へ与える。そ
してアンドゲート２８からはクロツクψ₇₁に同期
したクロツクψ_Vが出力し（第８図参照）、ビブラ
ート制御回路１２内のラツチ３１を駆動すること
になる。即ち、クロツクψ_Vは信号Delayが“１”
として出力中にのみ出力する。そして信号C_VIBO
の周波数は、ビブラートの深さを決定する。

また第４図のビブラート制御回路１２では、ビ
ブラートスイツチのオン操作後、上述したように
クロツクψ_Vが出力開始されるので、ラツチ３１
は、それまでラツチしていたデータをもとにして
そのラツチ動作を開始する。例えば第９図に示す
ように、ラツチ３１（ψ_Vラツチと第９図に示す）
のラツチデータが「７」（10進数表示）の状態の
ときから説明すると、ラツチ３１のラツチデータ
は、クロツクψ_Vの出力ごとに上記「７」から
「０」、「１」、「２」、…、「７」、「０」、…と「
１」
づつ変化する。なお、第９図中、ψ₁ラツチとし
て示すものは、チヤンネルタイミングを与えるラ
ツチ１５（第２図）を示している。そして、第４
図の構成から分かるように、クロツクψ_Xの出力
タイミングはラツチ３１の値が「７」のときに
は、チヤンネル７のクロツクψ₁のタイミングで
出力し、またラツチ３１の値が「０」のときに
は、チヤンネル０のクロツクψ₁のタイミングで
出力し、以下、同様にしてラツチ３１の値が
「１」、「２」、…、「６」、「７」、…では夫々、チ
ヤ
ンネル１、２、…、６、７のクロツクψ₁の各タ
イミングで出力する。即ち、ラツチ３１の値が変
化するに応じてクロツクψ_Xの出力タイミングは
１つのチヤンネル時間づつ遅れてゆくことにな
り、そしてこのクロツクψ_Xは第７図のラツチ回
路７内のラツチ７０に印加される。このため、楽
音波形の周波数が徐々に低くなることになる。

即ち、第９図にてψ₀₁ラツチと示すものは、ラ
ツチ回路７内のラツチ６９を示しているが、この
ラツチ６９は既に述べたように、チヤンネル０の
クロツクψ₁の出力タイミングで、それ以前のチ
ヤンネル０〜７までの１つの時分割処理の全チヤ
ンネル時間における楽音信号の最終累算値をラツ
チするものである。そしてその最終累算値は、ク
ロツクψ_Xの出力時にラツチ７０にラツチされる
ものであるから、クロツクψ_Xの出力タイミング
が上述したように１つのチヤンネル時間づつ遅れ
てくると、ラツチ６９にラツチされた最終累算値
のラツチ７０へのラツチ、即ち、取込みも１つの
チヤンネル時間づつ遅れてその分、発生楽音の周
期が長く、従つて周波数が低くなることになる。

そしてクロツクψ_Xの出力タイミングが、第９
図に示すように、チヤンネル０のクロツクψ₁の
タイミングからチヤンネル１のクロツクψ₁のタ
イミングに変化するとき、この間のクロツクψ_X
の出力間隔が時分割処理の全チヤンネル時間（８
チヤンネル時間分）を越えて９チヤンネル時間分
となるため、第９図中、ψ₀₁ラツチの項に斜線で
示す最終累算値がラツチ７０にラツチされなくな
る。そこでこの実施例では、実際に音階クロツク
の発生のタイミングを8ψ₁それ以降において延長
する動作を第４図中のシフトレジスタ４３等によ
つて行なつている。次にその模様を第１０図のタ
イムチヤートによつて説明する。

なお、第１０図の例は、特定チヤンネルのシフ
トレジスタ５０₄〜５０₀の内容が図示するように
信号C_V1BOの発生と同時に丁度「11101」となり、
それ以降「11110」、「11111」と変化する場合であ
るが、このような条件以外の場合では、シフトレ
ジスタ４３の内容により変更した発生条件に従つ
て、実際に音階クロツクを生成するのは、その後
の時点のこととなる。

即ち、第４図において、ラツチ３１のラツチデ
ータが「000」（10進数表示で「０」）のときに、
ノアゲート４０の出力は“１”となり、アンドゲ
ート４１に入力する。そしてこの間に信号C_VIBO
が第１０図に示すように、全チヤンネル時間の間
“１”として出力される間に、アンドゲート４１
の出力が“１”となり、オアゲート４２を介しシ
フトレジスタ４３（第１０図中、SR出力と示す）
に入力する。したがつてシフトレジスタ４３の出
力は、アンドゲート４１からの“１”信号の入力
時から8ψ₁後、即ち、全チヤンネル時間の経過後
から“１”となり、アンドゲート４４（このアン
ドゲート４４はいま音階クロツクが“１”のため
開成中）、オアゲート４２を介しシフトレジスタ
４３に循環入力するほかに、“１”の制御信号Ｃ
として出力し、第５図のノアゲート５３に入力す
る。そしてこの制御信号Ｃが“１”に変化したこ
とにより、音階クロツクの発生条件はシフトレジ
スタ５０₄〜５０₀の出力が「11110」から
「11111」へ変更になる。即ち、音階クロツクの発
生が8ψ₁だけ遅延させられることになる。そして
8ψ₁後にシフトレジスタ５０₄〜５０₀の出力が
「11111」となると、（第１０図には特定チヤンネ
ルの周波数レジスタとしてその内容を示す）、
8ψ₁遅れの音階クロツクが発生し、シフトレジス
タ５０₄〜５０₀にはあらたな周波数情報が入力
し、また第４図では音階クロツクが“０”とな
り、シフトレジスタ４３はクリアされる。その結
果、波形ROM３からは、前のアドレスステツプ
の波形データが連続して読出されたことになり、
楽音波形がその分伸ばされて、その周波数が低く
なつたことになる。また、音階クロツクの発生タ
イミングは、クロツクψ_Xがチヤンネル０のクロ
ツクψ₁の出力タイミングからチヤンネル１のク
ロツクψ₁の出力タイミングであるため、楽音波
形の遅れは全体としてクロツクψ₁だけの遅れと
なり、したがつて以後も第９図のタイムチヤート
で説明した１つのチヤンネル時間の遅れに同期し
て、次の楽音波形の遅延動作が正しく開始される
ことになる。

他方、信号Delayが“０”の間は、クロツクψ_V
の出力がなくなつてラツチ３１のラツチデータは
変化せず一定となる。このため、１つのチヤンネ
ル時間ごとの楽音波形の遅れはなくなり、本来の
周波数の楽音波形が出力されることになる。そし
て信号Delayは一定周期で“１”と“０”を交互
に繰返すため、生成される楽音波形の周波数は全
体的に遅れたものと、全く遅れのない本来の周波
数のものの繰返しとなり、また、音階精度がクロ
ツクψ₁の精度で決定されるため、なめらかなビ
ブラート効果が得られることになる。

茲で、信号CV、即ち、信号C_VIBOによつてビブ
ラートの深さが変化することを数式により示す
と、以下のようになる。即ち、信号C_VIBOの周期
をT_V、システムクロツクψ₁の周期をτとすると、
周期Ｔの楽音の変調された周期T′は、 T′＝Ｔ＋T′／T_Vτ T′＝１／１−τ／TvＴとなる。したがつてその楽音の周波数′は、 ′＝（１−τ／T_V）となり、信号C_VIBOの周期T_Vによつて一定比率の
ビブラートがかかることがわかる。

尚、上記実施例では楽音波形の遅れを１つのス
テツプにつき最大時分割処理の全チヤンネル時間
（8ψ₁）までとしたが、これ以上の深いビブラー
トをかけるようにしてもよい。その場合には、第
４図中のシフトレジスタ４３の替わりにカウンタ
を設け、楽音波形の１ステツプ中に音階クロツク
を何回遅らせればよいかその数値をカウンタにプ
リセツトするようにすればよい。そして併せて楽
音波形を遅らせない通常のときの音階クロツクの
発生条件を対応して変更すればよい。

更に、上記実施例では、本来の周波数の楽音と
低い周波数の楽音とを信号Delayに従つて交互に
発生してビブラート効果を得たが、その他グライ
ド効果など適宜周波数を変調することに本発明を
適用出来るものであり、種々の周波数変調を得る
には効果的である。

また、上記実施例では、音階クロツクを発生し
て、波形情報を読出すようにしたものであるが、
このほか、周波数情報（位相角情報）を順次当該
チヤンネル時間で累算してゆき、その累算結果に
より楽音波形情報を読出す電子楽器にも本発明を
適用出来る。

〔発明の効果〕

この発明は以上説明したように、簡単な回路で
発生楽音の周波数がなめらかに変化する自然感に
富んだ周波数変調効果、例えばビブラート効果が
得られる利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子楽器の
主要部のブロツク回路図、第２図は基本クロツク
発生回路１０の詳細回路図、第３図はビブラート
クロツク発生回路１１の詳細回路図、第４図はビ
ブラート制御回路１２の詳細回路図、第５図は音
階クロツク発生回路１の詳細回路図、第６図はア
ドレスカウンタ２の詳細回路図、第７図は最終累
算回路６およびラツチ回路７の詳細回路図、第８
図ないし第１０図は動作を説明するタイムチヤー
トを示す図である。１……音階クロツク発生回路、２……アドレス
カウンタ、３……波形ROM、４……乗算器、５
……エンベロープ波形生成回路、６……最終累算
回路、７……ラツチ回路、８……Ｄ／Ａ変換器、
９……スピーカ、１０……基本クロツク発生回
路、１１……ビブラートクロツク発生回路、１２
……ビブラート制御回路、１５……ラツチ、２０
……デコーダ、２５……カウンタ、２６，２８…
…アンドゲート、２７……遅延回路、３１……ラ
ツチ、３９……アンドゲート、４３……シフトレ
ジスタ、４７……ハーフアダー、４９……デコー
ダ、５０₀〜５０₄……シフトレジスタ、５２……
アンドゲート、５３……排他的ノアゲート、５７
……ハーフアダー、５８₀〜５８₅……シフトレジ
スタ、６５……乗算器、６７……最終累算器、６
８……ラツチ、６９，７０……ラツチ。

Claims

【特許請求の範囲】１発生すべき音高に対応する周波数信号を同時
最大発音数に応じたチヤンネル数で時分割的に生
成し、上記周波数信号に基づいて楽音波形情報を
生成する楽音生成手段と、該楽音生成手段にて生成された各チヤンネルの
楽音波形情報を累算し、全チヤンネル時間毎に同
時に発生すべき楽音波形情報の和を出力する累算
手段と、変調の深さを決定する周波数を有する変調クロ
ツク信号を発生する変調クロツク信号発生手段
と、上記変調クロツク信号発生手段が上記変調クロ
ツク信号を発生する毎に、上記累算手段の出力タ
イミングを所定チヤンネル時間ずつ遅延させる第
１の遅延手段と、この第１の遅延手段による累積遅延時間が全チ
ヤンネル時間となつたことを検出し、該検出に基
づき上記周波数信号の出力タイミングを全チヤン
ネル時間遅延する第２の遅延手段と、を具備し、上記累算手段から出力する楽音波形情
報に従つて発生する楽音の周波数を、上記累算手
段の出力タイミングの遅延によつて変調するよう
にしたことを特徴とする電子楽器。２発生すべき音高に対応する周波数信号を同時
最大発音数に応じたチヤンネル数で時分割的に生
成し、上記周波数信号に基づいて楽音波形情報を
生成する楽音生成手段と、該楽音生成手段にて生成された各チヤンネルの
楽音波形情報を累算し、全チヤンネル時間毎に同
時に発生すべき楽音波形情報の和を出力する累算
手段と、変調の深さを決定する周波数を有する変調クロ
ツク信号を発生する変調クロツク信号発生手段
と、上記変調クロツク信号発生手段が上記変調クロ
ツク信号を発生する毎に、上記累算手段の出力タ
イミングを所定チヤンネル時間ずつ遅延させる第
１の遅延手段と、この第１の遅延手段による累積遅延時間が全チ
ヤンネル時間となつたことを検出し、該検出に基
づき上記周波数信号の出力タイミングを全チヤン
ネル時間遅延する第２の遅延手段と、上記第１の遅延手段の遅延動作を禁止して、上
記遅延をうけない本来の周波数をもつ楽音波形情
報の和を上記累算手段から出力させる遅延禁止状
態と、上記遅延手段の遅延動作を行わせて、周波
数の変調が付与された楽音波形情報の和を上記累
算手段から出力させる遅延状態とを、ビブラート
周期にて交互に切換えてとらせる切換手段と、を具備し、上記累算手段から出力する楽音波形情
報に従つて発生する楽音にビブラートを付加する
ようにしたことを特徴とする電子楽器。