JPH08340217A - 波形発生器 - Google Patents
波形発生器Info
- Publication number
- JPH08340217A JPH08340217A JP14435295A JP14435295A JPH08340217A JP H08340217 A JPH08340217 A JP H08340217A JP 14435295 A JP14435295 A JP 14435295A JP 14435295 A JP14435295 A JP 14435295A JP H08340217 A JPH08340217 A JP H08340217A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- memory
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 外部より与えられるアナログ入力により周波
数スイープができるＤＤＳ方式の波形発生器を提供する
ことを目的とする。 【構成】 一方の入力として周波数データメモリより得
られる周波数データが加えられる加算器及びこの加算器
の出力をラッチするラッチ回路で構成されこのラッチ回
路の出力を前記加算器の他方の入力とするアドレス演算
器と、任意の波形データが格納され前記アドレス演算器
の出力によりアドレスが指定される波形メモリとを具備
し、この波形メモリの出力データをＤ／Ａ変換器を介し
てアナログ波形として取り出すようにした波形発生器に
おいて、外部より与えられるアナログ入力をディジタル
信号に変換するＡ／Ｄ変換器を設け、このＡ／Ｄ変換器
の出力をアドレスとして前記周波数データメモリ内のデ
ータを呼び出して前記周波数データを変更するように構
成したことを特徴とする波形発生器。
数スイープができるＤＤＳ方式の波形発生器を提供する
ことを目的とする。 【構成】 一方の入力として周波数データメモリより得
られる周波数データが加えられる加算器及びこの加算器
の出力をラッチするラッチ回路で構成されこのラッチ回
路の出力を前記加算器の他方の入力とするアドレス演算
器と、任意の波形データが格納され前記アドレス演算器
の出力によりアドレスが指定される波形メモリとを具備
し、この波形メモリの出力データをＤ／Ａ変換器を介し
てアナログ波形として取り出すようにした波形発生器に
おいて、外部より与えられるアナログ入力をディジタル
信号に変換するＡ／Ｄ変換器を設け、このＡ／Ｄ変換器
の出力をアドレスとして前記周波数データメモリ内のデ
ータを呼び出して前記周波数データを変更するように構
成したことを特徴とする波形発生器。
Description
【０００１】
【産業上の利用分野】本発明は、ダイレクト・ディジタ
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。
【０００２】
【従来の技術】ダイレクト・ディジタル・シンセサイズ
方式（以下、単にＤＤＳ方式と言う）を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをＤ／Ａ変換器で
アナログ波形に変換するようにしたデジタル方式の波形
発生器で、高精度で任意の波形を発生させることのでき
る特徴がある。以下、本発明を説明する前にこのＤＤＳ
方式を用いた従来の波形発生器の構成を図５を用いて説
明する。
方式（以下、単にＤＤＳ方式と言う）を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをＤ／Ａ変換器で
アナログ波形に変換するようにしたデジタル方式の波形
発生器で、高精度で任意の波形を発生させることのでき
る特徴がある。以下、本発明を説明する前にこのＤＤＳ
方式を用いた従来の波形発生器の構成を図５を用いて説
明する。
【０００３】図５において、１０は周波数データメモ
リ、２０はアドレス演算器で、このアドレス演算器は加
算器２１とフリップ・フロップよりなるラッチ回路２２
で構成されている。加算器２１の一方の入力端には周波
数データメモリ１０より得られる周波数データＮが入力
され、その出力はラッチ回路２２を介して加算器２１の
他方の入力端に加えられている。３０は波形データが記
憶されている波形メモリ、４０はＤ／Ａ変換器、５０は
出力端である。アドレス演算器２０の出力は波形メモリ
３０にアドレスデータとして加えられ、この波形メモリ
の出力はＤ／Ａ変換器４０を介して出力端子５０より取
り出さられる。６０はクロック発生器である。
リ、２０はアドレス演算器で、このアドレス演算器は加
算器２１とフリップ・フロップよりなるラッチ回路２２
で構成されている。加算器２１の一方の入力端には周波
数データメモリ１０より得られる周波数データＮが入力
され、その出力はラッチ回路２２を介して加算器２１の
他方の入力端に加えられている。３０は波形データが記
憶されている波形メモリ、４０はＤ／Ａ変換器、５０は
出力端である。アドレス演算器２０の出力は波形メモリ
３０にアドレスデータとして加えられ、この波形メモリ
の出力はＤ／Ａ変換器４０を介して出力端子５０より取
り出さられる。６０はクロック発生器である。
【０００４】このような構成において、アドレス演算器
２０を構成する加算器２１の一方の入力端に周波数デー
タメモリ１０より得られる周波数データＮが与えられ、
他方の入力を０とすると、加算器２１はＮを出力し、ラ
ッチ回路２２ではクロック発生器１０のクロックに同期
してそのＮを出力する。この周波数データＮが波形メモ
リ３０に加えられ、このＮが波形メモリ３０の最初のア
ドレスとなる。一方、ラッチ回路２２で得られた周波数
データＮは加算器２１の他方の入力端に加えられ、その
結果加算器２１は周波数データとして２Ｎを出力する。
以後、クロックが与えられる毎に位相演算器２０は３
Ｎ，４Ｎ，５Ｎ…を出力し、この出力により波形メモリ
３０のアドレスが指定される。波形メモリ３０は指定さ
れたアドレスのデータを発生し、このデジタルデータは
Ｄ／Ａ変換器４０に加えられクロック発生器１０のクロ
ックに同期してアナログ信号に変換される。このアナロ
グ信号は出力端５０より取り出される。波形メモリ３０
に例えば正弦波を設定した場合、出力端５０より正弦波
形が得られ、方形波，三角波などを格納することによ
り、方形波，三角波のアナログ波形が得られる。
２０を構成する加算器２１の一方の入力端に周波数デー
タメモリ１０より得られる周波数データＮが与えられ、
他方の入力を０とすると、加算器２１はＮを出力し、ラ
ッチ回路２２ではクロック発生器１０のクロックに同期
してそのＮを出力する。この周波数データＮが波形メモ
リ３０に加えられ、このＮが波形メモリ３０の最初のア
ドレスとなる。一方、ラッチ回路２２で得られた周波数
データＮは加算器２１の他方の入力端に加えられ、その
結果加算器２１は周波数データとして２Ｎを出力する。
以後、クロックが与えられる毎に位相演算器２０は３
Ｎ，４Ｎ，５Ｎ…を出力し、この出力により波形メモリ
３０のアドレスが指定される。波形メモリ３０は指定さ
れたアドレスのデータを発生し、このデジタルデータは
Ｄ／Ａ変換器４０に加えられクロック発生器１０のクロ
ックに同期してアナログ信号に変換される。このアナロ
グ信号は出力端５０より取り出される。波形メモリ３０
に例えば正弦波を設定した場合、出力端５０より正弦波
形が得られ、方形波，三角波などを格納することによ
り、方形波，三角波のアナログ波形が得られる。
【０００５】ところで、このような構成のＤＤＳを用い
た従来の波形発生器において、周波数データメモリ１０
より得られ、アドレス演算器２０に加える周波数データ
Ｎの値を変更することにより出力波形の周波数を変え
る，即ち周波数スイープができるが、周波数データＮの
変更はマイクロプロセッサ（図示せず）等から書き込む
ことにより行うようにしており、その為外部からの信号
で周波数スイープができないという問題があった。
た従来の波形発生器において、周波数データメモリ１０
より得られ、アドレス演算器２０に加える周波数データ
Ｎの値を変更することにより出力波形の周波数を変え
る，即ち周波数スイープができるが、周波数データＮの
変更はマイクロプロセッサ（図示せず）等から書き込む
ことにより行うようにしており、その為外部からの信号
で周波数スイープができないという問題があった。
【０００６】
【発明が解決しようとする課題】本発明はこのような問
題点を解決する為になされたもので、ＤＤＳ方式の波形
発生器において、外部より与えられるアナログ入力によ
り周波数スイープができる波形発生器を提供することを
目的とする。
題点を解決する為になされたもので、ＤＤＳ方式の波形
発生器において、外部より与えられるアナログ入力によ
り周波数スイープができる波形発生器を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は、外部より与え
られるアナログ入力をディジタル信号に変換するＡ／Ｄ
変換器を設け、このＡ／Ｄ変換器の出力をアドレスとし
て前記周波数データメモリ内のデータを呼び出して前記
周波数データを変更するようにしたことを特徴としたも
のである。
られるアナログ入力をディジタル信号に変換するＡ／Ｄ
変換器を設け、このＡ／Ｄ変換器の出力をアドレスとし
て前記周波数データメモリ内のデータを呼び出して前記
周波数データを変更するようにしたことを特徴としたも
のである。
【０００８】
【作用】このような本発明では、外部からのアナログ入
力で周波数スイープが可能となる。以下、本発明を説明
する。
力で周波数スイープが可能となる。以下、本発明を説明
する。
【０００９】
【実施例】図１は本発明に係わる波形発生器の一実施例
のブロック図である。なお、図１において図５と同一部
分は図５と同一符号を付してそれらの再説明は省略す
る。図１において、７０は機器の外部より与えられるア
ナログ信号の入力端子、８０は端子７０より加えられる
アナログ入力をデジタル信号に変換するＡ／Ｄ変換器
で、そのデジタル出力は周波数データメモリ１０にアド
レスデータとして加えられる。
のブロック図である。なお、図１において図５と同一部
分は図５と同一符号を付してそれらの再説明は省略す
る。図１において、７０は機器の外部より与えられるア
ナログ信号の入力端子、８０は端子７０より加えられる
アナログ入力をデジタル信号に変換するＡ／Ｄ変換器
で、そのデジタル出力は周波数データメモリ１０にアド
レスデータとして加えられる。
【００１０】このような構成の本発明に係わる波形発生
器において、入力端子７０に外部よりアナログ入力を加
えると、このアナログ入力はＡ／Ｄ変換器８０でディジ
タル信号に変換された後、周波数データメモリ１０にア
ドレスデータとして加えられる。周波数データメモリ１
０では予め設定されている周波数データＮがそのアドレ
スに応じて呼び出され、その周波数データＮはアドレス
演算器２０を構成する加算器２１の一方の入力端に加え
られる。これにより図５で説明した如く、アドレス演算
器２０の出力は２Ｎ，３Ｎ，…となり、これにより波形
メモリ３０のアドレスが指定される。波形メモリ３０は
指定されたアドレスのデータを発生し、このデジタルデ
ータはＤ／Ａ変換器４０を介してアナログ波形として出
力端５０より取り出される。
器において、入力端子７０に外部よりアナログ入力を加
えると、このアナログ入力はＡ／Ｄ変換器８０でディジ
タル信号に変換された後、周波数データメモリ１０にア
ドレスデータとして加えられる。周波数データメモリ１
０では予め設定されている周波数データＮがそのアドレ
スに応じて呼び出され、その周波数データＮはアドレス
演算器２０を構成する加算器２１の一方の入力端に加え
られる。これにより図５で説明した如く、アドレス演算
器２０の出力は２Ｎ，３Ｎ，…となり、これにより波形
メモリ３０のアドレスが指定される。波形メモリ３０は
指定されたアドレスのデータを発生し、このデジタルデ
ータはＤ／Ａ変換器４０を介してアナログ波形として出
力端５０より取り出される。
【００１１】前記のように出力波形の周波数は周波数デ
ータメモリ１０より得られる周波数データＮの値により
可変することができる。その可変を本発明においては、
端子７０より加えられるアナログ入力の値に応じて周波
数データメモリ１０のアドレスを変え、そのアドレスに
対応した周波数データＮを呼び出すことによって行なわ
れる。例えば、周波数データＮの値をＮ＝Ａに設定する
と、出力端５０より図２の（Ａ）で示される正弦波が取
り出されるのに対して、Ｎ＝３Ａに設定すると図２の
（Ｂ）で示す如く（Ａ）の波形の３倍の周波数を持つ正
弦波を取り出すことがてきる。Ｎの設定は周波数データ
メモリ１０で行われ、そのデータは外部より端子６０に
与えられるアナログ入力の値に応じて呼び出される。
ータメモリ１０より得られる周波数データＮの値により
可変することができる。その可変を本発明においては、
端子７０より加えられるアナログ入力の値に応じて周波
数データメモリ１０のアドレスを変え、そのアドレスに
対応した周波数データＮを呼び出すことによって行なわ
れる。例えば、周波数データＮの値をＮ＝Ａに設定する
と、出力端５０より図２の（Ａ）で示される正弦波が取
り出されるのに対して、Ｎ＝３Ａに設定すると図２の
（Ｂ）で示す如く（Ａ）の波形の３倍の周波数を持つ正
弦波を取り出すことがてきる。Ｎの設定は周波数データ
メモリ１０で行われ、そのデータは外部より端子６０に
与えられるアナログ入力の値に応じて呼び出される。
【００１２】この場合、例えば外部より端子６０に与え
られるアナログ入力の値を直線的に変化させると、周波
数データメモリ１０の設定データに応じて種々その周波
数のスイープ状態を可変させることのできるアナログ波
形を取り出すことができる。図３及び図４はこれを説明
するもので、図３は周波数データメモリ１０にアドレス
に応じて例えば１Ｋｚより１０ＫＨｚまで直線的に変化
するようにＮの値をメモリしておけば、出力端５０より
周波数が直線的に変化するアナログの正弦波形（Ａ）を
取り出す事ができる。又、図４は周波数データメモリ１
０にアドレスに応じて例えば１Ｋｚより１０ＫＨｚまで
変化する正弦波形状をメモリしたもので、これにより出
力端５０より（Ｂ）に示す如く周波数が正弦波状に変化
する出力を取り出すことができる。なお、図３及び図４
において、２０は図１と同様にアドレス演算器、３０は
同じく波形メモリ、４０はＤ／Ａ変換器を示すものであ
る。
られるアナログ入力の値を直線的に変化させると、周波
数データメモリ１０の設定データに応じて種々その周波
数のスイープ状態を可変させることのできるアナログ波
形を取り出すことができる。図３及び図４はこれを説明
するもので、図３は周波数データメモリ１０にアドレス
に応じて例えば１Ｋｚより１０ＫＨｚまで直線的に変化
するようにＮの値をメモリしておけば、出力端５０より
周波数が直線的に変化するアナログの正弦波形（Ａ）を
取り出す事ができる。又、図４は周波数データメモリ１
０にアドレスに応じて例えば１Ｋｚより１０ＫＨｚまで
変化する正弦波形状をメモリしたもので、これにより出
力端５０より（Ｂ）に示す如く周波数が正弦波状に変化
する出力を取り出すことができる。なお、図３及び図４
において、２０は図１と同様にアドレス演算器、３０は
同じく波形メモリ、４０はＤ／Ａ変換器を示すものであ
る。
【００１３】なお、上述した実施例ではいずれも正弦波
を発生させる場合について説明したが、波形メモリ３０
に方形波或いは三角波データをメモリしておけば、その
メモリした波形に応じ、かつ周波数スイープが可能な波
形を得ることができる。
を発生させる場合について説明したが、波形メモリ３０
に方形波或いは三角波データをメモリしておけば、その
メモリした波形に応じ、かつ周波数スイープが可能な波
形を得ることができる。
【００１４】
【発明の効果】本発明によれば、ＤＤＳを用いたディジ
タル方式の波形発生器において、外部アナログ入力端
子、及びＡ／Ｄ変換器を設けたことにより、このディジ
タル方式の波形発生器の機能の１つであるところの周波
数スイープをアナログ信号でコントロールすることので
きる波形発生器を得ることができる。
タル方式の波形発生器において、外部アナログ入力端
子、及びＡ／Ｄ変換器を設けたことにより、このディジ
タル方式の波形発生器の機能の１つであるところの周波
数スイープをアナログ信号でコントロールすることので
きる波形発生器を得ることができる。
【図１】本発明に係わる波形発生器の一実施例を示した
ブロック図である。
ブロック図である。
【図２】本発明の波形発生器より得られる波形の説明図
である。
である。
【図３】本発明の波形発生器より得られる波形の説明図
である。
である。
【図４】本発明の波形発生器より得られる波形の説明図
である。
である。
【図５】従来の波形発生器の一例のブロック図である。
１０ 周波数データメモリ ２０ アドレス演算器 ３０ 波形メモリ ４０ Ｄ／Ａ変換器 ５０ 出力端 ６０ クロック発生器 ７０ アナログ入力端子 ８０ Ａ／Ｄ変換器
Claims (1)
- 【請求項１】一方の入力として周波数データメモリより
得られる周波数データが加えられる加算器及びこの加算
器の出力をラッチするラッチ回路で構成されこのラッチ
回路の出力を前記加算器の他方の入力とするアドレス演
算器と、任意の波形データが格納され前記アドレス演算
器の出力によりアドレスが指定される波形メモリとを具
備し、この波形メモリの出力データをＤ／Ａ変換器を介
してアナログ波形として取り出すようにした波形発生器
において、 外部より与えられるアナログ入力をディジタル信号に変
換するＡ／Ｄ変換器を設け、このＡ／Ｄ変換器の出力を
アドレスとして前記周波数データメモリ内のデータを呼
び出して前記周波数データを変更するように構成したこ
とを特徴とする波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435295A JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435295A JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340217A true JPH08340217A (ja) | 1996-12-24 |
Family
ID=15360115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14435295A Pending JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340217A (ja) |
-
1995
- 1995-06-12 JP JP14435295A patent/JPH08340217A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0724365B2 (ja) | デイジタル正弦波発生器 | |
| JPS634197B2 (ja) | ||
| JP3536426B2 (ja) | 波形発生器 | |
| JPH08340217A (ja) | 波形発生器 | |
| JPH05145342A (ja) | 可変周波数信号発生方法 | |
| JPS6024960B2 (ja) | 楽音合成方法 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPS6312424B2 (ja) | ||
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| JP2730067B2 (ja) | 任意波形発生装置 | |
| JPS63245058A (ja) | 信号音発生装置 | |
| JP2968320B2 (ja) | ディストーション装置 | |
| JPH10135742A (ja) | 信号波形発生装置 | |
| JP2949764B2 (ja) | 信号発生回路 | |
| JPH0462605B2 (ja) | ||
| JP2940384B2 (ja) | 電子楽器 | |
| JPS633346A (ja) | デイジタルパタ−ン発生器 | |
| JPS6323558B2 (ja) | ||
| JPH09260949A (ja) | 信号発生装置 | |
| JPH01151824A (ja) | 周波数シンセサイザー | |
| KR100269179B1 (ko) | 파형발생기 | |
| JPS583238B2 (ja) | 電子楽器 | |
| JPH0793047A (ja) | 波形発生回路 |