JPH07502151A

JPH07502151A - 任意波形発生装置構造

Info

Publication number: JPH07502151A
Application number: JP5501199A
Authority: JP
Inventors: ダーブリッジ　リンドン　ジョン
Original assignee: オーストラリア国
Priority date: 1991-06-25
Filing date: 1992-06-23
Publication date: 1995-03-02
Also published as: EP0591477A1; EP0591477A4; WO1993000737A1; CA2112252A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】任意波形発生装置構造発明の背景この発明は、高周波数レーダシステムのような応用において用いられる高周波数て線形の周波数変調持続波（ＦＭＣＷ）の波形をデジタル的に発生する方法に関する。

本発明は、実質的にあらゆる波形を要求するどのようなシステムにも応用することができる。以下に、その−例としてＨＦレーダシステムにおける応用を説明する。

ＨＦレーダシステムで用いられる信号供給源は、広範囲な周波数帯域にわたって非常に高い動作範囲、低位相ノイズ及び振幅正確度を必要とする。多くの応用において、信号供給源は、高速周波数切り替え及び知られた位相特性をも必要とする。典型的な信号供給源は、これらの信号を発生するために位相同期ループ合成方法又は直接デジタル合成方法のいずれが１つを用いる。

位相同期ループ方法は、その最も簡単な形式において、不十分な位相及び／又は不十分な周波数分解能（許容周波数間の比較的大きな段）により影響を受ける。

周波数切り替え時間も長くて不十分である。直接デジタル合成方法は、通常、位相累算器技法またはメモリルックアップ技法に基づくものである。これらの技法は、低位相ノイズ及び狭い周波数分解能の両方を考慮に入れる。しかしながら、位相累算器の設計は、固定された周波数信号音の発生について最適化され、メモリルックアップ技法は、全てのデータポイントが予め算出されていなければならないので５１算のオーバーヘッドが大きくなる。

この発明は、位相累算器技法を組合せかつ広げて、任意又は擬似任意の波形を発生できる装置を提供する。これは、実時間システムにおいて特に重要である。

ここに記述された発明は、高い機能を有しがっ計算のオーバーヘッドが低い、擬似任意の波形の発生装置として用いることができる。

ＨＦレーダシステムで用いられる共通の波形は、周波数がプログラム可能な時間間隔てプログラム可能な周波数スパンにわたって線形的に上方または下方に掃引される、線形の周波数変調持続波（ＦＭＣＷ）波形である。従来の信号供給源からこれらの信号を発生するためには、短く固定された一連の周波数段階により所望の波形を近似することが必要である。この発明は、真の線形ＦＭＣＷ波形を発生できる。この技法は、より高次な、より複雑な波形を発生すべく更に広げられるか、又は、これらの波形は、区分的線形近似により近似される。この近似は、２次の近似であり、従来の位相累算器技法の１次の近似よりも本質的に正確である。

鋸歯波形（線形ＦＭＣＷランプ）の単一サイクルについての連続時間方程式は、次式で与えられる：Ｔここで、Ｔ二液形の周期 ωｏ＝２π１ｏ　ランプの開始周波数 ω、＝２πｆ１　ランプの終了周波数をそれぞれ表わす。

この方程式を標本抽出周期ｔ、を伴う等価離散時間方程式に変換し、かつランプ周期において整数（Ｎ）の数の標本を有する拘束条件を加えることにより、その方程式はより簡単な形式で示される：ｆ（ｔ）　＝　ＳＩＮ　［ｎ　（ａ＋ｂｎ）　］ここで、ａ＝ωａｔ。

Ｎをそれぞれ表わす。

この解析は、２つの位相レジスタが初期値ａ＋ｔ）及び２ｂでそれぞれ負荷されている場合、離散デジタル合成ランプ発生装置が、２つのレベルの累算器及び正弦的ルックアップＲＯＭによって実現されるということに導く。

累算器を縦続的に接続する技法は、より高次の波形を発生させるように拡張できる。事実、 φ（ｔ）　”ａａ　＋ａ＋　ｔ＋ａ２ｔ２＋、　０．　、　＋ａ、じとするあらゆる波形　Ｓ　（ｔ）　＝Ｓ　ＩＮ　（φ（【））が、ｎ個の力ケートされた累算器で発生される。余弦ルックアップＲＯＭと同様に正弦ルックアップＲＯＭを含めることによって、あらゆる波形ｓ　（ｔ）＝ｅｘｐ　（ｊφ（ｔ）１を発生できる。ルックアップＲＯＭは正弦的波形に拘束されておらず、あらゆる周期関数をマツプするためにも用いることができるということに注目すべきである。実際には、累算の更なる段階を実現することは、累算の早い段階におけるきゎだった演算精度の必要、及び累算器チェインを通り抜ける伝搬遅延を考慮する必要により困難になる。ここに表された設計は、区分的線形近似によって高次の波形を近似する。

発明の概略説明この発明の１つの形態として、それぞれが１つ以上の入力値から出力値を発生するように構成された複数の累算器と、１つ以上の累算器の出力を振幅値にマツプするように構成された１つ以上の記憶手段と、振幅値をデジタル形式からアナログ形式に変換するように構成された変換手段と、度数の累算器、１つ以上の記憶手段及び変換手段の動作を同期するように構成された制御手段とを備えている任意波形発生装置を提案する。

入力値は、複数の入力レジスタに記憶されることが好ましい。

好ましくは、変換手段は、発生装置のデジタルセクションからのデジタル信号をアナログ信号に変換するデジタル−アナログ変換装置である。

記憶手段は、位相における線形変分を振幅における正弦的変分にマツピングするためのルックアップテーブルを包含しているリードオンリーメモリ装置のようなアドレス可能な半導体記憶装置であることが好ましい。代わりに、記憶手段はＥＰＲＯＭ、Ｂｅｔａ　ｃａｒｄ、ＤＲＡＭ或いは他の類似な記憶装置であってもよい。記憶装置ルックアンプテーブルは、他の周期関数を包含してもよい。

制御手段は、高純度の発振装置であるクロック手段を組み込んでいるマイクロプロセッサであってもよい。操作的な０ＴＨＲレーダ制御システムの非常に複雑な波形スケジューリング要求にインタフェースするために、高機能なマイクロプロセッサが要求される。

デジタル−アナログ変換装置の出力をろ波するフィルタ手段を備えていることが好ましい。実際、これは低域フィルタである。

この発明の更なる形態において、所与の正則時間で、線形的に増分する周波数制御語を生成すべく、固定された周波数スパンを第１のレジスタに記憶された周波数制御値に付加し、２次的に増分する位相語を形成すべく、第１のレジスタに記憶された周波数制御語を第２のレジスタに付加し、線形的に増分する周波数を作成すべく、記憶手段に記憶されたルックアップテーブルを用いて２次的に増分する位相語を振幅値に変換し、周波数鋸歯を作成すべく周波数制御語を周期的にリセットする段階を具備する線形周波数変調された波形の直接デジタル合成の方法が提案される。

デジタル−アナログ変換装置を用いて、振幅値は、デジタル値からアナログ値に変換されることが好ましい。

デジタル−アナログ変換装置の後にフィルタ手段を備えることが好ましく、これは低域フィルタであることが好ましい。

所与の正則時間を与えて周期的なりセツティングを制御する基準クロック手段が備えられることが好ましい。

好ましい実施例の説明以下、添付して図面を参照して、本発明の詳細な説明する。

図Ｉは、２つの位相累算器段階からなる任意波形発生装置の概略図である。

位相累算器信号合成は、固定された位相増分が位相レジスタに記憶された値に加えられて、線形的に変化する位相を生じさせるデジタル技法である。瞬時周波数が位相の時間微分であると定められるように、位相累算器は、固定された周波数信号を発生する。この信号は、正弦的ルックアップテーブルによって振幅にマツプされ、次にデジタル−アナログ変換装置によってアナログの形式に変換され図を参照して詳細に説明すると、発生装置への入力は、周波数増分給ｌ、初期周波数２及び初期位相３である。周波数レジスタ４は、クロック６の各基準クロックパルス上の増分給ｌの値によって加算器５において増分されて、線形周波数進行を与える。周波数レジスタ４から出力された線形的に変化する周波数は、線形的に増分する周波数ランプを作り出すためにＲＯＭ　（リードオンリーメモリ）９によってマツプされる２次位相進行を作成すべく、各クロックパルス上の位相レジスタ８に加算器７で加えられる。正則間隔て制御値をリセットすることにより、出力は反復周波数鋸歯になる。デジタルからアナログへの変換装置ｌＯは、デジタル信号１１を、低域フィルタ１２を通って所望の出力を作り出すアナログの形式に変換する。

各ランプは、初期位相、初期周波数、周波数増分給及びランプ継続時間の４つのパラメータ又は制御値によって完全に定められる。はじめの３つのパラメータのいずれかは、不使用であり（前のランプの最終値を取る）、波形発生において顕著な順応性を考慮に入れて、ある計算のオーバーヘッドを減小する。

この技法の論理的な広がりは、高次の多項式を発生すべく累算の更なる段階を実現して、更に複雑な波形を直接的に発生させる。しかしながら、現状の技術は、短い線形ＦＭＣＷランプを用いて区分的線形近似でこれらの高次の多項式を発生することが現状において適当であるという制限を、そのような高次多項式の機能に加える。

この双対位相累算器を制御する方法は、初期位相、初期周波数及び周波数偏移率の独立した設定を許容する。それは、短い時間間隔（１０から２０マイクロ秒のように可能な限り短い）で区分的線形近似を用いて擬似任意波形を比較的簡単に発生させる。これは、波形シーケンスの長さが、（任意波形合成のメモリルックアップ方法におけるように）全体のシーケンスについての記憶要求に依存するのではなく、波形定義についての記憶要求にのみ依存するので、擬似任意波形を発生する非常に強力な方法である。それは、データポイントの実時間発生をさせて、メモリルックアップ技法の長いオーバーヘッドを回避する。

波形発生装置は、同一のランプを反復的に発生するか或いは一連の独立したランプを作り出すべく形成される。擬似任意波形は、高次の多重累算器構造を用いる代わりに、所望の波形へのランプの区分的線形近似によって発生される。各ランプ区分は４つのパラメータのみによって定められるので、これら４つのパラメータを適当なレジスタに転送するために最小ランプ継続時間を必要な時間に減小することは可能である。現在の高性能マイクロプロセッサにより、１０から２０マイクロ秒の最小ステップサイズは、大部分の所望された波形に良好な近似を与える、物理的に実行可能な値である。擬似任意波形は、所望の波形を近似する一連の短い周波数ランプとして実現される。連続で配置されるランプ区分の合計数は、まだこれから決定されることであるが、数千の数でありかつパラメータ記憶要求によってのみ制限されている。プログラミングの速さ及びこれらのランプの実現と同様にランプの最大数は、制御しているマイクロプロセッサの速さ及び記憶容量によってのみ決定される。これは、擬似任意波形を作り出す非常に強力な方法であり、長い継続時間の非常に複雑な波形を多重累算器構造によらないで比較的簡単に発生させる。

この発明は、多くの利点を提供する。出力周波数は、出力信号の質に影響を与えずに非常に迅速に変化しうる。設計の非バイブラインされた特ｙよ、出力周波数を単一の標本抽出クロック期間内に変化させる。更に、周波数におけるあらゆる変化は、不連続が所望てないかぎり、位相及び周波数において非不連続変化を与えるべく制御され、不連続が所望な場合には、不連続が知られているので制御されうる。

固定された周波数信号音について単一位相累算器が最適化されたのと同じ方法で、双対累算器は、２次位相発生（例えば、線形ＦＭＣＷ）について最適化される。位相累算器の更なる段階の付加は、高次波形の最適化された発生についての方法を提供する。全てデジタルである位相及び振幅は、あらゆる場合に制御される。これは、コヒーレント検波処理が実現されるレーダシステムにおいて特に重要な意味を持つ。コヒーレント検波は、既知の、反復可能な位相進行を必要とし、位相誤りがあるとすぐに検出にエラーが生してしまう。

周波数出力国際調査報告　＋□１轡−ＮａＰｅｎｎ　ＰＣＴ／Ｉｓに２１０　Ｉφ自謹メ−ｅｌ　Ｆｙｍ　＊１ｗｌ　ｔｉｌｌ　ｆＪｗｌｙ　１９９２１　ａｅｐｍａｋ国際調査報告　τ−−１卿−瞼１ｉ。

■ゴＩＡＵ９ＺＬＯＯＷＦａｍ＋　ＰＣ：ｒｎＳＩＡＩ句咄寞（ｕｎｉｔｙ　欅献にＪｕｌｙ　１９９２１

Claims

【特許請求の範囲】

１．それぞれが１つ以上の入力値から出力値を作り出すように構成された複数の累算器と、１つ以上の累算器の出力を振幅値にマップするように構成された１つ以上の記憶手段と、振幅値をデジタル形式からアナログ形式に変換するように構成された変換手段と、該複数の累算器、該１つ以上の記憶手段及び該変換手段の動作を同期するように構成された制御手段とを備えることを特徴とする任意波形発生装置。
２．前記入力値を記憶するように構成された複数の入力レジスタを更に備えることを特徴とする請求項１に記載の任意波形発生装置。
３．各前記累算器は、出力値を作り出すべく２つの入力値を加えるように構成された加算器手段と、該出力値を記憶するように構成されたレジスタ手段とを備えることを特徴とする請求項１に記載の任意波形発生装置。
４．前記入力値の１つは、前記レジスタ手段に記憶された前の値であることを特徴とする請求項３に記載の任意波形発生装置。
５．前記記憶手段は、アドレス可能な半導体記憶装置であることを特徴とする請求項１に記載の任意波形発生装置。
６．前記記憶手段は、前記累算器の出力を前記振幅値にマッピングするルックアップテーブルを包含することを特徴とする請求項１に記載の任意波形発生装置。
７．前記変換手段は、デジタルからアナログヘの変換装置であることを特徴とする請求項１に記載の任意波形発生装置。
８．前記制御手段は、前記波形発生装置が同期されるクロック基準信号を与えるように構成されたマイクロプロセッサ手段であることを特徴とする請求項１に記載の任意波形発生装置。
９．前記制御手段は、前記波形発生装置の動作を同期すべく協同して稼動するマイクロプロセッサ手段、基準クロック手段及び同期信号手段を備えることを特徴とする請求項１に記載の任意波形発生装置。
１０．前記変換手段の出力をろ波するように構成されたろ波装置手段を更に備でいることを特徴とする請求項１に記載の任意波形発生装置。
１１．それそれが１つ以上の入力値から出力値を発生するように構成された複数の累算器と、１つ以上の累算器の出力を振幅値にマップするように構成された１つ以上の記憶手段と、前記複数の累算器及び前記１つ以上の記憶手段の動作を同期するように構成された制御手段とを備えることを特徴とする任意波形発生装置。
１２．各前記累算器は、出力値を作成すべく２つの入力値を加えるように構成された加算器手段と、該出力値を記憶するように構成されたレジスタ手段とを備えることを特徴とする請求項１１に記載の任意波形発生装置。
１３．前記入力値の１つは、前記レジスタ手段に記憶された前の値であることを特徴とする請求項１２に記載の任意波形発生装置。
１４．前記記憶手段は、前記累算器の出力を前記振幅値にマッピングするルックアップテーブルを包含することを特徴とする請求項１１に記載の任意波形発生装置。
１５．線形周波数ランプを発生する任意波形発生装置であって、それぞれが２つの入力値から出力値を発生するように構成された第１及び第２の累算器と、前記第２の累算器の前記出力を正弦的に変化する振幅値にマップするように構成された記憶手段と、該複数の累算器、該１つ以上の記憶手段及び該変換手段の動作を同期するように構成された制御手段とを備えており、該第１の累算器への該入力の１つが周波数増分語であり、該第１の累算器の出力が該第２の累算器への入力であることを特徴とする任意波形発生装置。
１６．前記振幅値をデジタル形式からアナログ形式に変換するように構成された変換手段を更に備えることを特徴とする請求項１５に記載の任意波形発生装置。
１７．各前記累算器は、出力値を作成すべく２つの入力値を加えるように構成された加算器手段と、該出力値を記憶するように構成されたレジスタ手段とを備えており、更に該レジスタ手段に記憶された該値は、該加算器手段への入力の１つであることを特徴とする請求項１５に記載の任意波形発生装置。
１８．線形周波数変調された持続波波形を発生する任意波形発生装置であって、基準クロックを組み込んでいる制御手段と、基準クロック周期ごとに１度だけ周波数増分語の値により周波数レジスタを増分することによって線形周波数進行を発生するように構成された第１の累算器と、基準クロック周期ごとに１度だけ該線形周波数進行を位相レジスタに加えることにより２次位相進行を発生するように構成された第２の累算器と、正弦的ルックアップテーブルからマッピングすることにより該２次位相進行から線形的に増分する周波数ランプを発生するように構成された記憶手段とを備えることを特徴とする任意波形発生装置。
１９．前記線形的に増分する周波数ランプをデジタル形式からアナログ形式に変換するように構成されたデジクルーアナログ変換装置を更に備えることを特徴とする請求項１８に記載の任意波形発生装置。
２０．前記線形的に増分する周波数ランプは、周波数増分語と、第１のクロック周期に先駆けて周波数レジスタに記憶された初期周波数値と、第１のクロック周期に先駆けて位相レジスタに記憶された初期位相値と、増分が発生するクロック周期の数であるランプの継続時間とによって定められることを特徴とする請求項１８に記載の任意波形発生装置。
２１．線形周波数変調された波形の直接デジタル合成の方法であって、所与の正則時間で、線形的に増分する周波数制御語を作成すべく、固定された周波数増分語を第１のレジスタに記憶された周波数制御値に付加し、２次的に増分する位相語を形成すべく、前記第１のレジスタに記憶された前記周波数制御語を第２のレジスタに付加し、線形的に増分する周波数を作成すべく、記憶手段に記憶されたルックアップテーブルを円いて前記２次的に増分する位相語を振幅値に変換し、周波数鋸歯を作り出すべく前記周波数制御語を周期的にリセットする段階を具備することを特徴とする方法。
２２．変換装置手段で前記振幅値をデジタル形式からアナログ形式に変換する段階を更に具備することを特徴とする請求項２１に記載の方法。
２３．前記変換装置手段の出力をフィルタリングする段階を更に具備することを特徴とする請求項２１に記載の方法。
２４．前記ルックアップテーブルは、正弦的ルックアップテーブルであることを特徴とする請求項２１に記載の方法。
２５．前記所与の正則時間は、基準クロック手段によって与えられることを特徴とする請求項２１に記載の方法。
２６．添付した図面を参照してここに記載された任意波形発生装置。