JPH0828614B2 - 位相相関波形の発生方法 - Google Patents
位相相関波形の発生方法Info
- Publication number
- JPH0828614B2 JPH0828614B2 JP3174469A JP17446991A JPH0828614B2 JP H0828614 B2 JPH0828614 B2 JP H0828614B2 JP 3174469 A JP3174469 A JP 3174469A JP 17446991 A JP17446991 A JP 17446991A JP H0828614 B2 JPH0828614 B2 JP H0828614B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- value
- memory
- sample
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0342—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers for generating simultaneously two or more related waveforms, e.g. with different phase angles only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、位相相関波形の発生方
法、特に、少ない構成要素で位相相関波形を正確に発生
する位相相関波形の発生方法に関する。
法、特に、少ない構成要素で位相相関波形を正確に発生
する位相相関波形の発生方法に関する。
【０００２】
【従来の技術】例えば、特定のテレビ信号を発生するた
めに使用するＲＦ（無線周波数）回路を試験するには、
同一周波数で余弦波及びこれと直角位相の正弦波を発生
することが望ましい。テレビ伝送回路では、色差Ｉ及び
Ｑ信号は、この位相関係にある。
めに使用するＲＦ（無線周波数）回路を試験するには、
同一周波数で余弦波及びこれと直角位相の正弦波を発生
することが望ましい。テレビ伝送回路では、色差Ｉ及び
Ｑ信号は、この位相関係にある。
【０００３】直角位相波形を正確に発生するためには、
通常、２つの独立した直接デジタル・シンセサイザを含
む回路を使用する。個々の直接デジタル・シンセサイザ
を使用し、直角位相関係の信号の夫々一方を発生する。
各直接デジタル・シンセサイザは、波形に沿った点を表
すデジタル・サンプル値を記憶する波形ルックアップ・
テーブル・メモリを含む。波形ルックアップ・テーブル
・メモリをアドレスするために使用する累算器は、デジ
タル・アナログ変換器（以下ＤＡＣという）を介して特
定の周波数の正弦波出力を発生するための速度で、選択
された波形値に沿って階段状に累算する。互いに正確に
同期するこの様な１対の直接デジタル・シンセサイザを
使用すると、直角位相関係の信号を発生できる。
通常、２つの独立した直接デジタル・シンセサイザを含
む回路を使用する。個々の直接デジタル・シンセサイザ
を使用し、直角位相関係の信号の夫々一方を発生する。
各直接デジタル・シンセサイザは、波形に沿った点を表
すデジタル・サンプル値を記憶する波形ルックアップ・
テーブル・メモリを含む。波形ルックアップ・テーブル
・メモリをアドレスするために使用する累算器は、デジ
タル・アナログ変換器（以下ＤＡＣという）を介して特
定の周波数の正弦波出力を発生するための速度で、選択
された波形値に沿って階段状に累算する。互いに正確に
同期するこの様な１対の直接デジタル・シンセサイザを
使用すると、直角位相関係の信号を発生できる。
【０００４】所望の直角位相信号を発生するための他の
方法では、１つの累算器を使用して、一方のメモリ素子
が正弦波を表す値を含み、他方のメモリ素子が余弦波を
表す値を表す値を含む１対のメモリ素子をアドレスす
る。更に、２つのメモリから得られる出力値は、個々の
デジタル・アナログ変換器に供給される。これらのＤＡ
Ｃからは、所望の直角位相関係の信号が得られる。
方法では、１つの累算器を使用して、一方のメモリ素子
が正弦波を表す値を含み、他方のメモリ素子が余弦波を
表す値を表す値を含む１対のメモリ素子をアドレスす
る。更に、２つのメモリから得られる出力値は、個々の
デジタル・アナログ変換器に供給される。これらのＤＡ
Ｃからは、所望の直角位相関係の信号が得られる。
【０００５】図４は、正弦波又は他の繰り返し波形を発
生するために使用する従来の直接デジタル・シンセサイ
ザを示す。短い時間間隔毎の波形の振幅を表す一連の値
は、波形ルックアップ・テーブル・メモリ１０の一連の
アドレス位置に記憶されている。位相累算器１２は一連
のアドレス値を発生するが、通常は、あらゆるアドレス
位置がアクセスされるわけではない。例えば、１０番目
のアドレス位置毎にサンプル値をアクセスし、特定周波
数の波形を出力する。位相累算器１２は加算器１４を含
み、加算器１４の出力はライン１８上に周期的クロック
・パルスが供給される時点で、レジスタ１６に供給され
る。最初に、入力数値Ｎが加算器１４の入力端子Ａに供
給され、加算器１４の入力端子Ｂに入力数値が供給され
ていないとすると、数値Ｎは次のクロック・パルスの時
点でレジスタ１６に供給される。レジスタ１６の出力信
号は、加算器１４の端子Ｂに供給され、加算器１４は合
計値２Ｎを発生する。次のクロック・パルスの発生時点
で、２Ｎはレジスタ１６に供給される。レジスタ１６内
に連続的に現れる合計値は、増加的な累算を行うことに
よりＮだけ異なり、波形ルックアップ・テーブル・メモ
リ１０のアドレス指定に使用される。Ｎ番目毎の波形振
幅値は、クロック・パルスがライン１８上に供給される
度に、レジスタ２０に供給される。ＤＡＣ２２はサンプ
ル値を受け取り、所望の波形をシミュレート（模造）す
るために、サンプル値に対応するアナログ出力信号を形
成する。更にＮの値を大きくすれば、メモリ１０に記憶
された波形に沿って間隔が大きくなり、比較的高周波数
の出力信号が得られる。Ｎの値を小さくすれば、アドレ
ス値の間隔は更に小さくなり、完全な正弦波サイクルを
読み込むために長時間を要する。したがって、比較的低
周波数のアナログ出力信号は、後者の場合に生成され
る。当然、このとき、クロック速度は一定であると仮定
する。正弦波に沿って連続するサンプルは、図５におい
て、３１、３２、３３、・・・３４で表される。
生するために使用する従来の直接デジタル・シンセサイ
ザを示す。短い時間間隔毎の波形の振幅を表す一連の値
は、波形ルックアップ・テーブル・メモリ１０の一連の
アドレス位置に記憶されている。位相累算器１２は一連
のアドレス値を発生するが、通常は、あらゆるアドレス
位置がアクセスされるわけではない。例えば、１０番目
のアドレス位置毎にサンプル値をアクセスし、特定周波
数の波形を出力する。位相累算器１２は加算器１４を含
み、加算器１４の出力はライン１８上に周期的クロック
・パルスが供給される時点で、レジスタ１６に供給され
る。最初に、入力数値Ｎが加算器１４の入力端子Ａに供
給され、加算器１４の入力端子Ｂに入力数値が供給され
ていないとすると、数値Ｎは次のクロック・パルスの時
点でレジスタ１６に供給される。レジスタ１６の出力信
号は、加算器１４の端子Ｂに供給され、加算器１４は合
計値２Ｎを発生する。次のクロック・パルスの発生時点
で、２Ｎはレジスタ１６に供給される。レジスタ１６内
に連続的に現れる合計値は、増加的な累算を行うことに
よりＮだけ異なり、波形ルックアップ・テーブル・メモ
リ１０のアドレス指定に使用される。Ｎ番目毎の波形振
幅値は、クロック・パルスがライン１８上に供給される
度に、レジスタ２０に供給される。ＤＡＣ２２はサンプ
ル値を受け取り、所望の波形をシミュレート（模造）す
るために、サンプル値に対応するアナログ出力信号を形
成する。更にＮの値を大きくすれば、メモリ１０に記憶
された波形に沿って間隔が大きくなり、比較的高周波数
の出力信号が得られる。Ｎの値を小さくすれば、アドレ
ス値の間隔は更に小さくなり、完全な正弦波サイクルを
読み込むために長時間を要する。したがって、比較的低
周波数のアナログ出力信号は、後者の場合に生成され
る。当然、このとき、クロック速度は一定であると仮定
する。正弦波に沿って連続するサンプルは、図５におい
て、３１、３２、３３、・・・３４で表される。
【０００６】上述した様に、直角位相関係を有するアナ
ログ信号を発生するために、通常は、図４に示す様な種
類の２つの直接デジタル・シンセサイザを使用し、第１
シンセサイザで正弦波信号を生成し、第１シンセサイザ
に同期する第２のシンセサイザで余弦波信号を生成す
る。他の方法では、１つの位相累算器を使用して、正弦
波を記憶する第１波形ルックアップ・テーブル・メモリ
１０及び余弦波を記憶する第２波形ルックアップ・テー
ブル・メモリに、同時に供給されるアドレスを発生す
る。しかし、この様な従来の構成では、同じ構成要素を
重複して設ける必要がある。
ログ信号を発生するために、通常は、図４に示す様な種
類の２つの直接デジタル・シンセサイザを使用し、第１
シンセサイザで正弦波信号を生成し、第１シンセサイザ
に同期する第２のシンセサイザで余弦波信号を生成す
る。他の方法では、１つの位相累算器を使用して、正弦
波を記憶する第１波形ルックアップ・テーブル・メモリ
１０及び余弦波を記憶する第２波形ルックアップ・テー
ブル・メモリに、同時に供給されるアドレスを発生す
る。しかし、この様な従来の構成では、同じ構成要素を
重複して設ける必要がある。
【０００７】したがって、本発明の目的は、最小限の構
成要素を使用して、正確な位相相関波形を発生する位相
相関波形の発生方法の提供にある。本発明の他の目的
は、１個の波形ルックアップ・テーブル・メモリを有す
る１の直接デジタル・シンセサイザを使用して、位相相
関波形を発生する位相相関波形の発生方法の提供にあ
る。
成要素を使用して、正確な位相相関波形を発生する位相
相関波形の発生方法の提供にある。本発明の他の目的
は、１個の波形ルックアップ・テーブル・メモリを有す
る１の直接デジタル・シンセサイザを使用して、位相相
関波形を発生する位相相関波形の発生方法の提供にあ
る。
【０００８】
【課題を解決するための手段及び作用】本発明の好適な
実施例では、１個の波形ルックアップ・テーブル・メモ
リを有する１個の直接デジタル・シンセサイザを使用し
て、２つの直角位相関係の波形を生成する。波形ルック
アップ・テーブル・メモリに記憶されたサンプルを読み
出すための一連のアドレスは、入力値をデジタル的に累
算することにより発生される。この入力値により、２つ
の波形間の所望の位相差に応じたサンプルの間隔が決ま
る。したがって、直角位相関係の信号を発生する場合、
累算された入力値により、連続するサンプル間で９０°
の位相差を与えるサンプルの間隔が決まる。好適な実施
例では、このサンプル間隔は、各波形の変化振幅の連続
したサンプルを得るために、波形ルックアップ・テーブ
ル・メモリを読み出す各サイクルの間に累算される付加
的増加分を含んでいる。
実施例では、１個の波形ルックアップ・テーブル・メモ
リを有する１個の直接デジタル・シンセサイザを使用し
て、２つの直角位相関係の波形を生成する。波形ルック
アップ・テーブル・メモリに記憶されたサンプルを読み
出すための一連のアドレスは、入力値をデジタル的に累
算することにより発生される。この入力値により、２つ
の波形間の所望の位相差に応じたサンプルの間隔が決ま
る。したがって、直角位相関係の信号を発生する場合、
累算された入力値により、連続するサンプル間で９０°
の位相差を与えるサンプルの間隔が決まる。好適な実施
例では、このサンプル間隔は、各波形の変化振幅の連続
したサンプルを得るために、波形ルックアップ・テーブ
ル・メモリを読み出す各サイクルの間に累算される付加
的増加分を含んでいる。
【０００９】本発明の特定の例では、波形ルックアップ
・テーブル・メモリが正弦波の１０２４個のデジタル・
サンプル値を記憶しているとすると、連続するサンプル
は９０°の位相差を与えるためのアドレス値１０２４／
４に、２つの直角位相関係の波形に沿ってアドレスが段
階的に進むようにするための増し分を加えた値毎に読み
出される。
・テーブル・メモリが正弦波の１０２４個のデジタル・
サンプル値を記憶しているとすると、連続するサンプル
は９０°の位相差を与えるためのアドレス値１０２４／
４に、２つの直角位相関係の波形に沿ってアドレスが段
階的に進むようにするための増し分を加えた値毎に読み
出される。
【００１０】好適な実施例では、２つの直角位相関係の
波形を表す出力信号は、累算器に使用するクロック信号
を分周した信号によりラッチされる第１及び第２レジス
タに夫々供給される。特定の実施例では、４番目毎のサ
ンプルは、第１レジスタにラッチされ、直角位相関係の
信号のデジタル・サンプル値を得るために、その間の選
択した出力信号が第２レジスタに供給される。２つのレ
ジスタからの出力信号は、夫々２つのＤＡＣに供給され
る。
波形を表す出力信号は、累算器に使用するクロック信号
を分周した信号によりラッチされる第１及び第２レジス
タに夫々供給される。特定の実施例では、４番目毎のサ
ンプルは、第１レジスタにラッチされ、直角位相関係の
信号のデジタル・サンプル値を得るために、その間の選
択した出力信号が第２レジスタに供給される。２つのレ
ジスタからの出力信号は、夫々２つのＤＡＣに供給され
る。
【００１１】
【実施例】図１は、本発明による装置を示すブロック図
である。図４に示す構成要素と同一のものは、同一の参
照符号で示す。累算器１２を使用し、正弦波等の一連の
振幅値を記憶している波形ルックアップ・テーブル・メ
モリ１０を順次アドレス指定する。メモリ１０は、波形
の連続した繰り返し部分即ちセグメント（区分）を記憶
する。ここで、用語“セグメント”は、波形の１サイク
ル分又は他の繰り返し部分を意味する。図１の実施例に
おいて、レジスタ２０Ａ及び２０Ｂは、メモリ１０から
波形サンプル・デジタル値を受け取り、これらの値をＤ
ＡＣ２２Ａ及び２２Ｂに供給する。ただし、レジスタ２
０Ｂに供給される値は、レジスタ２０Ａに供給される値
と直角位相関係、又は他のある特定の位相関係にある波
形を表す。
である。図４に示す構成要素と同一のものは、同一の参
照符号で示す。累算器１２を使用し、正弦波等の一連の
振幅値を記憶している波形ルックアップ・テーブル・メ
モリ１０を順次アドレス指定する。メモリ１０は、波形
の連続した繰り返し部分即ちセグメント（区分）を記憶
する。ここで、用語“セグメント”は、波形の１サイク
ル分又は他の繰り返し部分を意味する。図１の実施例に
おいて、レジスタ２０Ａ及び２０Ｂは、メモリ１０から
波形サンプル・デジタル値を受け取り、これらの値をＤ
ＡＣ２２Ａ及び２２Ｂに供給する。ただし、レジスタ２
０Ｂに供給される値は、レジスタ２０Ａに供給される値
と直角位相関係、又は他のある特定の位相関係にある波
形を表す。
【００１２】図５に示す様に、メモリ１０に記憶された
波形の１つのセグメント又は１サイクルに沿って連続す
る振幅値を表す値を、メモリ１０からレジスタ２０Ａに
連続して供給するのではなく、メモリ１０から読み出さ
れた各セグメント又は各サイクルの１つのサンプルのみ
を、レジスタ２０Ａに供給する。レジスタ２０Ａに供給
されるサンプル間に挟まれ、レジスタ２０Ａに供給され
る波形に対し所望の位相差を有する波形を表すサンプル
は、各セグメント又はサイクル毎にレジスタ２０Ｂに供
給される。
波形の１つのセグメント又は１サイクルに沿って連続す
る振幅値を表す値を、メモリ１０からレジスタ２０Ａに
連続して供給するのではなく、メモリ１０から読み出さ
れた各セグメント又は各サイクルの１つのサンプルのみ
を、レジスタ２０Ａに供給する。レジスタ２０Ａに供給
されるサンプル間に挟まれ、レジスタ２０Ａに供給され
る波形に対し所望の位相差を有する波形を表すサンプル
は、各セグメント又はサイクル毎にレジスタ２０Ｂに供
給される。
【００１３】図１の回路では、累算器１２の入力値Ｎ
は、特定の波形に沿ったサンプリング間隔を表すのでは
なく、Ｎは２つの出力波形間の位相差を表す。その結
果、入力アドレス値Ｎに対してメモリ１０から読み出さ
れる１番目のサンプル出力値は、レジスタ２０Ａに供給
される。アドレス値２Ｎによりアドレス指定されて、メ
モリ１０から読み出された次のサンプル出力値は、レジ
スタ２０Ｂに入力される。メモリ１０に記憶された波形
セグメントの読出しの継続するサイクルでは、２つの波
形の連続する増加部分は、夫々レジスタ２０Ａ及び２０
Ｂに供給される。２つの波形の連続する値を得るために
メモリ１０の記憶値を確実に階段状にアドレス指定する
ため、入力値Ｎは２つの所望の信号間の位相差に等しく
なっていない。値Ｎは、出力信号Ｃ及びＤ間の所望の位
相差に、完全な波形出力Ｃ及びＤを生成するように、メ
モリ１０内を通過する間に累算されて、波形に沿って階
段状に変化する増し分値を加えた値である。後で詳述す
る様に、この増し分値は、所望の出力位相差には影響し
ない。
は、特定の波形に沿ったサンプリング間隔を表すのでは
なく、Ｎは２つの出力波形間の位相差を表す。その結
果、入力アドレス値Ｎに対してメモリ１０から読み出さ
れる１番目のサンプル出力値は、レジスタ２０Ａに供給
される。アドレス値２Ｎによりアドレス指定されて、メ
モリ１０から読み出された次のサンプル出力値は、レジ
スタ２０Ｂに入力される。メモリ１０に記憶された波形
セグメントの読出しの継続するサイクルでは、２つの波
形の連続する増加部分は、夫々レジスタ２０Ａ及び２０
Ｂに供給される。２つの波形の連続する値を得るために
メモリ１０の記憶値を確実に階段状にアドレス指定する
ため、入力値Ｎは２つの所望の信号間の位相差に等しく
なっていない。値Ｎは、出力信号Ｃ及びＤ間の所望の位
相差に、完全な波形出力Ｃ及びＤを生成するように、メ
モリ１０内を通過する間に累算されて、波形に沿って階
段状に変化する増し分値を加えた値である。後で詳述す
る様に、この増し分値は、所望の出力位相差には影響し
ない。
【００１４】多数の他の出力信号が、上述した様に、入
力値Ｎを使用してメモリ１０から読み出される。レジス
タ２０Ａ及び２０Ｂに所望の値のみを入力するために、
カウンタ回路１７はライン１８を介してクロック信号を
受け取り、このクロック信号を分周する。上述の特定の
例では、カウンタ回路１７は４の計数を繰り返す。計数
値１では、デコーダ２４はこれに応答して、メモリ１０
から読み出された値を、レジスタ２０Ａにラッチする。
計数値２では、デコーダ２６は、レジスタ２０Ｂが、メ
モリ１０から読み出された値を受け取るようにする。こ
の回路の機能は、次の説明により、更に詳しく理解でき
る。
力値Ｎを使用してメモリ１０から読み出される。レジス
タ２０Ａ及び２０Ｂに所望の値のみを入力するために、
カウンタ回路１７はライン１８を介してクロック信号を
受け取り、このクロック信号を分周する。上述の特定の
例では、カウンタ回路１７は４の計数を繰り返す。計数
値１では、デコーダ２４はこれに応答して、メモリ１０
から読み出された値を、レジスタ２０Ａにラッチする。
計数値２では、デコーダ２６は、レジスタ２０Ｂが、メ
モリ１０から読み出された値を受け取るようにする。こ
の回路の機能は、次の説明により、更に詳しく理解でき
る。
【００１５】ここで、１０２４個の値が記憶された正弦
波テーブル・メモリ１０を使用して、２５０Ｍサンプル
／ｓの速度で、２つの直角位相信号を発生すると仮定す
る。更に、波形の所望の出力周波数を、１２ＭＨｚとす
る。図４に示す種類の回路を使用した直接デジタル合成
のための通常の手順は、ライン１８上のクロック信号の
２５０Ｍサンプル／ｓのクロック速度を使用し、各クロ
ック・サイクル毎に４９.１５２ステップ（増し分）で
アドレス指定して、正弦波テーブル・メモリ１０を通過
する（ここで、“メモリを通過する”とは、特定の間隔
で、メモリ全体をアドレス指定することを意味す
る。）。メモリ１０は、整数のアドレス値のみを認識す
るが、小数部分は累算のためにレジスタ１６に残され
る。この例の条件では、Ｎ＝４９.１５２である。従来
では、正弦波テーブル及び余弦波テーブルに同一の累算
器で同時にアクセスすると、又は２つの同一の直接デジ
タル・シンセサイザに対して２つの同期した累算器を使
用すると、所望の直角位相関係の信号が得られる。
波テーブル・メモリ１０を使用して、２５０Ｍサンプル
／ｓの速度で、２つの直角位相信号を発生すると仮定す
る。更に、波形の所望の出力周波数を、１２ＭＨｚとす
る。図４に示す種類の回路を使用した直接デジタル合成
のための通常の手順は、ライン１８上のクロック信号の
２５０Ｍサンプル／ｓのクロック速度を使用し、各クロ
ック・サイクル毎に４９.１５２ステップ（増し分）で
アドレス指定して、正弦波テーブル・メモリ１０を通過
する（ここで、“メモリを通過する”とは、特定の間隔
で、メモリ全体をアドレス指定することを意味す
る。）。メモリ１０は、整数のアドレス値のみを認識す
るが、小数部分は累算のためにレジスタ１６に残され
る。この例の条件では、Ｎ＝４９.１５２である。従来
では、正弦波テーブル及び余弦波テーブルに同一の累算
器で同時にアクセスすると、又は２つの同一の直接デジ
タル・シンセサイザに対して２つの同期した累算器を使
用すると、所望の直角位相関係の信号が得られる。
【００１６】図１の回路では、上述の数値例を使用し、
クロック速度は１Ｇサンプル／ｓ速度まで増加され、正
弦波テーブル・メモリは、各クロック毎にＮ＝２６８.
２８８のステップで読み出される。Ｎ＝２６８.２８８
の値は、次の様に得られる。テーブル・メモリ１０には
１０２４個の記憶値があり、直角位相関係の２つの信号
を生成することが求められているので、Ｎは１０２４／
４に増し分値を加えた値に等しくする。値１０２４／４
は、略９０°のサンプル間隔に相当する。図１の回路で
は、波形メモリを通過する際の１番目のサンプルは、レ
ジスタ２０Ａに供給され、１番目のサンプルと略９０°
の 位相差を有する２番目のサンプルは、レジスタ２０
Ｂに供給される。この例では、メモリ１０から読み出さ
れる３及び４番目（波形上の１８０°及び２７０°の位
置の）の値は、無視される。メモリ１０から読み出され
る次に続く値は、レジスタ２０Ａに供給され、以下同様
に動作する。
クロック速度は１Ｇサンプル／ｓ速度まで増加され、正
弦波テーブル・メモリは、各クロック毎にＮ＝２６８.
２８８のステップで読み出される。Ｎ＝２６８.２８８
の値は、次の様に得られる。テーブル・メモリ１０には
１０２４個の記憶値があり、直角位相関係の２つの信号
を生成することが求められているので、Ｎは１０２４／
４に増し分値を加えた値に等しくする。値１０２４／４
は、略９０°のサンプル間隔に相当する。図１の回路で
は、波形メモリを通過する際の１番目のサンプルは、レ
ジスタ２０Ａに供給され、１番目のサンプルと略９０°
の 位相差を有する２番目のサンプルは、レジスタ２０
Ｂに供給される。この例では、メモリ１０から読み出さ
れる３及び４番目（波形上の１８０°及び２７０°の位
置の）の値は、無視される。メモリ１０から読み出され
る次に続く値は、レジスタ２０Ａに供給され、以下同様
に動作する。
【００１７】波形に沿って確実に進むために、Ｎに加え
られる増し分値は、この例では、４９.１５２／４であ
る。従来の回路では、各クロック・サイクル毎に４９.
１５２の増し分値を使用した。本発明の例では、この間
隔はメモリ１０を通過するまで累算され、レジスタ２０
Ａ用に取り出される次のサンプルは、前のサンプルから
メモリ１０を１回通過した後に取り出され、波形に沿っ
て４９.１５２ステップだけ前のサンプルと異なる。４
９.１５２／４は累算されて、メモリ１０を次に通過す
るときまでに４９.１５２になる。Ｎは、各クロック・
サイクルに関して、４９.１５２／４＋１０２４／４＝
２６８.２８８ステップである。正弦波テーブル・メモ
リのアドレスは、次の様に生成される。更に、対応する
関数の角度が示されている。
られる増し分値は、この例では、４９.１５２／４であ
る。従来の回路では、各クロック・サイクル毎に４９.
１５２の増し分値を使用した。本発明の例では、この間
隔はメモリ１０を通過するまで累算され、レジスタ２０
Ａ用に取り出される次のサンプルは、前のサンプルから
メモリ１０を１回通過した後に取り出され、波形に沿っ
て４９.１５２ステップだけ前のサンプルと異なる。４
９.１５２／４は累算されて、メモリ１０を次に通過す
るときまでに４９.１５２になる。Ｎは、各クロック・
サイクルに関して、４９.１５２／４＋１０２４／４＝
２６８.２８８ステップである。正弦波テーブル・メモ
リのアドレスは、次の様に生成される。更に、対応する
関数の角度が示されている。
【００１８】
【表１】 アドレス 角度 アドレス 角度 ０ ０ ９８ ３４.５ ２６８ ９４.２ ３６６ １２８.７ ５３６ ６３４ ８０４ ９０３ ４９ １７.２ １４７ ５１.６ ３１７ １１１.４ ４１５ １４５.９ ５８５ ６８４ ８５４ ９５２
【００１９】４個の連続した出力値の組を考えると、１
番目の出力値はレジスタ２０Ａにラッチされ、ＤＡＣ２
２Ａを介してアナログ形式に変換される。２番目の出力
値は、レジスタ２０Ｂにラッチされ、ＤＡＣ２２Ｂを介
してアナログ形式に変換される。メモリ１０からの３及
び４番目の出力値は、使用されない。
番目の出力値はレジスタ２０Ａにラッチされ、ＤＡＣ２
２Ａを介してアナログ形式に変換される。２番目の出力
値は、レジスタ２０Ｂにラッチされ、ＤＡＣ２２Ｂを介
してアナログ形式に変換される。メモリ１０からの３及
び４番目の出力値は、使用されない。
【００２０】図５を更に詳細に参照すると、図示する波
形は、上述の数値の例に従った、即ち従来の回路の動作
を示している。ここで、再び、図４の直接デジタル・シ
ンセサイザを使用し、１０２４個の記憶値を有する正弦
波テーブル・メモリ１０を使用して、２５０Ｍサンプル
／ｓでサンプリングを行うと仮定する。正弦波テーブル
・メモリ１０のアドレス指定は、各クロック・サイクル
毎に、４９.１５２ステップで増加して循環する。図５
の波形は、メモリ１０に記憶されたままの振幅値の位置
を表す。この波形は、図４のＤＡＣ２２の出力端子から
得られる。与えられたパラメータに関して、連続するサ
ンプル３１、３２、３３等は、約１７.２°の角度間隔
で波形に沿ってアクセスされ、上述した様に、これらの
数値は、アナログ出力信号に変換するために、ＤＡＣ２
２に供給される。位相が相関する出力信号を生成するに
は、この様なシンセサイザを２個使用する。
形は、上述の数値の例に従った、即ち従来の回路の動作
を示している。ここで、再び、図４の直接デジタル・シ
ンセサイザを使用し、１０２４個の記憶値を有する正弦
波テーブル・メモリ１０を使用して、２５０Ｍサンプル
／ｓでサンプリングを行うと仮定する。正弦波テーブル
・メモリ１０のアドレス指定は、各クロック・サイクル
毎に、４９.１５２ステップで増加して循環する。図５
の波形は、メモリ１０に記憶されたままの振幅値の位置
を表す。この波形は、図４のＤＡＣ２２の出力端子から
得られる。与えられたパラメータに関して、連続するサ
ンプル３１、３２、３３等は、約１７.２°の角度間隔
で波形に沿ってアクセスされ、上述した様に、これらの
数値は、アナログ出力信号に変換するために、ＤＡＣ２
２に供給される。位相が相関する出力信号を生成するに
は、この様なシンセサイザを２個使用する。
【００２１】本発明の装置では、第１正弦波波形の第１
サンプル３１’は、図２に示す波形ルックアップ・テー
ブル・メモリ１０を１回目に通過する間に得られ、第２
サンプルは、同じ波形ルックアップ・テーブル１０を２
回目に通過する間に得られる。サンプル値３３’は３回
目の通過の間に読み出され、その後の値は、継続するサ
イクルの間に読み出される。これらの値は、レジスタ２
０Ａに供給される。サンプルは、９０°間隔よりもわず
かに大きくなることが、理解できるであろう。４９.１
５２に等しい増し分値は、ルックアップ・テーブルを通
過する毎に、入力値Ｎに加算されるので、連続するサン
プル３１’、３２’及び３３’は、波形の各繰り返しで
順次読み出され、結果的に複数回の波形の繰り返しによ
り、図５に示すサンプル３１、３２及び３３と同様の関
係となる。所望の増し分値（４９.１５２）の分数部分
（本例では、１／４）は、メモリ１０を循環的に通過す
る間に、４個のサンプルの各々をアドレス指定するため
に使用される。
サンプル３１’は、図２に示す波形ルックアップ・テー
ブル・メモリ１０を１回目に通過する間に得られ、第２
サンプルは、同じ波形ルックアップ・テーブル１０を２
回目に通過する間に得られる。サンプル値３３’は３回
目の通過の間に読み出され、その後の値は、継続するサ
イクルの間に読み出される。これらの値は、レジスタ２
０Ａに供給される。サンプルは、９０°間隔よりもわず
かに大きくなることが、理解できるであろう。４９.１
５２に等しい増し分値は、ルックアップ・テーブルを通
過する毎に、入力値Ｎに加算されるので、連続するサン
プル３１’、３２’及び３３’は、波形の各繰り返しで
順次読み出され、結果的に複数回の波形の繰り返しによ
り、図５に示すサンプル３１、３２及び３３と同様の関
係となる。所望の増し分値（４９.１５２）の分数部分
（本例では、１／４）は、メモリ１０を循環的に通過す
る間に、４個のサンプルの各々をアドレス指定するため
に使用される。
【００２２】中間の連続サンプル３５、３６等は、夫々
サンプル３１’、３２’等に続いて供給され、上述した
様にレジスタ２０Ａではなく、レジスタ２０Ｂに供給さ
れる。３番目のサンプル３７、３８及び４番目のサンプ
ル４０、４１は、この実施例では無視されるが、他の位
相関係の波形出力信号を生成したければ、他のレジスタ
に入力することもできる。
サンプル３１’、３２’等に続いて供給され、上述した
様にレジスタ２０Ａではなく、レジスタ２０Ｂに供給さ
れる。３番目のサンプル３７、３８及び４番目のサンプ
ル４０、４１は、この実施例では無視されるが、他の位
相関係の波形出力信号を生成したければ、他のレジスタ
に入力することもできる。
【００２３】表１から分かる様に、１及び２番目の波形
出力信号間の位相差は、９０°ではなく９４.２°であ
る。この位相差は、この表において一貫しており、例え
ば、１１１.４°から１７.２°を減算した値も９４.２
°に等しい。９０°からのずれは、加算した増し分値に
より生じるが、各場合において、位相が関係付けされた
２つの波形の一方のサンプル（例えば、図２の３１’）
は、他方のサンプル（例えば、図２のサンプル３５）の
前に得られる。図３は、２つの出力信号Ｃ及びＤを表
す。サンプル３１’は時点ｔ1で供給され、サンプル３
５は時点ｔ2で供給され、上述の数値例における時点ｔ1
及びｔ2間の時間差は、１ナノ秒である。サンプル３５
は、９０°をわずかに超えた点（正確には９４.２°）
で取り込まれるが、サンプル３１’より時間的に遅れて
（１ナノ秒後に）取り込まれる。その結果、波形Ｃ及び
Ｄは、図示する様に、所望の直角位相関係を有する。
出力信号間の位相差は、９０°ではなく９４.２°であ
る。この位相差は、この表において一貫しており、例え
ば、１１１.４°から１７.２°を減算した値も９４.２
°に等しい。９０°からのずれは、加算した増し分値に
より生じるが、各場合において、位相が関係付けされた
２つの波形の一方のサンプル（例えば、図２の３１’）
は、他方のサンプル（例えば、図２のサンプル３５）の
前に得られる。図３は、２つの出力信号Ｃ及びＤを表
す。サンプル３１’は時点ｔ1で供給され、サンプル３
５は時点ｔ2で供給され、上述の数値例における時点ｔ1
及びｔ2間の時間差は、１ナノ秒である。サンプル３５
は、９０°をわずかに超えた点（正確には９４.２°）
で取り込まれるが、サンプル３１’より時間的に遅れて
（１ナノ秒後に）取り込まれる。その結果、波形Ｃ及び
Ｄは、図示する様に、所望の直角位相関係を有する。
【００２４】加算した位相増し分値の分数部分（この例
では、４９.１５２ステップの１／４）は、３６０°に
対する位相シフト量９０°の比に比例する。入力値Ｎ
は、アクセスされたメモリ・アドレスの有理分数部分
（１／４）に、追加される分数を加えた値である。メモ
リをアクセスする速度は、図４の回路で位相増し分値を
使用して波形を再生するためにサンプルを読み出すのに
必要な速度に上記分数の逆数を乗算した値、例えば、４
×２５０Ｍｓ＝１Ｇｓ／ｓに等しい。
では、４９.１５２ステップの１／４）は、３６０°に
対する位相シフト量９０°の比に比例する。入力値Ｎ
は、アクセスされたメモリ・アドレスの有理分数部分
（１／４）に、追加される分数を加えた値である。メモ
リをアクセスする速度は、図４の回路で位相増し分値を
使用して波形を再生するためにサンプルを読み出すのに
必要な速度に上記分数の逆数を乗算した値、例えば、４
×２５０Ｍｓ＝１Ｇｓ／ｓに等しい。
【００２５】
【発明の効果】本発明によれば、１サイクル分の波形を
記憶する波形ルックアップ・テーブル・メモリを、発生
する２つの波形の位相差に相当するアドレス量と、これ
らの波形を形成するために順次サンプルを読み出すため
のアドレス増し分との和に相当するアドレス間隔でアド
レスすることにより、１個の波形ルックアップ・テーブ
ル・メモリを有する１個の直接デジタル・シンセサイザ
を使用して、位相が相関する２つの波形を発生すること
ができる。
記憶する波形ルックアップ・テーブル・メモリを、発生
する２つの波形の位相差に相当するアドレス量と、これ
らの波形を形成するために順次サンプルを読み出すため
のアドレス増し分との和に相当するアドレス間隔でアド
レスすることにより、１個の波形ルックアップ・テーブ
ル・メモリを有する１個の直接デジタル・シンセサイザ
を使用して、位相が相関する２つの波形を発生すること
ができる。
【図１】 本発明の位相相関波形の発生方法を実現する
するための回路を示すブロック図。
するための回路を示すブロック図。
【図２】 本発明の動作を説明するための波形図。
【図３】 本発明の方法により発生した直角位相波形を
示す波形図。
示す波形図。
【図４】 従来の直接デジタル・シンセサイザを示すブ
ロック図。
ロック図。
【図５】 図４のシンセサイザの動作を説明するための
波形図。
波形図。
１０ 波形ルックアップ・テーブル・メモリ １２ 累算器 ２０Ａ、２０Ｂ レジスタ
Claims (1)
- 【請求項１】 波形を表す複数のサンプル値を記憶する
メモリ手段から所定位相差の関係で同一周波数の少なく
とも２つの波形を発生する位相相関波形の発生方法であ
って、上記位相差に相当する上記サンプル値の間隔を表
す第１の値、及び上記２つの波形を形成するための上記
サンプル値の間隔に応じた第２の値を加算した値を累算
してアドレス値を発生し、発生した上記アドレス値で上
記メモリ手段から上記複数のサンプル値を読出し、読み
出した上記サンプル値から上記所定位相の関係のサンプ
ル値を選択し出力することを特徴とする位相相関波形の
発生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US541875 | 1990-06-21 | ||
| US07/541,875 US5126960A (en) | 1990-06-21 | 1990-06-21 | Generation of phase related waveforms |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229703A JPH04229703A (ja) | 1992-08-19 |
| JPH0828614B2 true JPH0828614B2 (ja) | 1996-03-21 |
Family
ID=24161459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174469A Expired - Lifetime JPH0828614B2 (ja) | 1990-06-21 | 1991-06-19 | 位相相関波形の発生方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5126960A (ja) |
| EP (1) | EP0462714A3 (ja) |
| JP (1) | JPH0828614B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247469A (en) * | 1991-05-23 | 1993-09-21 | Proxim, Inc. | Digital frequency synthesizer and method with vernier interpolation |
| GB2258774B (en) * | 1991-08-16 | 1994-12-07 | Marconi Instruments Ltd | Waveform generators |
| US5555180A (en) * | 1993-03-29 | 1996-09-10 | Krautkramer Gmbh & Co. | Method for processing digitized ultrasonic signals originating from an ultrasonic probe for the storage of and later reconstruction of the ultrasonic signals from the stored data |
| US5517156A (en) * | 1994-10-07 | 1996-05-14 | Leader Electronics Corp. | Digital phase shifter |
| JP2907045B2 (ja) * | 1995-01-06 | 1999-06-21 | ヤマハ株式会社 | 正弦波発生回路 |
| US5519343A (en) * | 1995-07-10 | 1996-05-21 | Fluke Corporation | Two channel direct digital synthesizer with waveform memory interleaving circuit |
| SE511554C2 (sv) * | 1997-09-15 | 1999-10-18 | Ericsson Telefon Ab L M | Förfarande och anordning i en digital oscillator |
| US5936438A (en) * | 1997-10-01 | 1999-08-10 | Ford Motor Company | Digital oscillator using lookup table with multiple cycles |
| US5892692A (en) * | 1997-10-01 | 1999-04-06 | Ford Motor Company | Method for generating a lookup table for a digital oscillator |
| US6278330B1 (en) | 1998-05-22 | 2001-08-21 | Franklin G. Ascarrunz | Frequency and phase offset signal generator and method |
| US6329850B1 (en) * | 1999-12-27 | 2001-12-11 | Texas Instruments Incorporated | Precision frequency and phase synthesis |
| US6940937B2 (en) * | 2001-12-24 | 2005-09-06 | Texas Instruments Incorporated | Scalable high-speed precision frequency and phase synthesis |
| US7145487B1 (en) * | 2004-02-23 | 2006-12-05 | Sirf Technology, Inc. | Signal processing providing lower downsampling losses |
| US8160195B2 (en) * | 2007-11-02 | 2012-04-17 | The Texas A & M University System | Phase drift compensation for sampled signals |
| US8659331B2 (en) * | 2012-01-18 | 2014-02-25 | Qualcomm Incorporated | High accuracy sin-cos wave and frequency generators, and related systems and methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH636485A5 (en) * | 1978-06-26 | 1983-05-31 | Landis & Gyr Ag | Signal generator for generating sinusoidal output signals with predetermined mutual phase angle, and use thereof as three-phase generator for calibrating electricity meters |
| US4454486A (en) * | 1981-11-02 | 1984-06-12 | Hewlett-Packard Company | Waveform synthesis using multiplexed parallel synthesizers |
| DE3174523D1 (en) * | 1981-11-05 | 1986-06-05 | Hewlett Packard Co | Digital amplitude modulating circuitry |
| US4486846A (en) * | 1982-06-28 | 1984-12-04 | Motorola Inc. | Numerically controlled oscillator using quadrant replication and function decomposition |
| US4745628A (en) * | 1986-04-15 | 1988-05-17 | Terra Marine Engineering, Inc. | Symbol generator for phase modulated system |
| EP0259514A1 (de) * | 1986-09-11 | 1988-03-16 | Deutsche ITT Industries GmbH | Digitalschaltung zur gleichzeitigen Erzeugung von digitalen Sinus- und Cosinusfunktionswerten |
| US4992743A (en) * | 1989-11-15 | 1991-02-12 | John Fluke Mfg. Co., Inc. | Dual-tone direct digital synthesizer |
| US4998072A (en) * | 1990-02-20 | 1991-03-05 | John Fluke Mfg. Co., Inc. | High resolution direct digital synthesizer |
-
1990
- 1990-06-21 US US07/541,875 patent/US5126960A/en not_active Expired - Fee Related
-
1991
- 1991-05-31 EP EP19910304927 patent/EP0462714A3/en not_active Withdrawn
- 1991-06-19 JP JP3174469A patent/JPH0828614B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04229703A (ja) | 1992-08-19 |
| US5126960A (en) | 1992-06-30 |
| EP0462714A2 (en) | 1991-12-27 |
| EP0462714A3 (en) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
| JPH0350224B2 (ja) | ||
| US4992743A (en) | Dual-tone direct digital synthesizer | |
| EP1548543B1 (en) | Low jitter direct digital synthesizer | |
| US4928251A (en) | Method and apparatus for waveform reconstruction for sampled data system | |
| US4283768A (en) | Signal generator | |
| JPH08146103A (ja) | タイミング信号発生装置 | |
| US3697703A (en) | Signal processing utilizing basic functions | |
| WO1996028745A2 (en) | Timing generator with multiple coherent synchronized clocks | |
| US4758781A (en) | DA converter testing system | |
| EP0391524B1 (en) | Phase accumulation dual tone multiple frequency generator | |
| EP0130332B1 (en) | Digital electronic musical instrument of pitch synchronous sampling type | |
| JPH0420528B2 (ja) | ||
| GB2303262A (en) | Two channel direct digital synthesiser | |
| US5159435A (en) | Television signal generator | |
| CA2081757C (en) | Variable frequency signal generating method | |
| EP0260658B1 (en) | Television signal generator | |
| US4839651A (en) | Apparatus for measuring the dynamic characteristics of an analog-digital converter | |
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| US20020184274A1 (en) | Sinusoid synthesis | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| JPS5914928B2 (ja) | 線表示信号発生装置 | |
| JP2812322B2 (ja) | Ｄ／ａ変換器の試験方法及びその装置 | |
| JP2572244Y2 (ja) | ディジタル・ダイレクト・シンセサイザ | |
| US4445414A (en) | Digital, simultaneous, discrete frequency generator |