JPH0420528B2 - - Google Patents
Info
- Publication number
- JPH0420528B2 JPH0420528B2 JP62044036A JP4403687A JPH0420528B2 JP H0420528 B2 JPH0420528 B2 JP H0420528B2 JP 62044036 A JP62044036 A JP 62044036A JP 4403687 A JP4403687 A JP 4403687A JP H0420528 B2 JPH0420528 B2 JP H0420528B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clk
- skew
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000737 periodic effect Effects 0.000 claims description 8
- 230000010363 phase shift Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 74
- 238000005070 sampling Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
〔産業上の利用分野〕
本発明はスキユ信号発生器、特にトリガ信号を
基準にして開始時間が可変できる可変周波数の周
期的信号を発生する装置に関する。 〔従来技術〕 サンプリングオシロスコープが帯域幅又は立上
り時間特性の制約により、従来の（実時間）オシ
ロスコープでは観測し得ない微小且つ高速変化信
号を観測するために20年以上も前に開発された。
サンプリングは今や周知の技術であつて、信号路
を極めて短時間ゲートして、その間の電気信号の
実質的に瞬時値（電圧サンプル）を通過させる。
このようにして取込んだ各サンプルを電気回路に
より処理して、サンプルの相対時間と振幅とに応
じて陰極線管（CRT）スクリーンの所定位置に
点として表示する。サンプルはCRTスクリーン
上に点で現わされるので、波形を正しく表示再現
するには多数のサンプルが必要となる。一般論と
して、極めて低周波の場合を除き、１サイクル中
に必要とするサンプルを総て得ることは不可能で
あるので、サンプリングは電気信号が本質的に反
復（周期）的である場合に最も実用的である。事
実、サンプリングの長所の１つは、高周波信号の
多数のサイクル中から少くとも１つのサンプルを
取込み、その波形を再現表示できることである。 サンプリングモードは使用するタイミング方法
に依り分類できる。シーケンシヤル（順次）サン
プリングモードは等間隔の点群により波形表示を
行うものである。ランダムサンプリング・モード
はサンプリング時点と信号トリガとが無関係であ
るので、順次のサンプリング点の水平位置がラン
ダムに見えるものである。勿論ランダムサンプリ
ングでは各サンプリング点を定め、略正しい位置
に点を配置することにより波形を再現しなければ
ならない。 従来のランダムサンプリング装置は、波形のい
くつかの反復区間に沿うランダム位置の波形をサ
ンプリングして、高周波且つ反復波形のサンプリ
ングに適用して来た。その結果、波形表示は各サ
ンプルのトリガ点、即ち、各波形区間の同一点で
発生する例えばゼロ交差点を基準にしてサンプル
データを順序付け且つ図形表示することにより行
う。この「等価時間」サンプリング法により取込
んだデータは、もし波形の１つの区間をサンプリ
ングしたのであれば、十分高速でサンプリングし
たと同じ分解能の波形が得られるという特徴を有
する。しかし、サンプルタイミングはランダムで
あるので、周期的サンプリングの場合に必要とす
る最低分解能を得るには、より多くのサンプルを
とらなければならない。 シーケンシヤルサンプリングに等価時間サンプ
リングを使用すると、順次波形区間の各々のサン
プリング時点は、サンプリングしたい波形の反復
トリガ点に関して位相角を制御して順次スキユさ
せなければならない。従来のシーケンシヤルサン
プリング装置では、波形を定期的にサンプリング
しているが、等価時間サンプリングは適用されな
い。その理由は、サンプリング時点の周波数は正
確に制御できるが、波形中のサンプリングが始ま
る点は正確に制御できない為である。シーケンシ
ヤルサンプリング装置では、サンプリング時点は
典型的にはストローブ発生器で制御され、このス
トローブ発生器は周期的入力信号に応じてサンプ
リングを始めるストローブ信号を生じる。そこ
で、従来必要であつた装置は、可変周波数の周期
信号発生器であり、この周期的信号の最初のサイ
クルのトリガ信号（又はトリガ点）に対するタイ
ミングが正確に制御できるものである。 〔発明の目的〕 従つて、本発明の目的はトリガ信号の発生後、
最初のサイクル開始時点が高精度で制御可能であ
り、しかも周波数も調節可能な周期的信号を発生
するスキユ信号発生器を提供することである。 本発明の他の目的は反復入力信号波形の等価時
間サンプリングに好適なデジタル制御型のストロ
ーブパルス発生器を提供することである。 〔発明の概要〕 本発明をその一面から見ると、トリガされるプ
ログラム可能なスキユ信号発生器であり、トリガ
可能な高周波基準クロツク信号と同じ周期Ｔを有
するスキユクロツク信号出力を出すスキユ回路を
含んでいる。しかし、この出力信号は基準クロツ
ク信号に対して0°乃至360°の範囲で細かく調節可
能な位相差Ｐを有する。このスキユクロツク信号
はプログラム可能な÷Ｎカウンタで分周され、ま
たこのカウンタは基準クロツク信号をトリガした
トリガ信号の検知後プログラム可能なタイミング
回路により作られるイネーブル信号により計数イ
ネーブルされる。位相差Ｐが180°未満の場合に
は、イネーブル信号はトリガ信号の後Ｊ×Ｔ秒
（ここでＪは調節可能な正整数）の期間後に発生
する最初のスキユクロツク信号により発生され
る。他方、位相差Ｐが180°を超すと、期間はこれ
よりＴ／２秒だけ増加する。スキユクロツク信号
と÷Ｎカウンタの出力とをANDゲートに力して
１／NTの周波数を有する矩形出力信号を生じ
る。この出力信号の最初のパルスはトリガ信号か
らＴ×Ｊ＋Ｐ×Ｔ／360秒スキユ（遅延）する。
ここで、Ｎ、Ｊ及びＰはいずれも調節可能であ
り、Ｔは小さく且つ一定であるので、本発明のス
キユ発生器によると矩形出力信号の周波数とトリ
ガ信号に対する出力信号の開始時点が共に正確に
調節可能である。本発明の信号発生器は波形サン
プリング装置（デジタイザ）のサンプリング時点
の制御に使用する場合に好適である。 本発明の他の側面によると、スキユ回路はラン
ダムアクセスメモリ（RAM）を含んでいる。こ
のRAMのアドレスは希望する位相角を表わす制
御データによりアドレスされ、各アドレスには各
位相各の余弦絶対値（｜cosP｜）に比例する第
１データと、正弦絶対値（｜sinP｜）に比例する
第２データをストアしている。このRAMの各ア
ドレスには各位相角の属する象限（即ち第１＝0°
〜90°、第２＝90°〜180°、第３＝180°〜270°及び
第
４＝270°〜360°）を示すデータもストアしてい
る。そこで、希望する任意位相角Ｐを示す位相角
データによりメモリがアドレスされると、アドレ
スされた第１及び第２データが夫々cosP、sinP
の絶対値に比例する大きさの第１及び第２電流を
出力するデジタル・アナログ変換器（DAC）に
送る。基準クロツク信号により制御される第１マ
ルチプレクサ（MUX）回路は第１電流を変調し
てcosPの尖頭値に比例する第１及び第２矩形電
流を発生させる。第１矩形信号は基準クロツク信
号と同相であり、第２矩形信号は基準クロツク信
号と逆位相（位相差が180°）である。この基準ク
ロツク信号と1/4周期遅れた基準信号も第２電流
を変調する第2MUX回路を制御して、sinPに比
例する尖頭値を有する第３及び第４矩形電流信号
を発生する。第３矩形信号は基準信号より90°位
相が遅れ、第４矩形信号は270°遅れている。これ
ら第１乃至第４矩形電流信号から選択した２つを
加算をすることにより、第５電流信号を作る。こ
の選択は位相角Ｐの象限を示すRAMからのデー
タに基づき行う。この第５電流をフイルタして正
弦波電圧を得て比較器により基準（接地）レベル
と比較して、基準クロツク信号に対して所望位相
角だけ遅れている矩形クロツク信号を得る。 本発明の更に他の側面によると、タイミング回
路はトリガ信号の後の基準クロツク周期を計数
し、Ｊ（入力するデジタル制御信号の大きさによ
り決まる正の整数）個の基準クロツク周期を計数
すると出力信号を発生する。このカウンタ出力信
号はMUXに第１入力として印加し、基準クロツ
ク信号の周期Ｔの半分（Ｔ／２）遅延させて
MUXの第２入力端に入力する。MUXのスイツ
チング状態はRAMのデータの位相角の象限によ
り制御する。MUXの出力はラツチ入力を駆動
し、このラツチは位相シフトクロツク信号により
クロツクされ、その出力としてセツトされるとラ
ツチがイネーブル信号を出すようにする。その結
果、このイネーブル信号はトリガ信号の後Ｊ×Ｔ
秒（位相角Ｐが180°を超す場合にはＪ×Ｔ＋Ｔ／
２秒）遅れて発生する。 〔実施例〕 第１図は本発明によるトリガされるプログラム
可能なスキユ信号発生器全体の概略ブロツク図で
あり、スキユ回路１０、タイミング回路１２、÷
Ｎ回路１４及びANDゲート１６を具えている。
スキユ回路１０は、その入力に印加するトリガさ
れる矩形基準クロツク信号CLK1と同じ周波数
（例えば100MHz）の矩形出力信号CLK2を発生す
る。CLK1とCLK2とは同じ周波数であるが、ス
キユ回路出力信号CLK2はCLK1に対してスキユ
回路１０に入力される外部発生の位相角データ
D1により決まる0°乃至360°の位相差Ｐを有する。 基準信号CLK1はタイミング回路１２にも信号
CLK2及び外部発生のドリガ信号TRIGと共に入
力される。このトリガ信号はトリガされる基準ク
ロツク信号CLK1を開始させたトリガ信号と同じ
ものであるので、トリガ信号とCLK1信号の最初
のパルスの前縁とは一致する。タイミング回路１
２はトリガ信号の後、予め決めた期間Ｉの後に発
生する最初のCLK2パルスの前縁でイネーブル信
号S1を発生する。この期間Ｉの幅は外部から発生
したタイミングデータD2とスキユ回路１０によ
り作られたバイナリ（高／低）制御信号X2の状
態により決まる。信号X2はデータD1の表わす位
相角Ｐが180°を超すか否かを示し、データD2は期
間Ｉを基準クロツクCLK1の周期Ｔを正整数(J)
倍、即ちＪ×Ｔで表わす。タイミング回路１２期
間ＩをＪ×Ｔ秒又はＪ×Ｔ＋Ｔ／２に調節する。
ここでＴ／２秒は信号CLK1とCLK2との位相差
Ｐが180°を超すと信号X2が示すとき付加される。 タイミング回路１２のイネーブル出力信号S1は
スキユ回路１０からのクロツク信号CLK2出力パ
ルスを計数する÷Ｎカウンタ１４を計数イネーブ
ルする。カウンタ１４は計数イネーブルされると
幅Ｔ秒の出力パルスの発生し、その後もカウンタ
１４が後続のクロツク信号CLK2をＮパルス計数
する毎に幅Ｔ秒の出力パルスを発生する。ここ
で、Ｎは外部で発生しＮカウンタ１４に入力され
る制御データD3により決まる。例えば、クロツ
ク信号CLK2の周波数が100MHzで20MHzのスキ
ユ信号発生器出力が欲しい場合には、Ｎを５にセ
ツトし、÷Ｎカウンタ１４が出す出力信号CLK3
を20MHzに設定する。信号CLK2とCLK3をAND
ゲート１６に入力してスキユ信号発生器の20MHz
出力クロツク信号を得る。 クロツク信号CLK1、CLK2、CLK3及びCLK4
間の時間関係を第２図及び第３図に示す。第２図
はCLK1とCLK2信号の位相差Ｐが180°未満の場合
であり、信号X2のこの状態では、タイミング回
路１２で決まるトリガ信号TRIGの後の期間Ｉ中
にＴ／２秒の付加時間を必要としない。イネーブ
ル信号S1は期間Ｉの後の最初のCLK2パルス（パ
ルス２２）の前縁で生じるので、トリガ信号
TRIGとイネーブル信号S1間の時間はＪ×Ｔ秒
に、Ｊ番目のCLK1パルス２０の前縁と反応する
CLK2パルス２２間の位相差Ｐによる付加時間Ｐ
×Ｔ／360秒を加算した値である。CLK2パルス
２２は÷Ｎカウンタ１４が最初のCLK3パルス２
４を発生するようにする。次に、第１図のAND
ゲート１６はCLK2パルス２２とCLK3パルス２
４のANDをとつて最初のCLK4パルス２６を作
る。次のCLK4パルス２８はCLK2信号のＮサイ
クル遅れであり、次のCLK3パルス３０と一致
し、その後CLK2信号のＮサイクル毎に出力パル
スを発生する。よつて、最初のCLK4パルス２６
はトリガ信号TRIGの後のＪ×Ｔ＋Ｐ×Ｔ／360
秒に発生し、その次のCLK4パルスはその後Ｎ×
Ｔ秒毎に周期的に発生する。 CLK1とCLK2信号の位相差Ｐが180°を超す場合
の信号CLK1乃至CLK4の時間関係を第３図に示
す。信号CLK1とCLK2間の位相差Ｐが180°を超す
と、信号X2の状態はトリガ信号TRIGの後期間Ｔ
をＴ×Ｊ＋Ｔ／２秒に設定する。よつて、イネー
ブル信号S1は次のCLK2パルス３４の前縁で、即
ち期間Ｉの後Ｐ×Ｔ／360＋Ｔ／２秒後に発生す
る。このCLK2パルス３４により÷Ｎカウンタ１
４から最初のCLK3パルス３６を発生させ、
ANDゲート１６はCLK2パルス３４とCLK3パル
ス３６のAND（論理積）を求めて最初のCLK4パ
ルス３８を発生する。次のCLK4パルス４０はそ
れよりＮ×Ｔ秒遅れて発生する。よつて、位相角
Ｐが180°を超す場合でも、180°未満の場合と同様
に最初のCLK4パルス３８はトリガ信号TRIGの
後Ｊ×Ｔ＋Ｐ×Ｔ／360秒遅れて発生し、後続
CLK4パルスはその後Ｎ×Ｔ秒毎に発生する。こ
こでＴ／２秒が付加された理由は次のとおりであ
る。即ち、信号CLK1とCLK2間の位相角Ｐが180°
を超し、Ｔ／２秒の遅延が付加されないと、
CLK2パルス３４に先行するCLK2パルス４２が
÷Ｎカウンタ１４を早くイネーブルして最初の
CLK3パルス４４を早目に（クロツクの前縁以外
で）発生してしまい、これは更にANDゲート１
６から最初のCLK4パルス４６を出し、そのパル
ス幅は変化（Ｔでない）することとなる。÷Ｎカ
ウンタ１４が早目に計数出力を出すと、後続
CLK3及びCLK4パルスも早く出すぎることとな
る（第３図中点線で示す）。 第２図及び第３図から明らかな如く、信号
CLK1とCLK2との間の位相シフト量に関係なく
トリガ信号TRIGと最初のCLK4パルス間の遅延
時間はＪ×Ｔ＋Ｐ×Ｔ／360秒であり、各後続
CLK4パルス間の時間差はＮ×Ｔ秒である。ここ
で、Ｐ、Ｊ及びＮの大きさは夫々外部で（例えば
マイクロプロセツサにより）発生したデジタルデ
ータD1，D2及びD3の関数であるので、信号CLK4
の最初のパルスタイミングと周波数は共に予測可
能であるのみならず主にスキユ回路１０の性能に
より決まる高精度で制御して信号CLK1とCLK2
間の位相角Ｐを正確に調節できることに注目され
たい。 第４図は第１図のスキユ回路１０の一例の詳細
ブロツク図であり、位相角データD1でアドレス
可能なメモリ５０を含んでいる。データD1を信
号CLK1とCLK2の所望位相差Ｐ（0°〜360°）にセ
ツトすると、メモリ５０はこの位相角Ｐに対応す
るアドレスにストアされたデータD5，D6，X1及
びX2を出力する。データD5の大きさはデータD5
がストアされたメモリアドレスに対応するＰの余
弦絶対値（｜cosP｜）に比例する。他方、デー
タD6はＰの正弦絶対値（｜sinP｜）に比例する。
データX1とX2は位相角Ｐの属する象限により
高／低いずれかであるバイナリ出力であつて、次
の表−で決まる。
基準にして開始時間が可変できる可変周波数の周
期的信号を発生する装置に関する。 〔従来技術〕 サンプリングオシロスコープが帯域幅又は立上
り時間特性の制約により、従来の（実時間）オシ
ロスコープでは観測し得ない微小且つ高速変化信
号を観測するために20年以上も前に開発された。
サンプリングは今や周知の技術であつて、信号路
を極めて短時間ゲートして、その間の電気信号の
実質的に瞬時値（電圧サンプル）を通過させる。
このようにして取込んだ各サンプルを電気回路に
より処理して、サンプルの相対時間と振幅とに応
じて陰極線管（CRT）スクリーンの所定位置に
点として表示する。サンプルはCRTスクリーン
上に点で現わされるので、波形を正しく表示再現
するには多数のサンプルが必要となる。一般論と
して、極めて低周波の場合を除き、１サイクル中
に必要とするサンプルを総て得ることは不可能で
あるので、サンプリングは電気信号が本質的に反
復（周期）的である場合に最も実用的である。事
実、サンプリングの長所の１つは、高周波信号の
多数のサイクル中から少くとも１つのサンプルを
取込み、その波形を再現表示できることである。 サンプリングモードは使用するタイミング方法
に依り分類できる。シーケンシヤル（順次）サン
プリングモードは等間隔の点群により波形表示を
行うものである。ランダムサンプリング・モード
はサンプリング時点と信号トリガとが無関係であ
るので、順次のサンプリング点の水平位置がラン
ダムに見えるものである。勿論ランダムサンプリ
ングでは各サンプリング点を定め、略正しい位置
に点を配置することにより波形を再現しなければ
ならない。 従来のランダムサンプリング装置は、波形のい
くつかの反復区間に沿うランダム位置の波形をサ
ンプリングして、高周波且つ反復波形のサンプリ
ングに適用して来た。その結果、波形表示は各サ
ンプルのトリガ点、即ち、各波形区間の同一点で
発生する例えばゼロ交差点を基準にしてサンプル
データを順序付け且つ図形表示することにより行
う。この「等価時間」サンプリング法により取込
んだデータは、もし波形の１つの区間をサンプリ
ングしたのであれば、十分高速でサンプリングし
たと同じ分解能の波形が得られるという特徴を有
する。しかし、サンプルタイミングはランダムで
あるので、周期的サンプリングの場合に必要とす
る最低分解能を得るには、より多くのサンプルを
とらなければならない。 シーケンシヤルサンプリングに等価時間サンプ
リングを使用すると、順次波形区間の各々のサン
プリング時点は、サンプリングしたい波形の反復
トリガ点に関して位相角を制御して順次スキユさ
せなければならない。従来のシーケンシヤルサン
プリング装置では、波形を定期的にサンプリング
しているが、等価時間サンプリングは適用されな
い。その理由は、サンプリング時点の周波数は正
確に制御できるが、波形中のサンプリングが始ま
る点は正確に制御できない為である。シーケンシ
ヤルサンプリング装置では、サンプリング時点は
典型的にはストローブ発生器で制御され、このス
トローブ発生器は周期的入力信号に応じてサンプ
リングを始めるストローブ信号を生じる。そこ
で、従来必要であつた装置は、可変周波数の周期
信号発生器であり、この周期的信号の最初のサイ
クルのトリガ信号（又はトリガ点）に対するタイ
ミングが正確に制御できるものである。 〔発明の目的〕 従つて、本発明の目的はトリガ信号の発生後、
最初のサイクル開始時点が高精度で制御可能であ
り、しかも周波数も調節可能な周期的信号を発生
するスキユ信号発生器を提供することである。 本発明の他の目的は反復入力信号波形の等価時
間サンプリングに好適なデジタル制御型のストロ
ーブパルス発生器を提供することである。 〔発明の概要〕 本発明をその一面から見ると、トリガされるプ
ログラム可能なスキユ信号発生器であり、トリガ
可能な高周波基準クロツク信号と同じ周期Ｔを有
するスキユクロツク信号出力を出すスキユ回路を
含んでいる。しかし、この出力信号は基準クロツ
ク信号に対して0°乃至360°の範囲で細かく調節可
能な位相差Ｐを有する。このスキユクロツク信号
はプログラム可能な÷Ｎカウンタで分周され、ま
たこのカウンタは基準クロツク信号をトリガした
トリガ信号の検知後プログラム可能なタイミング
回路により作られるイネーブル信号により計数イ
ネーブルされる。位相差Ｐが180°未満の場合に
は、イネーブル信号はトリガ信号の後Ｊ×Ｔ秒
（ここでＪは調節可能な正整数）の期間後に発生
する最初のスキユクロツク信号により発生され
る。他方、位相差Ｐが180°を超すと、期間はこれ
よりＴ／２秒だけ増加する。スキユクロツク信号
と÷Ｎカウンタの出力とをANDゲートに力して
１／NTの周波数を有する矩形出力信号を生じ
る。この出力信号の最初のパルスはトリガ信号か
らＴ×Ｊ＋Ｐ×Ｔ／360秒スキユ（遅延）する。
ここで、Ｎ、Ｊ及びＰはいずれも調節可能であ
り、Ｔは小さく且つ一定であるので、本発明のス
キユ発生器によると矩形出力信号の周波数とトリ
ガ信号に対する出力信号の開始時点が共に正確に
調節可能である。本発明の信号発生器は波形サン
プリング装置（デジタイザ）のサンプリング時点
の制御に使用する場合に好適である。 本発明の他の側面によると、スキユ回路はラン
ダムアクセスメモリ（RAM）を含んでいる。こ
のRAMのアドレスは希望する位相角を表わす制
御データによりアドレスされ、各アドレスには各
位相各の余弦絶対値（｜cosP｜）に比例する第
１データと、正弦絶対値（｜sinP｜）に比例する
第２データをストアしている。このRAMの各ア
ドレスには各位相角の属する象限（即ち第１＝0°
〜90°、第２＝90°〜180°、第３＝180°〜270°及び
第
４＝270°〜360°）を示すデータもストアしてい
る。そこで、希望する任意位相角Ｐを示す位相角
データによりメモリがアドレスされると、アドレ
スされた第１及び第２データが夫々cosP、sinP
の絶対値に比例する大きさの第１及び第２電流を
出力するデジタル・アナログ変換器（DAC）に
送る。基準クロツク信号により制御される第１マ
ルチプレクサ（MUX）回路は第１電流を変調し
てcosPの尖頭値に比例する第１及び第２矩形電
流を発生させる。第１矩形信号は基準クロツク信
号と同相であり、第２矩形信号は基準クロツク信
号と逆位相（位相差が180°）である。この基準ク
ロツク信号と1/4周期遅れた基準信号も第２電流
を変調する第2MUX回路を制御して、sinPに比
例する尖頭値を有する第３及び第４矩形電流信号
を発生する。第３矩形信号は基準信号より90°位
相が遅れ、第４矩形信号は270°遅れている。これ
ら第１乃至第４矩形電流信号から選択した２つを
加算をすることにより、第５電流信号を作る。こ
の選択は位相角Ｐの象限を示すRAMからのデー
タに基づき行う。この第５電流をフイルタして正
弦波電圧を得て比較器により基準（接地）レベル
と比較して、基準クロツク信号に対して所望位相
角だけ遅れている矩形クロツク信号を得る。 本発明の更に他の側面によると、タイミング回
路はトリガ信号の後の基準クロツク周期を計数
し、Ｊ（入力するデジタル制御信号の大きさによ
り決まる正の整数）個の基準クロツク周期を計数
すると出力信号を発生する。このカウンタ出力信
号はMUXに第１入力として印加し、基準クロツ
ク信号の周期Ｔの半分（Ｔ／２）遅延させて
MUXの第２入力端に入力する。MUXのスイツ
チング状態はRAMのデータの位相角の象限によ
り制御する。MUXの出力はラツチ入力を駆動
し、このラツチは位相シフトクロツク信号により
クロツクされ、その出力としてセツトされるとラ
ツチがイネーブル信号を出すようにする。その結
果、このイネーブル信号はトリガ信号の後Ｊ×Ｔ
秒（位相角Ｐが180°を超す場合にはＪ×Ｔ＋Ｔ／
２秒）遅れて発生する。 〔実施例〕 第１図は本発明によるトリガされるプログラム
可能なスキユ信号発生器全体の概略ブロツク図で
あり、スキユ回路１０、タイミング回路１２、÷
Ｎ回路１４及びANDゲート１６を具えている。
スキユ回路１０は、その入力に印加するトリガさ
れる矩形基準クロツク信号CLK1と同じ周波数
（例えば100MHz）の矩形出力信号CLK2を発生す
る。CLK1とCLK2とは同じ周波数であるが、ス
キユ回路出力信号CLK2はCLK1に対してスキユ
回路１０に入力される外部発生の位相角データ
D1により決まる0°乃至360°の位相差Ｐを有する。 基準信号CLK1はタイミング回路１２にも信号
CLK2及び外部発生のドリガ信号TRIGと共に入
力される。このトリガ信号はトリガされる基準ク
ロツク信号CLK1を開始させたトリガ信号と同じ
ものであるので、トリガ信号とCLK1信号の最初
のパルスの前縁とは一致する。タイミング回路１
２はトリガ信号の後、予め決めた期間Ｉの後に発
生する最初のCLK2パルスの前縁でイネーブル信
号S1を発生する。この期間Ｉの幅は外部から発生
したタイミングデータD2とスキユ回路１０によ
り作られたバイナリ（高／低）制御信号X2の状
態により決まる。信号X2はデータD1の表わす位
相角Ｐが180°を超すか否かを示し、データD2は期
間Ｉを基準クロツクCLK1の周期Ｔを正整数(J)
倍、即ちＪ×Ｔで表わす。タイミング回路１２期
間ＩをＪ×Ｔ秒又はＪ×Ｔ＋Ｔ／２に調節する。
ここでＴ／２秒は信号CLK1とCLK2との位相差
Ｐが180°を超すと信号X2が示すとき付加される。 タイミング回路１２のイネーブル出力信号S1は
スキユ回路１０からのクロツク信号CLK2出力パ
ルスを計数する÷Ｎカウンタ１４を計数イネーブ
ルする。カウンタ１４は計数イネーブルされると
幅Ｔ秒の出力パルスの発生し、その後もカウンタ
１４が後続のクロツク信号CLK2をＮパルス計数
する毎に幅Ｔ秒の出力パルスを発生する。ここ
で、Ｎは外部で発生しＮカウンタ１４に入力され
る制御データD3により決まる。例えば、クロツ
ク信号CLK2の周波数が100MHzで20MHzのスキ
ユ信号発生器出力が欲しい場合には、Ｎを５にセ
ツトし、÷Ｎカウンタ１４が出す出力信号CLK3
を20MHzに設定する。信号CLK2とCLK3をAND
ゲート１６に入力してスキユ信号発生器の20MHz
出力クロツク信号を得る。 クロツク信号CLK1、CLK2、CLK3及びCLK4
間の時間関係を第２図及び第３図に示す。第２図
はCLK1とCLK2信号の位相差Ｐが180°未満の場合
であり、信号X2のこの状態では、タイミング回
路１２で決まるトリガ信号TRIGの後の期間Ｉ中
にＴ／２秒の付加時間を必要としない。イネーブ
ル信号S1は期間Ｉの後の最初のCLK2パルス（パ
ルス２２）の前縁で生じるので、トリガ信号
TRIGとイネーブル信号S1間の時間はＪ×Ｔ秒
に、Ｊ番目のCLK1パルス２０の前縁と反応する
CLK2パルス２２間の位相差Ｐによる付加時間Ｐ
×Ｔ／360秒を加算した値である。CLK2パルス
２２は÷Ｎカウンタ１４が最初のCLK3パルス２
４を発生するようにする。次に、第１図のAND
ゲート１６はCLK2パルス２２とCLK3パルス２
４のANDをとつて最初のCLK4パルス２６を作
る。次のCLK4パルス２８はCLK2信号のＮサイ
クル遅れであり、次のCLK3パルス３０と一致
し、その後CLK2信号のＮサイクル毎に出力パル
スを発生する。よつて、最初のCLK4パルス２６
はトリガ信号TRIGの後のＪ×Ｔ＋Ｐ×Ｔ／360
秒に発生し、その次のCLK4パルスはその後Ｎ×
Ｔ秒毎に周期的に発生する。 CLK1とCLK2信号の位相差Ｐが180°を超す場合
の信号CLK1乃至CLK4の時間関係を第３図に示
す。信号CLK1とCLK2間の位相差Ｐが180°を超す
と、信号X2の状態はトリガ信号TRIGの後期間Ｔ
をＴ×Ｊ＋Ｔ／２秒に設定する。よつて、イネー
ブル信号S1は次のCLK2パルス３４の前縁で、即
ち期間Ｉの後Ｐ×Ｔ／360＋Ｔ／２秒後に発生す
る。このCLK2パルス３４により÷Ｎカウンタ１
４から最初のCLK3パルス３６を発生させ、
ANDゲート１６はCLK2パルス３４とCLK3パル
ス３６のAND（論理積）を求めて最初のCLK4パ
ルス３８を発生する。次のCLK4パルス４０はそ
れよりＮ×Ｔ秒遅れて発生する。よつて、位相角
Ｐが180°を超す場合でも、180°未満の場合と同様
に最初のCLK4パルス３８はトリガ信号TRIGの
後Ｊ×Ｔ＋Ｐ×Ｔ／360秒遅れて発生し、後続
CLK4パルスはその後Ｎ×Ｔ秒毎に発生する。こ
こでＴ／２秒が付加された理由は次のとおりであ
る。即ち、信号CLK1とCLK2間の位相角Ｐが180°
を超し、Ｔ／２秒の遅延が付加されないと、
CLK2パルス３４に先行するCLK2パルス４２が
÷Ｎカウンタ１４を早くイネーブルして最初の
CLK3パルス４４を早目に（クロツクの前縁以外
で）発生してしまい、これは更にANDゲート１
６から最初のCLK4パルス４６を出し、そのパル
ス幅は変化（Ｔでない）することとなる。÷Ｎカ
ウンタ１４が早目に計数出力を出すと、後続
CLK3及びCLK4パルスも早く出すぎることとな
る（第３図中点線で示す）。 第２図及び第３図から明らかな如く、信号
CLK1とCLK2との間の位相シフト量に関係なく
トリガ信号TRIGと最初のCLK4パルス間の遅延
時間はＪ×Ｔ＋Ｐ×Ｔ／360秒であり、各後続
CLK4パルス間の時間差はＮ×Ｔ秒である。ここ
で、Ｐ、Ｊ及びＮの大きさは夫々外部で（例えば
マイクロプロセツサにより）発生したデジタルデ
ータD1，D2及びD3の関数であるので、信号CLK4
の最初のパルスタイミングと周波数は共に予測可
能であるのみならず主にスキユ回路１０の性能に
より決まる高精度で制御して信号CLK1とCLK2
間の位相角Ｐを正確に調節できることに注目され
たい。 第４図は第１図のスキユ回路１０の一例の詳細
ブロツク図であり、位相角データD1でアドレス
可能なメモリ５０を含んでいる。データD1を信
号CLK1とCLK2の所望位相差Ｐ（0°〜360°）にセ
ツトすると、メモリ５０はこの位相角Ｐに対応す
るアドレスにストアされたデータD5，D6，X1及
びX2を出力する。データD5の大きさはデータD5
がストアされたメモリアドレスに対応するＰの余
弦絶対値（｜cosP｜）に比例する。他方、デー
タD6はＰの正弦絶対値（｜sinP｜）に比例する。
データX1とX2は位相角Ｐの属する象限により
高／低いずれかであるバイナリ出力であつて、次
の表−で決まる。
上述の説明から明らかな如く、本発明によるス
キユ信号発生器によると、従来の如く入力（トリ
ガ）信号に同期して高速傾斜波を発生し、これと
低速傾斜波ないし段階波とを比較することによる
アナログ的なスキユ信号発生に比して極めて高精
度である。即ち、高速及び低速傾斜波の非直接歪
によルスキユ量のバラツキがない。本発明による
と、スキユ量は基準クロツク信号CLK1の例えば
100MHz（周期＝10ns）間を連続的に例えば10ビ
ツト以上の高分解能で制御選択でき、且つ各出パ
ルスの間隔はCLK1として水晶発振器等を使用す
ることにより高度の短時間／長時間安定度が得ら
れると共に分周器の分周比を選択することにより
大幅に切換選択できる。換言すると、スキユ量は
基準クロツク周波数を不当に高周波にすることな
く調節できる。また、スキユ量、周期共にマイク
ロプロセツサ等によりデジタル的に制御できるの
で、正確に予測可能である。更に本発明によるス
キユ回路によると位相角の正弦余弦データと
DAC、マルチプレクサ及び比較器を用いる簡単
な構成で極めて高分解能のスキユ信号が安定的に
得られる。従つて、本発明によるスキユ発生器は
波形デジタイザ又はデジタル型サンプリングオシ
ロスコープのサンプリング時点制御回路として実
用上の効果が著しい。
キユ信号発生器によると、従来の如く入力（トリ
ガ）信号に同期して高速傾斜波を発生し、これと
低速傾斜波ないし段階波とを比較することによる
アナログ的なスキユ信号発生に比して極めて高精
度である。即ち、高速及び低速傾斜波の非直接歪
によルスキユ量のバラツキがない。本発明による
と、スキユ量は基準クロツク信号CLK1の例えば
100MHz（周期＝10ns）間を連続的に例えば10ビ
ツト以上の高分解能で制御選択でき、且つ各出パ
ルスの間隔はCLK1として水晶発振器等を使用す
ることにより高度の短時間／長時間安定度が得ら
れると共に分周器の分周比を選択することにより
大幅に切換選択できる。換言すると、スキユ量は
基準クロツク周波数を不当に高周波にすることな
く調節できる。また、スキユ量、周期共にマイク
ロプロセツサ等によりデジタル的に制御できるの
で、正確に予測可能である。更に本発明によるス
キユ回路によると位相角の正弦余弦データと
DAC、マルチプレクサ及び比較器を用いる簡単
な構成で極めて高分解能のスキユ信号が安定的に
得られる。従つて、本発明によるスキユ発生器は
波形デジタイザ又はデジタル型サンプリングオシ
ロスコープのサンプリング時点制御回路として実
用上の効果が著しい。
第１図は本発明によるスキユ信号発生器全体の
概略ブロツク図、第２図は第１図の動作説明図、
第３図は第１図のスキユ回路の動作説明図、第４
図は第１図のスキユ回路の詳細ブロツク図、第５
Ａ図乃至第５Ｃ図は第４図の回路動作説明図、第
６図は第４図の一部分の実施例の回路図、第７図
は第１図のタイミング回路のブロツク図である。 １０はスキユ回路、１２はタイミング回路、１
４は分周手段、５０はメモリ、５１，５３，５
５，５７はマルチプレクサ手段、６２は比較器で
ある。
概略ブロツク図、第２図は第１図の動作説明図、
第３図は第１図のスキユ回路の動作説明図、第４
図は第１図のスキユ回路の詳細ブロツク図、第５
Ａ図乃至第５Ｃ図は第４図の回路動作説明図、第
６図は第４図の一部分の実施例の回路図、第７図
は第１図のタイミング回路のブロツク図である。 １０はスキユ回路、１２はタイミング回路、１
４は分周手段、５０はメモリ、５１，５３，５
５，５７はマルチプレクサ手段、６２は比較器で
ある。
Claims (1)
- 【特許請求の範囲】 １ 基準クロツク信号の位相をその１周期内で任
意に調節した位相シフトクロツク信号を発生する
スキユ回路と、 トリガ信号の発生から可変期間後にイネーブル
信号を発生するタイミング回路と、 上記イネーブル信号でイネーブルされ上記位相
シフトクロツク信号を計数する可変分周手段と を具え、上記トリガ信号発生時点から調節可能な
任意時間遅れ可変周波数の周期的出力信号を発生
するスキユ信号発生器。 ２ 上記スキユ回路として所望位相角の余弦及び
正弦絶対値データをストアしたメモリと、該メモ
リの上記データを夫々アナログ信号に変換する変
換器と、該変換器出力を変調制御するマルチプレ
クサ手段と、該マルチプレクサ手段の出力を基準
レベルと比較する比較手段とを含む特許請求の範
囲第１項記載のスキユ信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US835412 | 1986-03-03 | ||
| US06/835,412 US4739277A (en) | 1986-03-03 | 1986-03-03 | Triggered, programmable skew signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62209919A JPS62209919A (ja) | 1987-09-16 |
| JPH0420528B2 true JPH0420528B2 (ja) | 1992-04-03 |
Family
ID=25269450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044036A Granted JPS62209919A (ja) | 1986-03-03 | 1987-02-26 | スキユ信号発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4739277A (ja) |
| EP (1) | EP0235900B1 (ja) |
| JP (1) | JPS62209919A (ja) |
| DE (1) | DE3787903T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983924A (en) * | 1989-06-16 | 1991-01-08 | Hewlett-Packard Company | Method and apparatus for synchronized sweeping of multiple instruments |
| US5652479A (en) * | 1995-01-25 | 1997-07-29 | Micro Linear Corporation | Lamp out detection for miniature cold cathode fluorescent lamp system |
| US5754012A (en) * | 1995-01-25 | 1998-05-19 | Micro Linear Corporation | Primary side lamp current sensing for minature cold cathode fluorescent lamp system |
| US5844378A (en) * | 1995-01-25 | 1998-12-01 | Micro Linear Corp | High side driver technique for miniature cold cathode fluorescent lamp system |
| US5721689A (en) * | 1995-12-18 | 1998-02-24 | Abb Power T&D Company Inc. | System and method for phasor estimation and frequency tracking in digital protection systems |
| US5946712A (en) * | 1997-06-04 | 1999-08-31 | Oak Technology, Inc. | Apparatus and method for reading data from synchronous memory |
| US6185482B1 (en) | 1998-03-10 | 2001-02-06 | Abb Power T&D Company Inc. | System and method for rms overcurrent backup function |
| CA2249927C (en) * | 1998-10-09 | 2006-12-19 | Celestica North America Inc. | Multifunction processor timer |
| US8188682B2 (en) * | 2006-07-07 | 2012-05-29 | Maxim Integrated Products, Inc. | High current fast rise and fall time LED driver |
| US9405314B1 (en) * | 2014-05-02 | 2016-08-02 | Cadence Design Systems, Inc. | System and method for synchronously adjusted delay and distortion mitigated recovery of signals |
| KR101620172B1 (ko) * | 2014-07-03 | 2016-05-13 | 현대자동차주식회사 | 차량의 냉시동 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602824A (en) * | 1968-08-19 | 1971-08-31 | Sanders Associates Inc | Frequency changing apparatus and methods |
| US3746997A (en) * | 1971-11-16 | 1973-07-17 | Univ Iowa State Res Found Inc | Adaptive digital frequency discriminator |
| US3971996A (en) * | 1973-01-18 | 1976-07-27 | Hycom Incorporated | Phase tracking network |
| US4379264A (en) * | 1980-08-11 | 1983-04-05 | Mobil Oil Corporation | Broadband phase shifter |
| JPS5817386A (ja) * | 1981-07-23 | 1983-02-01 | Furuno Electric Co Ltd | 多数チヤンネルパルスの位相制御回路 |
| JPS59186415A (ja) * | 1983-04-08 | 1984-10-23 | テクトロニクス・インコ−ポレイテツド | スキユ−検出器 |
| US4578667A (en) * | 1984-03-23 | 1986-03-25 | Tektronix, Inc. | Digital acquisition system including a high-speed sampling gate |
| US4703448A (en) * | 1984-10-25 | 1987-10-27 | Nicolet Instrument Corporation | Method for measuring skew or phase difference in electronic systems |
-
1986
- 1986-03-03 US US06/835,412 patent/US4739277A/en not_active Expired - Lifetime
-
1987
- 1987-01-22 DE DE3787903T patent/DE3787903T2/de not_active Expired - Fee Related
- 1987-01-22 EP EP87300543A patent/EP0235900B1/en not_active Expired - Lifetime
- 1987-02-26 JP JP62044036A patent/JPS62209919A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0235900A2 (en) | 1987-09-09 |
| US4739277A (en) | 1988-04-19 |
| EP0235900A3 (en) | 1988-10-26 |
| DE3787903T2 (de) | 1994-05-26 |
| DE3787903D1 (de) | 1993-12-02 |
| JPS62209919A (ja) | 1987-09-16 |
| EP0235900B1 (en) | 1993-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283713A (en) | Waveform acquisition circuit | |
| EP0235912A2 (en) | Waveform digitizer | |
| US5122800A (en) | Variable successive approximation converter | |
| US5959479A (en) | Sampling timebase system | |
| EP0234883A2 (en) | Apparatus and method for random repetitive sampling | |
| US5115189A (en) | Anti-aliasing dithering method and apparatus for low frequency signal sampling | |
| EP0235911B1 (en) | Level detecting waveform sampling system | |
| US4791404A (en) | Predictive time base control circuit for a waveform system | |
| JPH0420528B2 (ja) | ||
| US4442412A (en) | Phase locked-loop generator with closed-loop forcing function shaper | |
| US6650101B2 (en) | Timebase for sampling an input signal having a synchronous trigger | |
| JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
| US3979715A (en) | Method and system for achieving vibrator phase lock | |
| US4758781A (en) | DA converter testing system | |
| US4105932A (en) | "Slewed pulse" scope sweep calibrator | |
| JPH05119072A (ja) | デジタル化装置 | |
| EP0235899B1 (en) | Predictive time base control circuit for a waveform sampling system | |
| JPS6383677A (ja) | サンプリング方式 | |
| JPS63500676A (ja) | 調波抜取論理アナライザ | |
| JP2810253B2 (ja) | Ｄ／ａ変換器の試験装置 | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| JPS63195575A (ja) | サンプリングオシロスコ−プ | |
| JPH04313919A (ja) | インターリーブ・デジタイズ方法と装置 | |
| JPH08181541A (ja) | デジタル周波数シンセサイザ | |
| JPH0548336A (ja) | 信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |