JPH0548336A - 信号発生器 - Google Patents
信号発生器Info
- Publication number
- JPH0548336A JPH0548336A JP20426291A JP20426291A JPH0548336A JP H0548336 A JPH0548336 A JP H0548336A JP 20426291 A JP20426291 A JP 20426291A JP 20426291 A JP20426291 A JP 20426291A JP H0548336 A JPH0548336 A JP H0548336A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 基準信号に対して所望する量だけ移相した正
弦波信号を発生する信号発生器に関し、０°〜３６０°
の範囲に渡り精密な移相量の設定を可能とする信号発生
器を提供することを目的とする。 【構成】 ２以上の整数をｎ、前記正弦波信号の周波数
をｆとするとき、前記所望量移相した信号の位相の値を
１／ｎｆの周期で算出する位相算出手段３０と、１周期
を所定の間隔で区切った各位相における正弦波の振幅の
値を記憶し、該位相算出手段３０が出力する位相の値が
入力され入力された位相の値に対応して記憶された振幅
の値を出力する振幅記憶手段３２と、該振幅記憶手段３
２の出力が入力され、周波数ｆの正弦波信号成分のみを
通過させる帯域フィルタ手段３４とを具備して構成す
る。
弦波信号を発生する信号発生器に関し、０°〜３６０°
の範囲に渡り精密な移相量の設定を可能とする信号発生
器を提供することを目的とする。 【構成】 ２以上の整数をｎ、前記正弦波信号の周波数
をｆとするとき、前記所望量移相した信号の位相の値を
１／ｎｆの周期で算出する位相算出手段３０と、１周期
を所定の間隔で区切った各位相における正弦波の振幅の
値を記憶し、該位相算出手段３０が出力する位相の値が
入力され入力された位相の値に対応して記憶された振幅
の値を出力する振幅記憶手段３２と、該振幅記憶手段３
２の出力が入力され、周波数ｆの正弦波信号成分のみを
通過させる帯域フィルタ手段３４とを具備して構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、基準信号に対して所望
する量だけ移相した正弦波信号を発生する信号発生器に
関する。この信号発生器は、例えばカラーテレビジョン
の色復調器を調整するための模擬信号の発生、および色
復調回路のための参照信号の生成回路に利用される。
する量だけ移相した正弦波信号を発生する信号発生器に
関する。この信号発生器は、例えばカラーテレビジョン
の色復調器を調整するための模擬信号の発生、および色
復調回路のための参照信号の生成回路に利用される。
【０００２】
【従来の技術】カラーテレビジョンの色信号は、サブキ
ャリアの位相を変調して作られているため、カラーテレ
ビジョン受像器の色復調を調整し、試験するためには所
望の量だけ位相をシフトさせた信号を発生する信号発生
器が使われる。図５に従来の信号発生器の構成を示し、
図６にその各所の信号波形を示す。図中１０は、３．５
７９５４MHz のサブキャリア信号を発生する発振器を示
す。この発振器１０から出力されるサブキャリア信号Ｓ
ａ（図６Ａ）は波形整形回路１２において図６Ｂにしめ
す矩形波Ｓｂに波形整形され、更に図６Ｃに示すパルス
幅が狭いリセットパルスＳｃに波形整形される。
ャリアの位相を変調して作られているため、カラーテレ
ビジョン受像器の色復調を調整し、試験するためには所
望の量だけ位相をシフトさせた信号を発生する信号発生
器が使われる。図５に従来の信号発生器の構成を示し、
図６にその各所の信号波形を示す。図中１０は、３．５
７９５４MHz のサブキャリア信号を発生する発振器を示
す。この発振器１０から出力されるサブキャリア信号Ｓ
ａ（図６Ａ）は波形整形回路１２において図６Ｂにしめ
す矩形波Ｓｂに波形整形され、更に図６Ｃに示すパルス
幅が狭いリセットパルスＳｃに波形整形される。
【０００３】波形整形回路１２はリセットパルスＳｃを
出力し、このリセットパルスＳｃをランプ波形信号発生
器１４に与える。ランプ波形信号発生器１４はリセット
パルスＳｃが与えられる毎にリセットされる図６Ｄに示
すランプ波形信号Ｓｄを出力する。ランプ波形信号Ｓｄ
は電圧比較器１６において、ＤＡ変換器１８から供給さ
れる電圧Ｖｒと比較される。
出力し、このリセットパルスＳｃをランプ波形信号発生
器１４に与える。ランプ波形信号発生器１４はリセット
パルスＳｃが与えられる毎にリセットされる図６Ｄに示
すランプ波形信号Ｓｄを出力する。ランプ波形信号Ｓｄ
は電圧比較器１６において、ＤＡ変換器１８から供給さ
れる電圧Ｖｒと比較される。
【０００４】電圧比較器１６から出力される矩形波Ｓｅ
は立ち下がりのタイミングはランプ波形信号Ｓｄのタイ
ミングに一致し、立ち上がりのタイミングはランプ波形
信号Ｓｄが移相量設定電圧Ｖｒと一致するタイミングと
なる。この結果移相量設定電圧Ｖｒを変化させることに
より矩形波Ｓｅの立ち上がりのタイミングを移動させる
事が出来る。
は立ち下がりのタイミングはランプ波形信号Ｓｄのタイ
ミングに一致し、立ち上がりのタイミングはランプ波形
信号Ｓｄが移相量設定電圧Ｖｒと一致するタイミングと
なる。この結果移相量設定電圧Ｖｒを変化させることに
より矩形波Ｓｅの立ち上がりのタイミングを移動させる
事が出来る。
【０００５】矩形波Ｓｅをローパスフィルタ２０に与え
る事によりローパスフィルタ２０から正弦波Ｓｆを得る
ことができる。この正弦波Ｓｆは矩形波Ｓｅの基本周波
数と一致し、矩形波Ｓｅの立ち上がりのタイミングで位
相が規定される。従って移相量設定電圧Ｖｒを大きい値
に移していくと矩形波Ｓｅの立ち上がりのタイミングは
順次遅れ位相となり、正弦波Ｓｆの位相も遅れ方向に移
相される。
る事によりローパスフィルタ２０から正弦波Ｓｆを得る
ことができる。この正弦波Ｓｆは矩形波Ｓｅの基本周波
数と一致し、矩形波Ｓｅの立ち上がりのタイミングで位
相が規定される。従って移相量設定電圧Ｖｒを大きい値
に移していくと矩形波Ｓｅの立ち上がりのタイミングは
順次遅れ位相となり、正弦波Ｓｆの位相も遅れ方向に移
相される。
【０００６】
【発明が解決しようとする課題】近年、カラーテレビジ
ョンの色復調器においては、より鮮明な画像を得るため
に回路が複雑化、精密化したものが出現している。この
様な色復調器を試験するためには、０〜３６０°の範囲
で精密に位相量を設定することの可能な信号発生器が必
要である。
ョンの色復調器においては、より鮮明な画像を得るため
に回路が複雑化、精密化したものが出現している。この
様な色復調器を試験するためには、０〜３６０°の範囲
で精密に位相量を設定することの可能な信号発生器が必
要である。
【０００７】ところが、従来の信号発生器ではランプ波
形信号Ｓｄと移相量設定電圧Ｖｒを電圧比較器１６にお
いてアナログ的に比較するため、たとえば０．０１°単
位といった正確な設定を行う事が困難であった。また、
移相量を小さな値にセットしようとしてもランプ波形の
リセット時間以下にする事は、出来ないという欠点があ
った。（たとえば、３．６MHz における移相量１°は
０．８nsecの時間に相当する。）本発明は、このような
欠点を解決し０°〜３６０°の範囲に渡り精密な移相量
の設定を可能とする信号発生器を提供することを目的と
する。
形信号Ｓｄと移相量設定電圧Ｖｒを電圧比較器１６にお
いてアナログ的に比較するため、たとえば０．０１°単
位といった正確な設定を行う事が困難であった。また、
移相量を小さな値にセットしようとしてもランプ波形の
リセット時間以下にする事は、出来ないという欠点があ
った。（たとえば、３．６MHz における移相量１°は
０．８nsecの時間に相当する。）本発明は、このような
欠点を解決し０°〜３６０°の範囲に渡り精密な移相量
の設定を可能とする信号発生器を提供することを目的と
する。
【０００８】
【課題を解決するための手段】図１は本発明の原理構成
図である。図において、本発明の信号発生器は、基準信
号に対して所望量移相した正弦波信号を発生する信号発
生器であって、２以上の整数をｎ、前記正弦波信号の周
波数をｆとするとき、前記所望量移相した信号の位相の
値を１／ｎｆの周期で算出する位相算出手段３０と、１
周期を所定の間隔で区切った各位相における正弦波の振
幅の値を記憶し、該位相算出手段３０が出力する位相の
値が入力され入力された位相の値に対応して記憶された
振幅の値を出力する振幅記憶手段３２と、該振幅記憶手
段３２の出力が入力され、周波数ｆの正弦波信号成分の
みを通過させる帯域フィルタ手段３４とを具備すること
を特徴とするものである。
図である。図において、本発明の信号発生器は、基準信
号に対して所望量移相した正弦波信号を発生する信号発
生器であって、２以上の整数をｎ、前記正弦波信号の周
波数をｆとするとき、前記所望量移相した信号の位相の
値を１／ｎｆの周期で算出する位相算出手段３０と、１
周期を所定の間隔で区切った各位相における正弦波の振
幅の値を記憶し、該位相算出手段３０が出力する位相の
値が入力され入力された位相の値に対応して記憶された
振幅の値を出力する振幅記憶手段３２と、該振幅記憶手
段３２の出力が入力され、周波数ｆの正弦波信号成分の
みを通過させる帯域フィルタ手段３４とを具備すること
を特徴とするものである。
【０００９】
【作用】位相算出手段３０が出力する位相値に応じた振
幅値を出力する振幅記憶手段３２の出力は基準信号に対
して所望の位相差を有した正弦波信号を周波数ｎｆでサ
ンプリングしたものに相当するので、ｎが２以上であれ
ばサンプリング定理により、帯域フィルタ手段３４の出
力は基準信号に対して所望の位相差を有する正弦波信号
となる。
幅値を出力する振幅記憶手段３２の出力は基準信号に対
して所望の位相差を有した正弦波信号を周波数ｎｆでサ
ンプリングしたものに相当するので、ｎが２以上であれ
ばサンプリング定理により、帯域フィルタ手段３４の出
力は基準信号に対して所望の位相差を有する正弦波信号
となる。
【００１０】
【実施例】図２は本発明の一実施例を表わす回路図であ
る。図１の位相算出手段３０はサブキャリアに同期しそ
の周波数ｆｓｃの４倍の周波数のクロック信号を発生す
るクロック発生回路４１と、そのクロックを４分周する
１／４分周器４０と、分周器４０の２分周出力Ｑ2 と４
分周出力Ｑ4 との論理和をとって出力するＯＲゲート４
２と、ＯＲゲート４２の出力とその反転出力とがそれぞ
れ制御信号として供給され、ＯＲゲート４２の出力信号
の論理に応じていずれか一方が選択され他方がハイイン
ピーダンスとなる２つの３ステートゲート４４，４６
と、３ステートゲート４４，４６の選択された方の出力
信号をクロック発生回路４１が出力するクロックにより
ラッチして位相値として出力するフリップフロップ４８
と、フリツプフロップ４８が出力する位相値と１周期の
分割数Ｎ（後述）を４で割った数とを加算し、３ステー
トゲート４４へ供給する加算器５０とによって実現さ
れ、３ステートゲート４６には所望の位相量αに対応す
る値が供給され、加算器５０における加算は３６０°に
相当する値を法として行なわれる。
る。図１の位相算出手段３０はサブキャリアに同期しそ
の周波数ｆｓｃの４倍の周波数のクロック信号を発生す
るクロック発生回路４１と、そのクロックを４分周する
１／４分周器４０と、分周器４０の２分周出力Ｑ2 と４
分周出力Ｑ4 との論理和をとって出力するＯＲゲート４
２と、ＯＲゲート４２の出力とその反転出力とがそれぞ
れ制御信号として供給され、ＯＲゲート４２の出力信号
の論理に応じていずれか一方が選択され他方がハイイン
ピーダンスとなる２つの３ステートゲート４４，４６
と、３ステートゲート４４，４６の選択された方の出力
信号をクロック発生回路４１が出力するクロックにより
ラッチして位相値として出力するフリップフロップ４８
と、フリツプフロップ４８が出力する位相値と１周期の
分割数Ｎ（後述）を４で割った数とを加算し、３ステー
トゲート４４へ供給する加算器５０とによって実現さ
れ、３ステートゲート４６には所望の位相量αに対応す
る値が供給され、加算器５０における加算は３６０°に
相当する値を法として行なわれる。
【００１１】振幅記憶手段３２はフリップフロップ４８
の出力がアドレスとして供給されるＲＯＭ５２で実現さ
れ、その出力はＤ／Ａコンバータ５４でアナログ信号に
変換された後、帯域フィルタ５６を通過する。ＲＯＭ５
２には図３に示すように正弦波信号の一周期を所望の移
相精度が実現できる様にＮ分割したときの各位相値０，
１，２…Ｎ−１における振幅値Ｉ0 ，Ｉ1 …ＩN-1 が格
納されている。例えば０．１°単位で移相を行いたい場
合にはＮ＝３６００とする。このとき、加算器５０の一
方の入力にはＮ／４＝９００が入力される。また所望移
相量をα°とするとき、３ステートゲート４６には（Ｎ
／３６０）×α、すなわち１０αの値が入力される。３
ステートゲート４６は１／４分周器４０の２分周出力Ｑ
2 および４分周出力Ｑ4 のいずれもがＬレベルのとき、
すなわち、４ｆｓｃのクロックが４回出力される毎に１
回だけ選択されて１０αの値がフリップフロップ４８へ
供給され、これ以外は加算器５０の出力が３ステートゲ
ート４４を介して供給される。加算器５０はＮ＝３６０
０を法とする加算を行なう。したがってフリップフロッ
プ４８からはα＝０°およびα＝５°のときそれぞれ図
４（ａ）および（ｂ）に示すような値が１／ｆｓｃを周
期として出力される。この値をアドレスとしてＲＯＭ５
２からそれぞれの位相値における振幅値Ｉi が出力さ
れ、Ｄ／Ａ変換器５４でアナログ信号に変換され、帯域
フィルタ５６で周波数ｆｓｃの成分のみが抽出されて、
所望の移相量αの正弦波信号が得られる。
の出力がアドレスとして供給されるＲＯＭ５２で実現さ
れ、その出力はＤ／Ａコンバータ５４でアナログ信号に
変換された後、帯域フィルタ５６を通過する。ＲＯＭ５
２には図３に示すように正弦波信号の一周期を所望の移
相精度が実現できる様にＮ分割したときの各位相値０，
１，２…Ｎ−１における振幅値Ｉ0 ，Ｉ1 …ＩN-1 が格
納されている。例えば０．１°単位で移相を行いたい場
合にはＮ＝３６００とする。このとき、加算器５０の一
方の入力にはＮ／４＝９００が入力される。また所望移
相量をα°とするとき、３ステートゲート４６には（Ｎ
／３６０）×α、すなわち１０αの値が入力される。３
ステートゲート４６は１／４分周器４０の２分周出力Ｑ
2 および４分周出力Ｑ4 のいずれもがＬレベルのとき、
すなわち、４ｆｓｃのクロックが４回出力される毎に１
回だけ選択されて１０αの値がフリップフロップ４８へ
供給され、これ以外は加算器５０の出力が３ステートゲ
ート４４を介して供給される。加算器５０はＮ＝３６０
０を法とする加算を行なう。したがってフリップフロッ
プ４８からはα＝０°およびα＝５°のときそれぞれ図
４（ａ）および（ｂ）に示すような値が１／ｆｓｃを周
期として出力される。この値をアドレスとしてＲＯＭ５
２からそれぞれの位相値における振幅値Ｉi が出力さ
れ、Ｄ／Ａ変換器５４でアナログ信号に変換され、帯域
フィルタ５６で周波数ｆｓｃの成分のみが抽出されて、
所望の移相量αの正弦波信号が得られる。
【００１２】なお、回路構成を簡単にするため３ステー
トゲート４６は周期１／ｆｓｃごとに１回選択される
が、本質的にはαの設定後１回だけ選択されれば充分で
ある。Ｎ／４がＮを法として毎回加算されれば、周期１
／ｆｓｃごとに１回自動的にα相当量が加算器５０から
出力されるからである。
トゲート４６は周期１／ｆｓｃごとに１回選択される
が、本質的にはαの設定後１回だけ選択されれば充分で
ある。Ｎ／４がＮを法として毎回加算されれば、周期１
／ｆｓｃごとに１回自動的にα相当量が加算器５０から
出力されるからである。
【００１３】
【発明の効果】以上説明したように、本発明によれば従
来のランプ波形信号と移相量設定電圧を電圧比較器にお
いてアナログ的に比較する替わりに、ディジタル的に位
相値の演算により位相シフトを実現する事により０°〜
３６０°の範囲に渡り正確な位相の変化を可能とする信
号発生器を提供する事が出来る。
来のランプ波形信号と移相量設定電圧を電圧比較器にお
いてアナログ的に比較する替わりに、ディジタル的に位
相値の演算により位相シフトを実現する事により０°〜
３６０°の範囲に渡り正確な位相の変化を可能とする信
号発生器を提供する事が出来る。
【図１】本発明の原理構成を表わすブロック図である。
【図２】本発明の一実施例を表わす回路図である。
【図３】図２の回路の動作を説明するための図である。
【図４】図２の回路の動作を説明するための図である。
【図５】従来の信号発生回路を表わすブロック図であ
る。
る。
【図６】図５の回路の動作を説明するための波形図であ
る。
る。
４０…１／４分周器 ４２…ＯＲゲート ４４，４６…３ステートゲート ４８…フリップフロップ ５０…加算回路 ５２…ＲＯＭ ５４…Ｄ／Ａ変換器 ５６…帯域フィルタ
Claims (2)
- 【請求項１】 基準信号に対して所望量移相した正弦波
信号を発生する信号発生器であって、 ２以上の整数をｎ、前記正弦波信号の周波数をｆとする
とき、前記所望量移相した信号の位相の値を１／ｎｆの
周期で算出する位相算出手段（３０）と、 １周期を所定の間隔で区切った各位相における正弦波の
振幅の値を記憶し、該位相算出手段（３０）が出力する
位相の値が入力され入力された位相の値に対応して記憶
された振幅の値を出力する振幅記憶手段（３２）と、 該振幅記憶手段（３２）の出力が入力され、周波数ｆの
正弦波信号成分のみを通過させる帯域フィルタ手段（３
４）とを具備することを特徴とする信号発生器。 - 【請求項２】 前記位相算出手段（３０）は、前記基準
信号に同期して周波数ｎｆのクロックを出力するクロッ
ク発生回路（４１）と、 該クロック信号に同期して入力信号をラッチして位相算
出手段（３０）の出力信号として出力するフリップフロ
ップ（４８）と、 一方の入力として該フリップフロップ（４８）の出力が
供給され、１周期をｎで割った位相値に加算して出力す
る加算回路（５０）と、 該加算回路（５０）の出力と前記所望の移相量に相当す
る位相の値とが入力され、前記クロックに同期して、少
なくとも１回だけ該所望の移相量に相当する位相の値を
選択し、他のタイミングにおいては該加算回路（５０）
の出力を選択して前記フリップフロップ（４８）の入力
へ供給する選択回路（４０，４２，４４，４６）とを具
備する請求項１記載の信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20426291A JPH0548336A (ja) | 1991-08-14 | 1991-08-14 | 信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20426291A JPH0548336A (ja) | 1991-08-14 | 1991-08-14 | 信号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548336A true JPH0548336A (ja) | 1993-02-26 |
Family
ID=16487554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20426291A Withdrawn JPH0548336A (ja) | 1991-08-14 | 1991-08-14 | 信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8922300B2 (en) | 2010-10-25 | 2014-12-30 | Cyntec Co., Ltd. | Filter and layout structure thereof |
-
1991
- 1991-08-14 JP JP20426291A patent/JPH0548336A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8922300B2 (en) | 2010-10-25 | 2014-12-30 | Cyntec Co., Ltd. | Filter and layout structure thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005207B1 (ko) | 디지탈적으로 제어된 위상폐쇄루프장치 | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| US5001549A (en) | Television signal generator | |
| JPH0548336A (ja) | 信号発生器 | |
| JP2599091B2 (ja) | テレビジョン信号発生器 | |
| JP3779863B2 (ja) | 位相シフト発振回路 | |
| JP2668546B2 (ja) | アナログ−ディジタル混成ｉｃ用試験装置 | |
| JP3292553B2 (ja) | デジタル移相器 | |
| KR930010913B1 (ko) | 브이씨알에서 재생되는 비데오신호의 시간축 에러 보정장치 | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JPH01152892A (ja) | Ｐａｌ方式での色信号をデジタル処理で作成する方法 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| JP2726571B2 (ja) | Ｐａｌ方式におけるａｐｃ回路 | |
| JP3252606B2 (ja) | ディジタルクロマ復調回路 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0879058A (ja) | 位相可変回路およびこれを用いた２信号間位相可変回路 | |
| JPH07226864A (ja) | 映像信号の輪郭強調装置 | |
| JPS60239192A (ja) | Ｆｍ信号発生装置 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JP2912680B2 (ja) | デジタル位相同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |