JPS60239192A - Ｆｍ信号発生装置 - Google Patents
Ｆｍ信号発生装置Info
- Publication number
- JPS60239192A JPS60239192A JP59096275A JP9627584A JPS60239192A JP S60239192 A JPS60239192 A JP S60239192A JP 59096275 A JP59096275 A JP 59096275A JP 9627584 A JP9627584 A JP 9627584A JP S60239192 A JPS60239192 A JP S60239192A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- frequency
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は、ＦＭ信号発生装置に関するものであり、詳し
くは、あらかじめ設定された所定の周波数パターンのＦ
Ｍ信号を発生するデジタル形のＦＭ信号発生装置に関す
るものである。
くは、あらかじめ設定された所定の周波数パターンのＦ
Ｍ信号を発生するデジタル形のＦＭ信号発生装置に関す
るものである。
（従来技術）
カラーテレビジョン方式の一種に、ＳＥＣＡＭ方式があ
る。この方式は、二つの色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ
）を１水平操作毎に交互（線順次）に送り、受像機側で
１ラインの遅延線を用いて同時信号に変換するものであ
る。すなわち、（Ｒ−Ｙ）に比例する第１の色差信号［
）ｒ−＝−１、９（Ｅｒ ＝−Ｅｙ ′）で周波数４．
４０６２５Ｍ Ｈ２の第１の色副搬送信号ｆｒを周波数
変調すると共に（Ｂ−Ｙ）に比例する第２の色差信号Ｄ
ｂ７−１、５ （Ｅｂ ′、４ｙ ′）で周波数４．２
５０００Ｍ Ｈ７の第２の色副搬送信号ｔｂを周波数変
調し、これら周波数変調された色副搬送信号を交互にベ
ルフィルタと称される成形フィルタを介して輝度信号
゛に多ルすることが行われている。ここで、Ｅｒ −。
る。この方式は、二つの色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ
）を１水平操作毎に交互（線順次）に送り、受像機側で
１ラインの遅延線を用いて同時信号に変換するものであ
る。すなわち、（Ｒ−Ｙ）に比例する第１の色差信号［
）ｒ−＝−１、９（Ｅｒ ＝−Ｅｙ ′）で周波数４．
４０６２５Ｍ Ｈ２の第１の色副搬送信号ｆｒを周波数
変調すると共に（Ｂ−Ｙ）に比例する第２の色差信号Ｄ
ｂ７−１、５ （Ｅｂ ′、４ｙ ′）で周波数４．２
５０００Ｍ Ｈ７の第２の色副搬送信号ｔｂを周波数変
調し、これら周波数変調された色副搬送信号を交互にベ
ルフィルタと称される成形フィルタを介して輝度信号
゛に多ルすることが行われている。ここで、Ｅｒ −。
Ｅｙ ′、Ｅｂ−のダッシュ記号はガンマ補正されてい
ることを表わす。
ることを表わす。
第１０図は、従来のこのようなＳＥＣＡＭ方式における
ＦＭ信号発生′ＩＡ装の一例を示す回路図である。第１
０図において、１はメモリであり、ＳＥＣＡＭ方式のＦ
Ｍ信号の周波数パターンのデータが格納されている。２
はこのメモリ１から加えられるデータをアナログ信号に
変換するＤ／Ａ変換器、３はＤ／Ａｍ換器２のアナログ
出力信号にプリエンファシス処理を施す波形処理回路、
４は波形処理回路３の出力電圧を周波数信号に変換する
電圧制御発振器、５は電圧！１Ｊ御発振器４の出力信号
をたとえばビデオテープレコーダ（以下ＶＴＲという）
用の周波数信号に変換する周波数変換器、６は周波数信
号を選択するスイッチ、７は出力端子である。
ＦＭ信号発生′ＩＡ装の一例を示す回路図である。第１
０図において、１はメモリであり、ＳＥＣＡＭ方式のＦ
Ｍ信号の周波数パターンのデータが格納されている。２
はこのメモリ１から加えられるデータをアナログ信号に
変換するＤ／Ａ変換器、３はＤ／Ａｍ換器２のアナログ
出力信号にプリエンファシス処理を施す波形処理回路、
４は波形処理回路３の出力電圧を周波数信号に変換する
電圧制御発振器、５は電圧！１Ｊ御発振器４の出力信号
をたとえばビデオテープレコーダ（以下ＶＴＲという）
用の周波数信号に変換する周波数変換器、６は周波数信
号を選択するスイッチ、７は出力端子である。
このように構成することにより、出力端子７にはスイッ
チ６で所定のＳＥＣＡＭ方式のＦＭ信号が選択されて送
り出されることになる。
チ６で所定のＳＥＣＡＭ方式のＦＭ信号が選択されて送
り出されることになる。
しかし、このような構成によれば、ＶＴＲ用の信号を得
るためには周波数変換器を用いなければならず、回路の
構成が複雑になる。また、電圧制御発揚器を用いている
ために、高精度、高安定度のＦＭ信号を得ることは困難
である。また、電圧制御発振器から出力されるＦＭ信号
は高調波をｉく含むために特性の優れた低域フィルタを
用いなければならない。特に、β方式のＶＴＲ信号の場
合にはほぼ２００ＫＨ２〜１，４１ｙｌ Ｈ’ｚの帯域
をもっているので、特殊なフィルタが必要になる。また
、アナログ回路を用いているので調整箇所が多くなって
しまう。
るためには周波数変換器を用いなければならず、回路の
構成が複雑になる。また、電圧制御発揚器を用いている
ために、高精度、高安定度のＦＭ信号を得ることは困難
である。また、電圧制御発振器から出力されるＦＭ信号
は高調波をｉく含むために特性の優れた低域フィルタを
用いなければならない。特に、β方式のＶＴＲ信号の場
合にはほぼ２００ＫＨ２〜１，４１ｙｌ Ｈ’ｚの帯域
をもっているので、特殊なフィルタが必要になる。また
、アナログ回路を用いているので調整箇所が多くなって
しまう。
（発明の目的）
本発明は、このような点に着目したものであって、その
目的は、比較的簡単な回路構成でデジタル化を図り、低
価格で、高精度、高安定、高品位の各種のＦＭ信号を発
生するＦＭ信号発生装置を提供することにある。
目的は、比較的簡単な回路構成でデジタル化を図り、低
価格で、高精度、高安定、高品位の各種のＦＭ信号を発
生するＦＭ信号発生装置を提供することにある。
（発明の概要）
このような目的を達成する本発明は、所定のＦＭ信号の
周波数パターンのデータが格納されたメモリと、このメ
モリから加えられるデータにより直接アクセスされ周波
数信号を発生する信号発生部とで構成されたことを特徴
とする。
周波数パターンのデータが格納されたメモリと、このメ
モリから加えられるデータにより直接アクセスされ周波
数信号を発生する信号発生部とで構成されたことを特徴
とする。
（実施例）
以下、図面を用いて詳細に説明する。
第１図は本発明の一実施例を示す構成説明図であり、第
１０図と同等部分には同一符号を付している。第１図に
おいて、８はメモリ１から出力されるデータにプリエン
ファシス処理を施すデータ処理回路、９はメモリ１から
出力されるデータを基本にして各方式（標準、β方式Ｖ
ＴＲ，ＶＨ８方式ＶＴＲ）に対応した色信号を作るため
の所定の搬送周波数データを選択的に加える方式選択回
路であり、これらデータ処理回路８および方式選択回路
９の出力データは加算器１０で加算されて積算器１１に
加えられる。積算器１１にはクロック発生器１２のクロ
ック信号が加えられていて、このクロック信号のタイミ
ングで加算器１０から加えられるデータを積算し、クロ
ック信号に従って逐次変化する位相データをデータ変換
器１３に加える。データ変換器１３は位相データを周波
数偏移データに変換し、この周波数偏移データをＤ／Ａ
変換器２に加える。Ｄ／Ａ変換器２は周波数偏移データ
を所定の周波数のアナログ信号に変換する。そして、こ
のＤ／Ａ変換器２の出力信号はベルフィルタや低域フィ
ルタなどの所定の特性を有するフィルタ１４を介して出
力端子１５に送り出される。
１０図と同等部分には同一符号を付している。第１図に
おいて、８はメモリ１から出力されるデータにプリエン
ファシス処理を施すデータ処理回路、９はメモリ１から
出力されるデータを基本にして各方式（標準、β方式Ｖ
ＴＲ，ＶＨ８方式ＶＴＲ）に対応した色信号を作るため
の所定の搬送周波数データを選択的に加える方式選択回
路であり、これらデータ処理回路８および方式選択回路
９の出力データは加算器１０で加算されて積算器１１に
加えられる。積算器１１にはクロック発生器１２のクロ
ック信号が加えられていて、このクロック信号のタイミ
ングで加算器１０から加えられるデータを積算し、クロ
ック信号に従って逐次変化する位相データをデータ変換
器１３に加える。データ変換器１３は位相データを周波
数偏移データに変換し、この周波数偏移データをＤ／Ａ
変換器２に加える。Ｄ／Ａ変換器２は周波数偏移データ
を所定の周波数のアナログ信号に変換する。そして、こ
のＤ／Ａ変換器２の出力信号はベルフィルタや低域フィ
ルタなどの所定の特性を有するフィルタ１４を介して出
力端子１５に送り出される。
第２図および第３図は、第１図の具体的な構成メモリ１
から加えられるたとえば９ビツトで２ＫＨ２／ＬＳＢの
メモリ１のデーＪｆｉｎに対して２５倍の演算を行い下
位５ビツトがＯの１４ビツトのデータを出力する乗算器
８１、一方の入力端子にデータｆｉｎが加えられ１１ビ
ツトのデータを出力する加算器８２、データｆｉｎの読
み出しタイミングクロックＲＣＬＫが加えられ一方の入
力端子には１４ビツトの出力データが帰還される加算器
８３、一方の入力端子に乗算器８１から出力される１４
ビツトのデータが加えられて他方の入力端子に加算器８
３から出力される１４ビツトのデータが加えられ１４ビ
ツトのデータを出力する加算器８４、加算器８４から出
力されるデータに対して１／２４倍の東線を行い１０ビ
ツトのデータを加算器８２の他方の入力端子に加える乗
算器８５、加算器８４から出力されるデータの上位１０
ビツトに対して１／−２倍の乗算を行い加算器８３の他
方の入力端子に８ビツトのデータを加える乗算器８６な
どで構成されている。このように構成ざ有するデジタル
フィルタとして作用するものであり、第４図にそのアナ
ログ等価回路を示し、第５図にステップ応答特性を示す
。方式選択回路９は、１４ピツトチ２５０ Ｈｚ ／
Ｌ Ｓ ＢのＶＴＲ（ＶＨ８）、ＶＴＲ（β）および標
準信号のそれぞれに対応した搬送周波数の定数を方式選
択信号に応じて選択するマルチプレクサ９１で構成され
ている。このマルチプレクサ９１から出力される１４ビ
ツトのデータは加算器１６の一方の入力端子に加えられ
る。なお、加算器１６の、他方の入力端子には８ピツト
で４ＫＨｚ ／ＬＳＢの周波数オフセットデータに対し
て１６倍の演算を行う乗算器１７の１２ビツトのデータ
が加えられ、１５ビツトで２５０Ｈｚ ／ＬＳＢのデー
タを加算器１０の一方の入力端子に加える。この加算器
１６により、・出力周波数をプログラマブルに微調整す
るためのオフセット周波数が搬送周波数に加算されるこ
とになる。
から加えられるたとえば９ビツトで２ＫＨ２／ＬＳＢの
メモリ１のデーＪｆｉｎに対して２５倍の演算を行い下
位５ビツトがＯの１４ビツトのデータを出力する乗算器
８１、一方の入力端子にデータｆｉｎが加えられ１１ビ
ツトのデータを出力する加算器８２、データｆｉｎの読
み出しタイミングクロックＲＣＬＫが加えられ一方の入
力端子には１４ビツトの出力データが帰還される加算器
８３、一方の入力端子に乗算器８１から出力される１４
ビツトのデータが加えられて他方の入力端子に加算器８
３から出力される１４ビツトのデータが加えられ１４ビ
ツトのデータを出力する加算器８４、加算器８４から出
力されるデータに対して１／２４倍の東線を行い１０ビ
ツトのデータを加算器８２の他方の入力端子に加える乗
算器８５、加算器８４から出力されるデータの上位１０
ビツトに対して１／−２倍の乗算を行い加算器８３の他
方の入力端子に８ビツトのデータを加える乗算器８６な
どで構成されている。このように構成ざ有するデジタル
フィルタとして作用するものであり、第４図にそのアナ
ログ等価回路を示し、第５図にステップ応答特性を示す
。方式選択回路９は、１４ピツトチ２５０ Ｈｚ ／
Ｌ Ｓ ＢのＶＴＲ（ＶＨ８）、ＶＴＲ（β）および標
準信号のそれぞれに対応した搬送周波数の定数を方式選
択信号に応じて選択するマルチプレクサ９１で構成され
ている。このマルチプレクサ９１から出力される１４ビ
ツトのデータは加算器１６の一方の入力端子に加えられ
る。なお、加算器１６の、他方の入力端子には８ピツト
で４ＫＨｚ ／ＬＳＢの周波数オフセットデータに対し
て１６倍の演算を行う乗算器１７の１２ビツトのデータ
が加えられ、１５ビツトで２５０Ｈｚ ／ＬＳＢのデー
タを加算器１０の一方の入力端子に加える。この加算器
１６により、・出力周波数をプログラマブルに微調整す
るためのオフセット周波数が搬送周波数に加算されるこ
とになる。
データ処理回路８の加算器８２のデータは乗算器１８で
２ｓ倍されて１６ビツトのデータになり、２種類の色信
号に応じて所定のオフセット周波数を選択するオフセッ
ト選択回路１９を構成する加算器１９１の一方の入力端
子に加えられる。この加算器１９１の他方の入力端子に
は画面に同期した制御信号ｆｖ／ ２により切り換え制
御されるスイッチ１９２を介して１４ビツトで２５０Ｈ
ｚ／ＬＳＢのオフセット周波数データが加えられ、１６
ビツトのデータが出力される。この１６ビツトのデータ
はリミッ・り２０で１４ビツトに制限されて加算器１０
の他方の入力端子に加えられる。なお、ＶＴＲ（ＶＨ８
）（７）場合ニハ乗算１２１７−１／４倍に乗算され５
００Ｈｚ／ＬＳＢのデータになる。
２ｓ倍されて１６ビツトのデータになり、２種類の色信
号に応じて所定のオフセット周波数を選択するオフセッ
ト選択回路１９を構成する加算器１９１の一方の入力端
子に加えられる。この加算器１９１の他方の入力端子に
は画面に同期した制御信号ｆｖ／ ２により切り換え制
御されるスイッチ１９２を介して１４ビツトで２５０Ｈ
ｚ／ＬＳＢのオフセット周波数データが加えられ、１６
ビツトのデータが出力される。この１６ビツトのデータ
はリミッ・り２０で１４ビツトに制限されて加算器１０
の他方の入力端子に加えられる。なお、ＶＴＲ（ＶＨ８
）（７）場合ニハ乗算１２１７−１／４倍に乗算され５
００Ｈｚ／ＬＳＢのデータになる。
加算器１０からは１５ビツトのデータが出力され、積算
器１１に加えられる。積算器１１は、加算器１０から加
えられる周波数データをクロック発生器１２から加えら
れる１６．３８４Ｍ ＨＺのクロックで積算して１０ビ
ツトの位相データ（０°〜３６０°）を作るものである
。この積算器１１は、クロックに従って周波数データを
ラッチするラッチ回路１１１、一方の入力端子にラッチ
回路１１２を介してラッチ・回路１１１の１５ビツトの
出力データが加えられて１６ビツトのデータを出力する
とともにこのデータがラッチ回路１１４を介して他方の
入力端子に帰還される加算器１１３などで構成されてい
て、１６ビツトのデータの内の上位１０ビツトがデータ
変換器１３に送り出される。データ変換器１３は、積算
器１３から加えられる位相データを正弦波データに変換
するものであり、第６図に示すようなデータが格納され
たＲＯＭのアドレスとして位相データを加えることによ
り得ることができる。本実施例によれば、１６．３８４
Ｍ ＨＺのクロックに同期した正弦波データが得られる
。このデータ変換器１３の出力データは、ｆｈ／２およ
びｆｖ／ ２め制御信号に従゛ってデータの正負の極性
を切り換える極性切換回路２２に加えられる。
器１１に加えられる。積算器１１は、加算器１０から加
えられる周波数データをクロック発生器１２から加えら
れる１６．３８４Ｍ ＨＺのクロックで積算して１０ビ
ツトの位相データ（０°〜３６０°）を作るものである
。この積算器１１は、クロックに従って周波数データを
ラッチするラッチ回路１１１、一方の入力端子にラッチ
回路１１２を介してラッチ・回路１１１の１５ビツトの
出力データが加えられて１６ビツトのデータを出力する
とともにこのデータがラッチ回路１１４を介して他方の
入力端子に帰還される加算器１１３などで構成されてい
て、１６ビツトのデータの内の上位１０ビツトがデータ
変換器１３に送り出される。データ変換器１３は、積算
器１３から加えられる位相データを正弦波データに変換
するものであり、第６図に示すようなデータが格納され
たＲＯＭのアドレスとして位相データを加えることによ
り得ることができる。本実施例によれば、１６．３８４
Ｍ ＨＺのクロックに同期した正弦波データが得られる
。このデータ変換器１３の出力データは、ｆｈ／２およ
びｆｖ／ ２め制御信号に従゛ってデータの正負の極性
を切り換える極性切換回路２２に加えられる。
このよ′うな構成において、加算器１ｏまでの一回路に
より、各色信号毎に、各方式毎の搬送周波数データ、オ
フセット周波数データ、周波数偏移データなどが演算さ
れる。これら各種の周波数データは加算器１０で加算さ
れて積算器１１に加えられ、第７図に示すように位相デ
ータに変換される。第７図において、横軸は時間を表わ
し、縦軸は積算器１１の出力データを表わし、○印は入
力される周波数データがｆｌの場合を表わし、Ｘ印は入
力される周波数データがｆ２ （ｆ＋＜ｆ２）の場合を
表わしている。この第７図から明らかなように、入力さ
れる周波数データはクロック毎の増分として出力データ
に現われる。ここで、出力データは１０ピット幅である
ために、１０ビット幅を１周期とした場合、出力データ
は入力される周波数データに比例した速度で回転する位
相データになる。このようにして作られる位相データｆ
１およびｆ２をデータ変換器１３を構成するＲ’ＯＭの
アドレスに与えることにより、ＲＯＭのデータとの間に
は第８図に示すような関係が得られる。
より、各色信号毎に、各方式毎の搬送周波数データ、オ
フセット周波数データ、周波数偏移データなどが演算さ
れる。これら各種の周波数データは加算器１０で加算さ
れて積算器１１に加えられ、第７図に示すように位相デ
ータに変換される。第７図において、横軸は時間を表わ
し、縦軸は積算器１１の出力データを表わし、○印は入
力される周波数データがｆｌの場合を表わし、Ｘ印は入
力される周波数データがｆ２ （ｆ＋＜ｆ２）の場合を
表わしている。この第７図から明らかなように、入力さ
れる周波数データはクロック毎の増分として出力データ
に現われる。ここで、出力データは１０ピット幅である
ために、１０ビット幅を１周期とした場合、出力データ
は入力される周波数データに比例した速度で回転する位
相データになる。このようにして作られる位相データｆ
１およびｆ２をデータ変換器１３を構成するＲ’ＯＭの
アドレスに与えることにより、ＲＯＭのデータとの間に
は第８図に示すような関係が得られる。
そして、これらの出力データを横軸に時間を取って表わ
すと、第９図に示すように、ｆｌは実線の波形になり、
「２は破線の波形になる。このような出力データをクロ
ック毎にＤ／Ａ変換器２でＤ／Ａ変換することにより、
必要なアナログ信号を得ることができる。
すと、第９図に示すように、ｆｌは実線の波形になり、
「２は破線の波形になる。このような出力データをクロ
ック毎にＤ／Ａ変換器２でＤ／Ａ変換することにより、
必要なアナログ信号を得ることができる。
このような構成によれば、完全にデジタル化を図ること
ができ、アナログ回路の場合に必要な調整作業を大幅に
減らすことができる。また、標準色信号とＶ、ＴＲ信号
とを同一構成で得ることができる。また、周波数の安定
度および精度はクロックの特性に支配されるので、きわ
めて高安定で高精度の信号が得られる。また、このよう
にして得られるアナログ信号は、クロックの周波数をｆ
ｃ。
ができ、アナログ回路の場合に必要な調整作業を大幅に
減らすことができる。また、標準色信号とＶ、ＴＲ信号
とを同一構成で得ることができる。また、周波数の安定
度および精度はクロックの特性に支配されるので、きわ
めて高安定で高精度の信号が得られる。また、このよう
にして得られるアナログ信号は、クロックの周波数をｆ
ｃ。
色信号の周波数をｆＯとすると、ｆｃ＋ｆＯの周波数成
分を有することになり、ｆｃ−ｆｏ＞ｆＯであれば必要
とする全帯域においてスプリアスの存在しない高品位の
信号を得ることができる。
分を有することになり、ｆｃ−ｆｏ＞ｆＯであれば必要
とする全帯域においてスプリアスの存在しない高品位の
信号を得ることができる。
なお、上記実施例では、ＳＥＣＡＭ方式の色信号発生装
置の例について説明したが、これに限るものではなく、
一部回路を追加変更したほぼ同様な構成で、各テレビジ
ョン方式（ＮＴＳＣ，ＰＡＬ、ＳＩＥＣＡＭ）の色信号
だけではなく、各テレビジョン方式に対応したＶＴＲ（
ＶＨ８，β）のｆｉ１度信号を得ることもできる。
置の例について説明したが、これに限るものではなく、
一部回路を追加変更したほぼ同様な構成で、各テレビジ
ョン方式（ＮＴＳＣ，ＰＡＬ、ＳＩＥＣＡＭ）の色信号
だけではなく、各テレビジョン方式に対応したＶＴＲ（
ＶＨ８，β）のｆｉ１度信号を得ることもできる。
（発明の効果）
以上説明したように、本発明によれば、比較的簡単な回
路構成で、デジタル化が図れ、低価格で、高精度、高安
定、高品位の各種のＦＭ信号を発生ずるＦＭ信号発生装
置が実現でき、テレビジョン信号発生装置などに好適で
ある。
路構成で、デジタル化が図れ、低価格で、高精度、高安
定、高品位の各種のＦＭ信号を発生ずるＦＭ信号発生装
置が実現でき、テレビジョン信号発生装置などに好適で
ある。
第１図は本発明の一実施例を示す構成説明図、第２図お
よび第３図は第１図の具体的な構成を示す回路図、第４
図は本発明で用いるデータ処理回路のアナログ等価回路
、第５図は第４図のステップ応答特性図、第６図は本発
明ぐ用いるデータ変換器のデータ説明図、第７図は本発
明で用いる積算器の動作説明図、第８図は本発明で用い
るデータ変換器の動作説明図、第９図はその出力データ
説明図、第１０図は従来の装置の一例を示す構成説明図
である。である。 １・・・メモリ、２・・・Ｄ ／、Ａ変換器、８・・・
データ処理回路、９・・・方式選択回路、１０・・・加
算器、１１・・・積算器、１２・・・りＤツク発撮器、
１３・・・データ変換器＜ＲＯＭ） 、１４・・・フィ
ルタ、１５・・・出力端子。 代 理 人 弁理士 小沢信助 第５図 ７”；ｆｌＬイ直（ｐｉり４４牧） 第り図 デゝり（ｌθｂｉｔ） 第７図 第ε図 ＫＤＭＴ’ｆ（ｌＤｂｒｔ） １０Ｍ７にムχ（ｍｂ（ｔ〕
よび第３図は第１図の具体的な構成を示す回路図、第４
図は本発明で用いるデータ処理回路のアナログ等価回路
、第５図は第４図のステップ応答特性図、第６図は本発
明ぐ用いるデータ変換器のデータ説明図、第７図は本発
明で用いる積算器の動作説明図、第８図は本発明で用い
るデータ変換器の動作説明図、第９図はその出力データ
説明図、第１０図は従来の装置の一例を示す構成説明図
である。である。 １・・・メモリ、２・・・Ｄ ／、Ａ変換器、８・・・
データ処理回路、９・・・方式選択回路、１０・・・加
算器、１１・・・積算器、１２・・・りＤツク発撮器、
１３・・・データ変換器＜ＲＯＭ） 、１４・・・フィ
ルタ、１５・・・出力端子。 代 理 人 弁理士 小沢信助 第５図 ７”；ｆｌＬイ直（ｐｉり４４牧） 第り図 デゝり（ｌθｂｉｔ） 第７図 第ε図 ＫＤＭＴ’ｆ（ｌＤｂｒｔ） １０Ｍ７にムχ（ｍｂ（ｔ〕
Claims (1)
- 所定のＦＭ信号の周波数パターンのデータが格納された
メモリと、このメモリから加えられるデータにより直接
アクセスされ周波数信号を発生する信号発生部とで構成
されたことを特徴とするＦＭ信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096275A JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096275A JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239192A true JPS60239192A (ja) | 1985-11-28 |
| JPH0570990B2 JPH0570990B2 (ja) | 1993-10-06 |
Family
ID=14160583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096275A Granted JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02212794A (ja) * | 1989-02-10 | 1990-08-23 | Honda Motor Co Ltd | 周波数変調装置 |
| JPH06225335A (ja) * | 1992-11-27 | 1994-08-12 | Samsung Electron Co Ltd | 低域変換色信号処理装置，低域変換色副搬送波形成装置およびその方法 |
| JPH0794949A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | デジタル周波数変調器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131011U (ja) * | 1981-02-09 | 1982-08-16 | ||
| JPS58160506A (ja) * | 1982-03-17 | 1983-09-24 | Nissan Motor Co Ltd | 内燃機関のバルブ装置 |
-
1984
- 1984-05-14 JP JP59096275A patent/JPS60239192A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131011U (ja) * | 1981-02-09 | 1982-08-16 | ||
| JPS58160506A (ja) * | 1982-03-17 | 1983-09-24 | Nissan Motor Co Ltd | 内燃機関のバルブ装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02212794A (ja) * | 1989-02-10 | 1990-08-23 | Honda Motor Co Ltd | 周波数変調装置 |
| JPH06225335A (ja) * | 1992-11-27 | 1994-08-12 | Samsung Electron Co Ltd | 低域変換色信号処理装置，低域変換色副搬送波形成装置およびその方法 |
| JPH0794949A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | デジタル周波数変調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570990B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668988A (en) | Non-linear digital emphasis circuit | |
| FI89433B (fi) | Faslaosningskrets med analogi- och digitalkomponenter | |
| JPS59105791A (ja) | デイジタルテレビジヨン受像機 | |
| JP2785821B2 (ja) | デイジタル信号発生回路 | |
| JPH06507297A (ja) | ビデオレコーダーのナーバスクロック信号発生器 | |
| US6256070B1 (en) | Concurrent discrete time oscillators (DTO) for video and closed caption encoding | |
| JPS60239192A (ja) | Ｆｍ信号発生装置 | |
| JPH0712229B2 (ja) | 時間軸補正装置 | |
| US4652938A (en) | Digital processing circuit for video signal | |
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| US6229579B1 (en) | Color encoder with chrominance subcarrier generator responsive to a plurality of clock rates or frequencies | |
| KR970007880B1 (ko) | 디지탈 주파수변조기 | |
| EP0226456A2 (en) | Signal recording and reproducing apparatus | |
| JP2532416B2 (ja) | リンギング軽減装置 | |
| JPS62266903A (ja) | デイジタルｆｍ変調方式 | |
| JP3189405B2 (ja) | 発振器及び変調器 | |
| JPH0213519B2 (ja) | ||
| KR910005536Y1 (ko) | 비데오신호 디코딩회로 | |
| JP3906515B2 (ja) | カラービデオ信号記録方法及びダビングシステム | |
| JPH07226864A (ja) | 映像信号の輪郭強調装置 | |
| JPS6165587A (ja) | デイジタル混合回路 | |
| JPH02260887A (ja) | デジタル移相器 | |
| JPS5923606A (ja) | 変調回路 | |
| JP2002247613A (ja) | Ｓｃｈ検出装置 | |
| JPH0422285A (ja) | 色相調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |