JPH05119072A

JPH05119072A - デジタル化装置

Info

Publication number: JPH05119072A
Application number: JP3276580A
Authority: JP
Inventors: Daburiyuu Shiyanku Goodon; ゴードン・ダブリユー・シヤンク; Guregorii Fuotsukusu Henrii; ヘンリー・グレゴリー・フオツクス; Ei Robaatoson Kebin; ケビン・エイ・ロバートソン
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1990-09-27
Filing date: 1991-09-27
Publication date: 1993-05-14
Also published as: DE4132294A1; US5212485A; DE4132294C2; FR2667401A1

Abstract

(57)【要約】【目的】アナログ・オシロスコープを用いて、アナロ
グ信号をデジタル化すると共に、最小及び最大値を検出
する装置を提供することである。【構成】繰り返し入力信号とコントローラ１２の発生
するＢトリガ・レベル信号の値Ｌとを比較し、Ｌが入力
信号より小さければ、このＬを増加させ、大きければ減
少させる。そして、このときの加減率ｄＬを徐々に小さ
くして、ほぼ零とみなせるまで繰り返す。この結果得ら
れたＬを、入力信号の各サンプル点の値としてストアす
る。同様にして、サンプル点間において、Ｌと入力信号
とを比較し、サンプル点間の最小及び最大値を得ること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ・オシロスコ
ープを用いて、アナログ繰り返し入力信号をデジタル化
するデジタル化装置に関する。

【０００２】

【従来の技術】アナログ・オシロスコープは、入力信号
をリアル・タイムで表示する装置であり、信号の波形を
既存の表示スクリーン、例えば陰極線管（ＣＲＴ）の管
面に表示する。アナログ・オシロスコープの最大の長所
は、入力信号をそのまま描写することであり、さらに、
掃引と掃引の合間には、トリガをかけ直すか、ビームを
トレースし直すかの動作があるだけなので、入力信号の
表示を最も速い割合で最新のものにすることができる。
一方、デジタル・オシロスコープの場合、入力信号はサ
ンプリングされ、デジタル・ワードに変換される。この
デジタル・ワードは、通常、一旦ストアされ、処理され
た後、自動的に測定され、次に他の場所に送られるか、
場合によってはハードコピーに出力される。

【０００３】デジタル・オシロスコープが、既存のアナ
ログ・デジタル変換器（ＡＤＣ）を用いて入力信号をサ
ンプリングする方法は、次のいずれかである。すなわ
ち、全信号を１回サンプリングして、そのまま表示する
実時間サンプリング。効率的に使用可能帯域を広げるた
めに、繰り返し入力信号から１部分を抜き取って入力信
号を再生する等価時間サンプリング。この等価時間サン
プリングには、サンプリング点を掃引ごとに遅らせてい
きながら、数回サンプリングするシーケンシャル・サン
プリング。そして、繰り返し入力信号を、各掃引ごと任
意にサンプリングしていくランダム・サンプリングとが
ある。

【０００４】

【発明が解決しようとする課題】従来、アナログ信号を
デジタル化するには高価な装置を必要としたが、必ずし
も高速度デジタル化が可能なデジタル化装置を必要とし
ない場合もある。そこで本発明の目的は、従来あるアナ
ログ・オシロスコープを用いて、簡易で、コストの安い
デジタル化装置を提供することである。

【０００５】

【課題を解決するための手段】本発明のデジタル化装置
において、傾斜信号発生手段は、繰り返し入力信号に同
期して傾斜（ランプ）信号を発生させる。第１（遅延）
比較手段は、プログラム可能な遅延レベル信号とこの傾
斜信号とを比較し、ストローブ（リファレンス）信号を
出力する。第２（遅延）比較手段は、プログラム可能な
デジタル化レベル（Ｂトリガ・レベル）信号と入力信号
とを比較して、論理レベル（Ｂトリガ）を出力する。論
理手段（サンプル・フリップ・フロップ）は、上記スト
ローブ信号をクロックとして上記論理レベルをラッチ
し、サンプル論理レベル（加減判定信号）を出力する。
コントローラ（制御器）は、入力信号の所望のサンプル
点の値に等しくなる方向に、上記サンプル論理レベルに
応じて上記デジタル化レベル信号を加減し、このときの
加減率を徐々に小さくして所定加減率になるまで繰り返
す。そして、記憶手段が、この加減の結果得られるデジ
タル化レベル信号のレベルを入力信号の所望サンプル点
の値としてを記憶する。同様にして、サンプル点間の最
小及び最大値を得ることができる。これは、サンプル点
間において、デジタル化レベル信号と入力信号とを比較
するものである。

【０００６】

【実施例】図１及び２は、アナログ・オシロスコープ１
０の回路の一部を示している。アナログ繰り返し入力信
号を第１トリガ比較回路１１に入力する。ここで繰り返
し入力信号とコントローラ１２からのＡトリガ・レベル
信号との比較により、Ａトリガ信号が発生する。このＡ
トリガ信号を掃引発生及びホールド・オフ回路１３に入
力すると、一定の傾斜で立ち上がるＡランプ（傾斜）信
号と、このＡランプ信号と同じ幅のパルスを有するＡゲ
ート信号が発生する。Ａランプ信号は、バッファ増幅回
路１４に入力され、陰極線管（ＣＲＴ；図示せず）の水
平（時間軸）偏向板を駆動する。一方、入力信号が遅延
されて垂直（振幅軸）偏向回路に印加され、入力信号の
時間と振幅の関係がＣＲＴに表示される。また、この遅
延された入力信号（以下、遅延入力信号という）を第２
トリガ比較回路１５に印加すると、Ｂトリガ信号が発生
する。このＢトリガ信号を発生させるために、第２トリ
ガ比較回路１５は、遅延入力信号とコントローラ１２か
らのＢトリガ・レベル信号とを比較する。

【０００７】Ａランプ信号と、コントローラ１２からの
遅延レベル信号のレベルＥとを第１遅延比較回路１６に
入力比較する。また、Ａランプ信号と、コントローラ１
２からのデルタ遅延レベル信号とを第２遅延比較回路１
７に入力比較する。第１遅延比較回路１６の出力、スト
ローブ（リファレンス）信号を測定論理回路２０に入力
する。さらに、この測定論理回路２０に、第２遅延比較
回路１７の出力であるデルタ信号、また、Ｂトリガ信号
及びコントローラ１２からのセット・アップ信号を入力
する。測定論理回路２０は、これら入力信号で定まる応
答信号をコントローラ１２に送り、また、掃引信号を掃
引発生及びホールド・オフ回路１３に送る。

【０００８】図２に示すように、リファレンス信号を、
サンプル・フリップ・フロップ２４のクロック入力端、
さらに、アンド・ゲート２７を通して掃引・フリップ・
フロップ２８のクロック入力端に入力する。このとき、
アンド・ゲート２７には、掃引発生及びホールド・オフ
回路１３からのホールド・オフ信号も入力する。サンプ
ル・フリップ・フロップ２４のＤ入力端には、Ｂトリガ
信号を入力し、掃引フリップ・フロップ２８のＤ入力端
には、論理レベル”１”を入力する。サンプル・フリッ
プ・フロップ２４のＱ出力端は、コントローラ１２に加
減判定信号を出力し、これは、リファレンス信号をクロ
ックとするＢトリガ信号の論理レベルを示す。掃引フリ
ップ・フロップ２８のＱ出力端は、リファレンス信号を
クロックとする掃引信号をコントローラ１２に出力す
る。

【０００９】Ａゲート信号を、直列の２つのフリップ・
フロップで構成されるＡゲート・エンド検出回路２６に
入力するが、このとき第１フリップ・フロップ２６１
は、Ａゲート信号の立ち上がりで、第２フリップ・フロ
ップ２６２は、同じく立ち下がりでクロックを取ってい
る。論理レベル”１”がＡゲート・エンド検出回路２６
の第１フリップ・フロップ２６１のＤ入力端に入力され
ている。よって、Ａゲート信号の立ち下がりで第２フリ
ップ・フロップが遷移し、第２フリップ・フロップのＱ
出力端が、Ａゲート信号の立ち下がりでＡゲート・エン
ド信号をコントローラ１２に出力する。

【００１０】比較回路１６及び１７からのリファレンス
信号及びデルタ信号を、互いに逆極性でアンド・ゲート
２１の入力端に入力し、さらに、Ｂトリガ信号を入力す
る。アンド・ゲート２１の出力は、マルチプレクサ２３
の１つの入力となる。Ａゲート及びＢトリガ信号を別の
アンド・ゲート２２に入力し、その出力はマルチプレク
サ２３のもう１つの入力となる。マルチプレクサ２３の
出力は、コントローラ１２からのＳＥＬＥＣＴ信号で決
まり、これによって、アンド・ゲート２１又は２２の出
力の内の１つが選択され、ウィンド信号として出力す
る。このウィンド信号を、２つのノア・ゲートで構成さ
れるピーク・ラッチ回路２５に入力する。これらは、互
いに他方のノア・ゲートの出力を１つの入力としてい
る。ピーク・ラッチ回路２５は、コントローラ１２に最
小又は最大値信号を出力する。

【００１１】コントローラ１２は、フリップ・フロップ
２４及び２８、Ａゲート・エンド検出回路２６並びにピ
ーク・ラッチ回路２５にそれぞれクリア信号を供給す
る。また、極性命令を第２トリガ比較回路１５に供給す
る。さらに、掃引速度選択命令及び掃引速度コントロー
ル命令を掃引発生及びホールド・オフ回路１３に供給
し、Ａランプ信号の周波数を制御する。これらについて
は、後述で詳しく述べる。

【００１２】入力信号をデジタル化するには、３つのデ
ジタル化モードがあり、掃引速度の選択により自動的
に、又はオペレータの操作により手動で、いずれかのモ
ードが選択される。そのうちの１つのモードは、入力信
号をデジタル化するために１サンプル点につき複数回の
掃引を必要とするもので、仮に１サンプル点につき８ビ
ットの垂直分解能があり、水平軸方向の表示に５００サ
ンプル点を必要だとすれば、入力信号のデジタル化には
４０００回の掃引が必要となる。第２のモードは、各掃
引ですべての各サンプル点をサンプルするもので、８ビ
ットの垂直分解能に対して８回の掃引で済む。第３のモ
ードでは、入力信号の１水平掃引当たりのサンプル点数
に応じて掃引率を増加させ、実質的に第２のモードと同
じ結果を得る。

【００１３】図３は、第１デジタル化モードのアルゴリ
ズムを示している。繰り返すアナログ信号のデジタル化
を始めるとき、コントローラ１２は、遅延レベル信号の
レベルＥを初期値Ｅｏに設定し、これによって、デジタ
ル化を始める第１サンプル点が時間軸上で確定する。こ
のとき、デルタ・レベルｄＬを、選択した垂直スケール
の振幅レンジＲの４分の１、Ｒ／４に設定する。また、
Ｂトリガ・レベルのレベルＬを振幅レンジの中間に設定
する。たとえば、もしスケールが−１．０から＋１．０
ならば、ｄＬを０．５に、Ｌを０．０に設定する。次
に、インデックスＩを零にするが、Ｉはコントローラ１
２のストレージ・メモリにおいてアドレスとして働き、
それぞれ対応する波形サンプル点がこのメモリ上にスト
アされる。コントローラ１２はインデックスＩを調べ、
各１掃引で表示する波形の各サンプル点がデジタル化さ
れたか確認する。もしインデックスＩが、メモリ領域い
っぱいの数値に達すると、仮定の実施例で言えば５００
に達すると、デジタル化は一通り終了し、プログラムが
終了する。他方で、コントローラ１２はｄＬを調べ、も
しｄＬが零ならば、現時点のサンプル点のデジタル化は
終了したと判断する。

【００１４】最初の掃引ではｄＬ＝０．５である（零で
ない）から、コントローラ１２は、サンプル・フリップ
・フロップ２４とＡゲート・エンド検出回路２６をクリ
アする。コントローラ１２は、Ａランプ信号が決定する
水平掃引が終了したことを、Ａゲート・エンド信号が示
すまでを待っている。水平掃引中、Ａランプ信号が遅延
レベル信号のレベルＥに達すると、リファレンス信号が
立ち上がる。第２トリガ比較回路１５に遅延入力信号と
Ｂトリガ・レベルのレベルＬとを入力し、比較してＢト
リガ信号を得る。このＢトリガ信号は、リファレンス信
号が立ち上がったときにサンプル・フリップ・フロップ
２４にラッチされる。よって、サンプル・フリップ・フ
ロップ２４の出力である加減判定信号に、論理レベル”
１”又は”０”が出力される。つまり、遅延入力信号が
Ｌより大きければ、”１”、小さければ”０”が出力さ
れる。この加減判定信号に従いコントローラ１２は、Ｂ
トリガ・レベルのレベルＬをデルタ・レベルｄＬ単位で
増加又は減少させる。もし加減判定信号が論理レベル”
１”ならば、ＬはｄＬ増加し、Ｌ＝Ｌ＋ｄＬとなる。一
方、もしこの逆ならば、ＬはｄＬ単位で減少する。続い
て、ｄＬにｄＬ／２を代入し、もう１度ｄＬの値が零に
なるか調べる。この処理を連続する掃引において繰り返
し、各サンプル点がデジタル化されるまで行う。上述に
より得られたＬの値は、インデックスＩで指定する時間
軸上のサンプル点位置に対応して、コントローラ１２内
のメモリ位置にサンプル値（Ｉ）（インデックスＩにお
けるサンプル値）をストアする。

【００１５】ｄＬが零になり、入力信号の各サンプル点
のデジタル化が完了すると、遅延レベル信号がｄＥだけ
増加し、インデックスＩは、１加算される。ここで、ｄ
Ｅは、水平掃引に沿って（時間軸上で）サンプリング周
期に等しい。再び、ｄＬ＝Ｒ／４、Ｌを振幅レベルの中
間に設定して、上述の処理を新規のサンプル点に繰り返
す。インデックスを調べ、処理が終了したか判断し、終
了していないならば、上述のように新規のサンプル点を
デジタル化していく。図４が示すようにＡランプ信号
は、傾斜（ｒａｍｐ）信号であり、Ａゲート信号が開始
点及び終了点を決めている。第１遅延比較回路１６の出
力であるリファレンス信号は、Ａランプ信号の値が遅延
レベル信号の値Ｅに達すると立ち上がる。各増加分ｄＥ
は、時間の増分ｄｔに対応している。よって、Ｅの値
で、入力信号のどのサンプル点をデジタル化するかが決
まる。１回の水平掃引（傾斜信号）周期でサンプルする
５００サンプル点に対し、コントローラ１２内のメモリ
には、５００のメモリ位置がある。入力信号の、ある１
つのサンプル点のデジタル化を終了して得た、最終的な
Ｂトリガ・レベルの値Ｌが、対応するメモリ位置にスト
アされる。

【００１６】図５は、入力信号のあるサンプル点がデジ
タルされるまでを詳細に示している。処理の始めでは、
Ｌを零、ｄＬを０．５に設定する。サンプリングする入
力信号の所望のサンプル点をＰｍとする。このＰｍは、
最初のサンプル点Ｐｏと最後のサンプル点Ｐｎとの間の
任意のサンプル点である。Ａランプ信号の最初の掃引に
おいて、Ｐｍの値はＢトリガ・レベルの値Ｌより大きい
ので、サンプル・フリップ・フロップ２４は、論理レベ
ル”１”を出力する。第２の掃引では、ＬをｄＬ、つま
り０．５増加し、再びＰｍとＬを比較する。この場合も
ＬよりＰｍの方が大きいので、第３の掃引では、０．２
５になったｄＬをＬに加え、Ｌを０．７５とする。第４
の掃引で、初めてＬはＰｍより大きくなるので、Ｌをｄ
Ｌだけ、つまり０．１２５減少させ、Ｌを０．６２５と
する。第５の掃引で、再びＰｍがＬより大きくなるの
で、ＬをｄＬ＝０．０６２５増加させ、Ｌ＝０．６８７
５とする。この第５の掃引で、ｄＬ＝０となってＰｍの
デジタル化が終了し、０．６８７５の値が、メモリ上の
Ｐｍに対応する位置にストアされる。このようにして、
ＰｏとＰｎ間の各サンプル点をデジタル化する。

【００１７】図６は、第２デジタル化モードのアルゴリ
ズムを示している。始めに、コントローラ１２内のメモ
リのメモリ位置、サンプル値（Ｉ）又はＰ（ｉ）にスト
アしたすべての値を、オペレータがインタフェースを介
して選択した振幅レンジＲの中間に設定する。ここで
も、ｄＬをＲ／４に設定し、ＥをＥｏに設定する。この
モードが終了したかどうかｄＬによって判断し、もしｄ
Ｌ＝０になれば、各掃引で各サンプル点をすべて比較し
た結果であるから、すべてのサンプル点をデジタル化し
たということになる。

【００１８】もしｄＬが零でなければ、第１サンプル点
Ｐ（０）に対してインデックスｉを零に設定し、Ｌをメ
モリ上のＰ（０）の値に設定する。そして、コントロー
ラ１２は、サンプル・フリップ・フロップ２４とＡゲー
ト・エンド検出回路２６をクリアする。Ａゲート・エン
ド検出回路２６の出力を調べ、Ａゲート信号が終了した
か判断する。Ａゲート信号が終了すると、コントローラ
１２は、掃引フリップ・フロップ２８をクリアし、次の
Ａゲート信号の立ち上がりを待っている。Ａゲート信号
が立ち上がると、その掃引の最後のサンプル点までサン
プリングしたかをインデックスｉで判別する。もしｉ＝
ｎ（例えばｎは５００）になったら、ｄＬを２分の１に
し、ＬをｄＬ単位で加減させてｄＬが零になったか調
べ、零でなければ、この処理を次のＡランプ信号にも繰
り返す。リファレンス信号により掃引信号が発生し、サ
ンプル時間を示す。このとき、サンプル・フリップ・フ
ロップ２４の出力加減判定信号により、各サンプル点Ｐ
（ｉ）の値をｄＬ単位で加減する。インデックスｉ及び
遅延レベル信号Ｅを増加させ、Ｌを次のサンプル点Ｐ
（ｉ＋１）に設定する。ここで再びコントローラ１２
は、掃引フリップ・フロップ２８をクリアし、次のリフ
ァレンス信号の開始を待ち受ける。

【００１９】図７が示すように、Ａランプ信号の各周期
中、遅延レベル信号のレベルＥはｄＥ単位で増加し、そ
れぞれ周期中に５００サンプル点をサンプルしていく。
傾斜信号の値がＥｏのとき、Ｐ（０）でリファレンス信
号が立ち上がる。そこで、ＥをｄＥ増加させると、Ｅの
方が傾斜信号の値より大きくなるので、リファレンス信
号がクリアされ、次のサンプル点に達すると、リファレ
ンス信号が再び立ち上がる。このように、各Ａランプ信
号の周期において、ｎ個のリファレンス信号が立ち上が
る。ここでｎは、１周期におけるサンプル点Ｐ（ｉ）の
個数である。さらに、Ａランプ信号の第１掃引における
サンプル点Ｐ（ｋ）及びＰ（ｉ）に対し、中間レンジの
０．０に設定されたＬ（ｋ）及びＬ（ｉ）を設定する。
両サンプル点の値は零より上であるから、第２掃引でＬ
（ｋ）及びＬ（ｉ）は、０．５に設定される。第３掃引
では、Ｐ（ｋ）の値はＬ（ｋ）より小さい一方、Ｐ
（ｉ）の値はＬ（ｉ）より大きいので、Ｌ（ｋ）＝０．
２５、Ｌ（ｉ）＝０．７５となる。第４掃引では、Ｌ
（ｋ）＝０．３２５、ｌ（ｉ）＝０．８７５になる。こ
の処理はｄＬ＝０になるまで続き、最終的なＬの値が、
デジタル化された各サンプル点Ｐ（ｉ）の値としてコン
トローラ１２のメモリにストアされる。

【００２０】図８は、第３デジタル化モードのアルゴリ
ズムを示している。Ａランプ信号の周期中に遅延レベル
信号の値Ｅをｎ回増加させるのではなく、ホールド・オ
フ期間後にＡトリガ信号で、一旦Ａランプ信号にトリガ
をかけ、コントローラ１２のスピード・コマンドで、Ａ
ランプ信号を高速フリー・ランニング・モードに設定す
る。この結果、通常の水平掃引の１周期につき１Ａラン
プ信号ではなく、入力信号のｎ個のサンプル点に対応し
て、ｎ個のＡランプ信号が発生する。上述の２つのデジ
タル化モードでは、水平掃引の１周期に対して１つのＡ
ランプ信号が対応していたので、アナログ信号をＣＲＴ
上で見ても問題はなかった。しかし、図９に示すよう
に、Ａランプ信号は、このモードではスクリーン全域を
掃引せず、インタフェース１８でオペレータが選択した
掃引速度のｎ倍の速度で発生する。よって、ＣＲＴを表
示に用いるのは適当でない。

【００２１】この第３デジタル化モードを開始するため
に、遅延レベル信号のレベルＥを固定値Ｅｆに、サンプ
ル値（Ｉ）の値を中間レンジ、Ｌをサンプル値（０）、
ｄＬをＲ／４にそれぞれ設定し、Ａゲート・エンド検出
回路２６をコントローラ１２がクリアする。コントロー
ラ１２は、水平掃引のエンドをＡゲート・エンド検出回
路２６で検出し、掃引発生及びホールド・オフ回路１３
の出力するＡランプ信号の速度を増加させ、ホールド・
オフ期間のエンドを検出する。コントローラ１２は、ホ
ールド・オフ期間のエンドで、Ａランプ信号を高速モー
ドに切り換え、Ａゲート・エンド検出回路２６とサンプ
ル・フリップ・フロップ２４をクリアする。さらに、イ
ンデックスで、すべてのサンプル点をサンプリングでき
たか判断し、もしできていなければ、Ａゲート・エンド
検出回路２６の出力を調べる。Ａゲート・エンド信号が
発生すると、サンプル・フリップ・フロップ２４の加減
判定信号の論理レベルを調べ、これによってサンプル値
（Ｉ）を加減し、インデックスを増加させ、次のサンプ
ル値（Ｉ）の値を定めて、Ａゲート・エンド検出回路２
６とサンプル・フリップ・フロップ２４をクリアする。
これでプログラムは、インデックスを調べるステップに
戻る。もしすべてのサンプル点をサンプリングしたら、
掃引発生及びホールド・オフ回路１３のＡランプ信号を
高速モードから低速モードに切り換え、ホールド・オフ
期間かどうか調べる。ホールド・オフ期間のエンドにお
いて、ｄＬを２分の１にしていきｄＬが零になれば、す
べてのサンプル点Ｐ（ｉ）に対してこの処理が完了す
る。ｄＬが零でなければ、掃引発生及びホールド・オフ
回路１３のＡランプ信号を高速モードに切り換えるステ
ップに戻し、処理を繰り返す。

【００２２】図１及び図２に示した回路は、サンプル点
間の最小及び最大値を得るためにも使用できる。入力信
号は、サンプル点Ｐ（ｉ）間でなめらかに変化せず、変
則点がある、又は隣接する両サンプル点より大きな値を
取るといった可能性がある。これら値をサンプル点間の
入力信号ピーク値と定義する。サンプル点間の最小及び
最大値を得ることにより、デジタル化した波形をより正
確にメモリから再現できる。アンド・ゲート２１及び２
２、第１及び第２遅延比較回路１６及び１７、マルチプ
レクサ２３、ピーク・ラッチ回路２５並びにコントロー
ラ１２で、最小及び最大値の測定回路を構成する。デジ
タル化モードに対応して、３つの最小及び最大値測定モ
ードがある。

【００２３】図１０に示すように、第１及び第２遅延比
較回路１６及び１７の出力は、アンド・ゲート２１で組
み合わされ、アンド・ゲート２１をイネーブル（活性
化）する。よって、アンド・ゲート２１の出力は、イネ
ーブされている間においてＢトリガの値を示す。コント
ローラ１２は、Ａランプ信号が水平掃引と同じ周期を有
する第１及び第２最小及び最大値測定モードのときは、
マルチプレクサ２３でアンド・ゲート２１の出力を選択
する。Ａランプ信号の高速モードを用いる第３最小及び
最大値測定モードのときは、Ａゲート信号でイネーブル
されるアンド・ゲート２２の出力を選択する。アンド・
ゲート２１及び２２がそれぞれイネーブルされていると
きＢトリガが論理レベル”１”になると、マルチプレク
サ２３からのウィンド信号は、ピーク・ラッチ回路２５
をイネーブルし、論理レベル”１”にする。

【００２４】第１最小及び最大値測定モードでは、各掃
引の各サンプル点に対し、ゲート２１又は２２にイネー
ブル信号が入力されている間において、Ｂトリガ信号が
変化するかどうかで、Ｂトリガ・レベル信号を調節して
いる。図１１及び図１２に示すように、最小及び最大値
を得る処理は、コントローラ１２がピーク・ラッチ回路
２５の出力を利用することを除けば、上述のデジタル化
モードと同様である。デルタ遅延レベル信号Ｅ＋ｄＥを
第２遅延比較回路１７に入力すると、アンド・ゲート２
１のウィンドの周期が決まる。これは、デジタル化処理
でサンプル点をサンプリングするためというより、水平
掃引中に遅延入力信号がＢトリガ・レベル信号のレベル
を越え、Ｂトリガ信号が発生するかどうかを確かめるた
めである。それゆえ、各水平掃引中に各サンプル点間の
入力信号の最大値がストアされる。

【００２５】最大値が得られたら、図１２に示すように
最小値を得るために上述の処理が繰り返されるが、この
とき、コントローラ１２からの極性命令で、第２トリガ
比較回路１５の入力端子の極性を反転する。こうして、
各サンプリング周期中に、最小及び最大値がストアされ
る。各周期は、２サンプル点の間隔に等しいので、所定
のメモリ・サイズの半分に最大値、もう半分に最小値を
ストアすることになる。

【００２６】第２最小及び最大値測定モードでは、サン
プリングが掃引周期を交互して行われる。つまり、最初
に偶数周期でサンプリングを行い、次に奇数周期でサン
プリングを行う。第１最小及び最大値測定モードと同じ
く各周期につき２サンプル点をサンプルするが、上述の
方法では、１つのサンプリングする掃引の終了と次のサ
ンプリングする掃引の開始までに間隔があるので、連続
する掃引中にサンプリング行うことができない。そこ
で、連続する掃引でサンプリングするために、交互する
掃引を第１パスでサンプリングし、その間の掃引を第２
パスでサンプリングする。

【００２７】図１３には第２最小及び最大値測定モード
を示している。第１パスでは偶数周期でサンプリングを
行い、第２パスでは奇数周期でサンプリングを行う。第
１パスにおいては、フラッグにＥＶＥＮ（偶数）を設定
する。第１パスの処理が終了するとフラッグを切換え、
このフラッグがＥＶＥＮかどうか判断する。フラッグを
ＯＤＤ（奇数）に切換え、第２パスはＩ＝０ではなくＩ
＝２から処理を開始する。両パスの処理が終わると、図
１４に示すように最小値を得るために、スロープ信号で
第２トリガ比較回路１５の極性を変えて上述の処理を繰
り返す。対応する第２デジタイジグ・モードと同じく、
最初に各メモリ位置の値を中間レンジに設定し、その
後、各メモリ位置の値を、各周期が最小及び最大値の組
を得るまで、２つのパスを繰り返して調整する。

【００２８】図１５から図１８に、第３最小及び最大値
測定モードのアルゴリズムを示す。最初に、Ａトリガ信
号の開始点を決め、次にＡランプ信号を、中速度フリー
・ランニング・モードに切換える。その周波数は、上述
の第３デジタル化モードでデジタル化に用いた周波数の
４分の１とする。各サンプリングにおいて用いる繰り返
し信号が、遅延レベル信号ではなくＡランプ信号である
ことを除けば、この処理は第２最小及び最大値測定モー
ドと同じである。第１パスでは偶数周期でサンプリング
を行い、第２パスでは奇数周期でサンプリングを行う。
ここでも最初に、フラッグにＥＶＥＮ（偶数）を設定
し、最大値を得るまで２つのパスの処理によるサンプリ
ングを行う。第２パスにおいてＢエンドＡ命令により、
Ａランプ信号の位相を２分の１周期だけずらす。最大値
が得られたら図１７及び図１８に示すように、上述の処
理を最小値を得るまで繰り返す。

【００２９】図２０は、図１の基本的ブロック図におい
て、１０倍の掃引速度にした場合、水平１０目盛りにつ
き５００サンプル点の分解能を維持するための具体例で
ある。コントローラ１２からのデルタ信号及びデルタ遅
延レベル信号を減衰回路網３０に入力する。また、水平
位置信号を減衰回路網３０に入力する。この減衰回路網
３０の出力は、デルタ信号、１０倍減衰デルタ信号、デ
ルタ遅延レベル信号及び１０倍減衰デルタ遅延レベル信
号である。これら信号をマルチプレクサ３２に入力し、
コントローラ１２からの減衰率選択信号に従って、デル
タ信号及びデルタ遅延レベル信号の減衰あり、又は減衰
無しの信号を選択し、それぞれ比較回路１６及び１７に
入力する。マルチプレクサ３２が減衰信号を選択した場
合、１目盛りの水平デジタル化レンジが、それぞれ１つ
のＡランプ信号に対応する。このために、５００サンプ
ル点の分解能となる。減衰回路網３０の基準端子に入力
したオフセット信号、水平位置信号により、デルタ信号
及びデルタ遅延レベル信号を、Ａランプ信号の領域でオ
フセットする。これは、アナログ・オシロスコープの水
平位置調整に類似している。

【００３０】図２１及び図２２に示すように、拡張モー
ドでは、減衰回路網３０に入力する、コントローラ１２
からの水平位置信号により、全水平目盛り１０の内のど
の目盛り領域を選択するか決定し、その周期内で５００
サンプル点をサンプリングする。Ａランプ信号のエンド
で、水平位置信号は零に戻る。よって、水平位置信号の
開始の１目盛りの期間は、入力信号をサンプリングす
る。

【００３１】

【発明の効果】本発明の装置及び方法によれば、従来あ
るアナログ・オシロスコープの回路を用い、簡易で、コ
ストを安くアナログ入力信号のデジタル化ができる。さ
らに、サンプル点間の最小及び最大値を得ることができ
るので、より正確に入力信号を再現できる。

【図面の簡単な説明】

【図１】本発明によるアナログ・オシロスコープ・デジ
タル化装置のブロック図である。

【図２】図１に示した測定論理回路の概略図である。

【図３】本発明による第１デジタル化モードの実施例の
フローチャートである。

【図４】図３の実施例での信号のタイミング図である。

【図５】入力信号をデジタル化するまでの処理を示す図
である。

【図６】本発明による第２デジタル化モードの実施例の
フローチャートである。

【図７】図６の実施例での信号のタイミング図である。

【図８】本発明による第３デジタル化モードの実施例の
フローチャートである。

【図９】図８の実施例での信号のタイミング図である。

【図１０】本発明の最小及び最大値測定に用いるイネー
ブル信号のタイミング図である。

【図１１】本発明によるデジタル化装置の第１最小及び
最大値測定モードの実施例のフローチャートである。

【図１２】本発明によるデジタル化装置の第１最小及び
最大値測定モードの実施例のフローチャートである。

【図１３】本発明によるデジタル化装置の第２最小及び
最大値測定モードの実施例のフローチャートである。

【図１４】本発明によるデジタル化装置の第２最小及び
最大値測定モードの実施例のフローチャートである。

【図１５】本発明によるデジタル化装置の第３最小及び
最大値測定モードの実施例のフローチャートである。

【図１６】本発明によるデジタル化装置の第３最小及び
最大値測定モードの実施例のフローチャートである。

【図１７】本発明によるデジタル化装置の第３最小及び
最大値測定モードの実施例のフローチャートである。

【図１８】本発明によるデジタル化装置の第３最小及び
最大値測定モードの実施例のフローチャートである。

【図１９】図１５から図１８の実施例での信号のタイミ
ング図である。

【図２０】図１をより具体化した実施例の部分図であ
る。

【図２１】図２０における波形図の例である。

【図２２】図２０における波形図の例である。

【符号の説明】

１０アナログ・オシロスコープ１１第１トリガ比較回路１２コントローラ１５第２トリガ比較回路１６第１遅延比較回路１７第２遅延比較回路１８インタフェース２０測定論理回路２４サンプル・フリップ・フロップ２５ピーク・ラッチ回路２６Ａゲート・エンド検出回路２８掃引フリップ・フロップ

Claims

【特許請求の範囲】

【請求項１】繰り返し入力信号をデジタル化するデジタ
ル化装置であって、上記繰り返し入力信号に同期して傾斜信号を発生させる
傾斜信号発生手段と、プログラム可能な遅延レベル信号と上記傾斜信号とを比
較し、ストローブ信号を出力する第１比較手段と、プログラム可能なデジタル化レベル信号と上記繰り返し
入力信号とを比較し、論理レベルを出力する第２比較手
段と、上記論理レベルと上記ストローブ信号との組み合わせに
より、サンプル論理レベルを出力する論理手段と、上記繰り返し入力信号の所望のサンプル点の値に等しく
なる方向に、上記サンプル論理レベルに応じて上記デジ
タル化レベル信号を加減し、このときの加減率を徐々に
小さくして所定加減率になるまで繰り返すコントローラ
と、上記加減の結果得られる上記デジタル化レベル信号を記
憶する記憶手段とを具えることを特徴とするデジタル化
装置。